CN105244323A - 快闪存储器的制作方法及其结构 - Google Patents
快闪存储器的制作方法及其结构 Download PDFInfo
- Publication number
- CN105244323A CN105244323A CN201510690574.0A CN201510690574A CN105244323A CN 105244323 A CN105244323 A CN 105244323A CN 201510690574 A CN201510690574 A CN 201510690574A CN 105244323 A CN105244323 A CN 105244323A
- Authority
- CN
- China
- Prior art keywords
- control gate
- layer
- flash memory
- polysilicon layer
- font
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000007667 floating Methods 0.000 claims abstract description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 67
- 229920005591 polysilicon Polymers 0.000 claims description 67
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 39
- 239000004065 semiconductor Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 29
- 239000010409 thin film Substances 0.000 claims description 19
- 239000000428 dust Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 7
- 238000010276 construction Methods 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 230000008878 coupling Effects 0.000 abstract description 21
- 238000010168 coupling process Methods 0.000 abstract description 21
- 238000005859 coupling reaction Methods 0.000 abstract description 21
- 239000010410 layer Substances 0.000 description 120
- 239000011241 protective layer Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种快闪存储器及其制作方法，所述利用倒“T”字型的浮栅与覆盖所述倒“T”字型浮栅的顶部和侧壁的控制栅，增大了浮栅与控制栅之间的耦合面积，提高了快闪存储器的耦合率，降低了快闪存储器的工作电压，提高了快闪存储器的编程及擦除的速率以及功耗。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种快闪存储器的制作方法及其结构。
背景技术
随着半导体工艺技术的发展，在存储器件方面已经开发出存取速度较快的快闪存储器(flashmemory)。快闪存储器具有可进行多次信息存入、读取和擦除等动作，且存入的信息在断电后不会消失的特性。因此，快闪存储器已经成为个人电脑和电子设备所广泛采用的一种非易失性存储器。其中与非门快闪存储器以掺杂的多晶硅作为浮动栅(floatinggate)和控制栅(controlgate)。其中控制栅形成于浮动栅上，且通过栅间介质层相隔，浮动栅形成于衬底上，通过一层隧穿介质层(tunneloxide)相隔。当对快闪存储器进行信息的写入操作时。通过在控制栅与源区/漏区施加偏压，使得电子注入进入浮动栅中；在读取快闪存储器存储信息时，在控制栅施加一工作电压，此时浮动栅的带电状态会影响其下方沟道(channel)的开/关，而此沟道的开/关即为判断信息值0或1的依据。当快闪存储器在擦除信息时，将半导体衬底、源区、漏区或者控制栅的相对电位提高，并利用隧穿效应使电子由浮动栅穿过隧穿介质层而进入衬底、源区、漏区中，或是穿过控制栅介质层而进入控制栅中。
快闪存储器的工作电压、读取及擦除的速度与浮动栅和控制栅间耦合率(couplingratio)有关。耦合率是指施加于控制栅上的电压耦合至浮动栅的参数。对于快闪存储器而言，耦合率越大，操作快闪存储器所需要的工作电压越低，编程以及擦除的速率越高，功耗越低。
因此，如何提高快闪存储器的耦合率成为本领域亟待解决的技术问题之一。
发明内容
本发明解决的技术问题是提供了快闪存储器的制作方法及其结构，提高了快闪存储器的耦合率，降低了快闪存储器的工作电压，提高了快闪存储器的编程及擦除的速率，并降低了的功耗。
为了解决上述问题，本发明提供一种快闪存储器的制作方法，包括：
提供半导体衬底，所述半导体衬底上依次形成有第一氧化硅层和第一多晶硅层；
刻蚀去除部分厚度的所述第一多晶硅层，在所述第一多晶硅层中形成若干沟槽，相邻沟槽之间形成凸起部；
形成覆盖所述沟槽的侧壁和底部表面以及凸起顶部表面的控制栅介质薄膜层和位于控制栅介质薄膜层上的第二多晶硅层；
氧化所述凸起部顶部表面上的部分第二多晶硅层，形成第二氧化硅层；
以所述第二氧化硅层为掩膜刻蚀去除沟槽底部表面上的第二多晶硅层，剩余的覆盖凸起部的第二多晶硅层作为控制栅；
在所述控制栅的两侧侧壁表面上形成侧墙；
以所述侧墙为掩膜，刻蚀去除侧墙两侧的控制栅介质薄膜层和沟槽底部的第一多晶硅层，在半导体衬底上形成倒“T”字型的浮栅、位于倒“T”字型的与控制栅之间的控制栅介质层。
可选地，还包括：在所述倒“T”字型的与控制栅的侧壁以及相邻倒“T”字型的控制栅之间的半导体衬底上形成隧穿氧化硅层；
在隧穿氧化层上形成字线多晶硅层；
在所述倒“T”字型的控制栅的远离字线多晶硅层一侧的半导体衬底内形成漏区。
可选地，所述第一多晶硅层的厚度范围为300埃-1000埃，所述凸起部下方的多晶硅层的厚度范围为200埃-300埃，所述凸起部的厚度范围为100埃-700埃。
可选地，所述控制栅介质薄膜层为氧化硅层－氮化硅层－氧化硅层构成的复合结构。
可选地，所述氧化所述凸起部顶部表面上的部分第二多晶硅层的工艺为高温氧化工艺，该高温氧化工艺的参数为：温度800-1200℃，时间40-80s，工艺气体氧气，流量6-10slm。
可选地，所述第二氧化硅层的厚度范围为200-500埃。
相应的，本发明还提供一种快闪存储器，包括：
半导体衬底；
倒“T”字型浮栅，包括形成于半导体衬底上的底部和位于底部上方的凸起部；
控制栅介质层，覆盖所述凸起部的顶部和两侧以及所述底部的一部分；
控制栅，覆盖所述控制栅介质层；
隧穿氧化层，位于所述倒“T”字型的与控制栅的侧壁以及相邻倒“T”字型的控制栅之间的半导体衬底上；
字线多晶硅层，位于隧穿氧化层上；
漏区，位于所述倒“T”字型的控制栅的远离字线多晶硅层一侧的半导体衬底内。
可选地，包括：所述倒“T”字型浮栅的凸起部的厚度与底部的厚度之比范围为0.5-3.5。
可选地，所述凸起部的厚度与宽度之比范围为0.5-1.5。
可选地，所述控制栅介质层为氧化硅层-氮化硅层-氧化硅层构成的复合结构，所述控制栅介质层的厚度范围为300-500埃，氧化硅层、氮化硅层和氧化硅层的厚度范围分别为40-60埃。
与现有技术相比，本发明具有以下优点：
本发明提供的快闪存储器具有倒“T”字型的浮栅、覆盖所述倒“T”字型的凸起部和底部控制栅介质层，以及位于该控制栅介质层上的控制栅，本发明的控制栅的内侧的表面与所述倒“T”字型的浮栅的底部和凸起部(包括凸起部的侧壁和顶部)之间均形成耦合面，与现有技术的控制栅仅与浮栅的顶部形成耦合面相比，本发明提高了快闪存储器的耦合率,降低了快闪存储器的工作电压，提高了快闪存储器的编程及擦除的速率，降低了快闪存储器的功耗。
附图说明
图1至图13是本发明一个实施例的快闪存储器的制作方法剖面结构示意图。
具体实施方式
快闪存储器的耦合率与控制栅与浮动栅之间的耦合面的面积大小有关，耦合面越大，该耦合率越大。所述耦合面是指，控制栅与浮动栅重叠的表面，且该控制栅与浮动栅的重叠的表面形成有控制栅介质层。现有技术的控制栅位于浮动栅的顶部，浮动栅与控制栅之间
控制栅与浮动栅的顶部之间形成耦合面，该耦合面的面积为浮动栅的顶部的面积。发明人考虑通过增大浮动栅与控制栅之间的耦合面的面积来增大耦合率。
为了解决上述问题，本发明提供一种快闪存储器的制作方法，包括：
提供半导体衬底，所述半导体衬底上依次形成有第一氧化硅层和第一多晶硅层；
刻蚀去除部分厚度的所述第一多晶硅层，在所述第一多晶硅层中形成若干沟槽，相邻沟槽之间形成凸起部；
形成覆盖所述沟槽的侧壁和底部表面以及凸起顶部表面的控制栅介质薄膜层和位于控制栅介质薄膜层上的第二多晶硅层；
氧化所述凸起部顶部表面上的部分第二多晶硅层，形成第二氧化硅层；
以所述第二氧化硅层为掩膜刻蚀去除沟槽底部表面上的第二多晶硅层，剩余的覆盖凸起部的第二多晶硅层作为控制栅；
在所述控制栅的两侧侧壁表面上形成侧墙；
以所述侧墙为掩膜，刻蚀去除侧墙两侧的控制栅介质薄膜层和沟槽底部的第一多晶硅层，在半导体衬底上形成倒“T”字型的浮栅、位于倒“T”字型的与控制栅之间的控制栅介质层。
可选地，还包括：在所述倒“T”字型的与控制栅的侧壁以及相邻倒“T”字型的控制栅之间的半导体衬底上形成隧穿氧化硅层；
在隧穿氧化层上形成字线多晶硅层；
在所述倒“T”字型的控制栅的远离字线多晶硅层一侧的半导体衬底内形成漏区。
下面结合具体的实施例对本发明的技术方案进行详细的说明。
为了更好的说明本发明的技术方案，请参考图1-图13所示的本发明一个实施例的快闪存储器的制作方法剖面结构示意图。
首先，请参考图1所示，提供半导体衬底100，所述半导体衬底100的材质为硅。然后进行氧化工艺，在所述半导体衬底100上形成第一氧化硅层101，所述第一氧化硅层101的厚度范围为80-100埃。
接着，继续参考图1，在所述第一氧化硅层101上沉积第一多晶硅层102；所述第一多晶硅层102的厚度范围为300埃-1000埃。所述第一多晶硅层102在后续的工艺步骤中将通过刻蚀工艺形成倒“T”字型的控制栅。
然后，请参考图2，刻蚀去除部分厚度的所述第一多晶硅层102，在所述第一多晶硅层102中形成若干沟槽，相邻沟槽之间形成凸起部；所述凸起部下方的多晶硅层的厚度范围为200埃-300埃，所述凸起部的厚度范围为100埃-700埃。
所述凸起部在后续将作为浮栅的一部分，而凸起部下方的部分多晶硅层将作为浮栅的另一部分，与凸起部共同构成倒“T”字型浮栅。具体将在后续进行详细的说明。
刻蚀所述第一多晶硅层102的工艺与现有技术相同，在此不做赘述。
接着，请参考图3，形成覆盖所述沟槽的侧壁和底部表面以及凸起顶部表面的控制栅介质薄膜层103，所述控制栅介质薄膜层103为氧化硅层－氮化硅层－氧化硅层(Oxide-Nitride-Oxide,ONO)构成的复合结构。作为一个实施例，自下向上，所述复合结构包括：厚度为40-60埃的氧化硅层，厚度为40-60埃的氮化硅层，和厚度为40-60埃的氧化硅层。所述控制栅介质薄膜层103在后续将通过刻蚀工艺形成位于控制栅与浮栅之间的控制栅介质层。
接着，参考图4，在所述控制栅介质薄膜层103上的第二多晶硅层104。所述第二多晶硅层104的厚度范围为300-1000埃。所述第二多晶硅层104利用沉积工艺形成。形成所述第二多晶硅层104的工艺与现有技术相同，在此不做赘述。
接着，请参考图5，在所述第二多晶硅层104上沉积保护层105，所述保护层105覆盖所述凸起部的顶部表面以及所述沟槽的侧壁和底部。所述保护层105的材质为氮化硅，其厚度范围为100-300埃。
接着，参考图6，在所述沟槽的保护层106上方形成光刻胶层106，凸起部的顶部表面上的保护层105的未被光刻胶层106覆盖的部分将会被去除。
然后，请参考图7，以所述光刻胶层106(结合图6)为掩膜进行刻蚀工艺，将位于凸起部顶部表面上的保护层105去除，之后，将光刻胶层去除。
接着，请参考图8，进行氧化工艺，将所述凸起部顶部表面上的部分第二多晶硅层氧化为氧化硅，形成第二氧化硅层107。作为一个实施例，所述第二氧化硅层107的厚度范围为200-500埃。所述氧化工艺为高温氧化工艺，该高温氧化工艺的参数为：温度800-1200℃，时间40-80秒，工艺气体氧气，流量6-10升每分钟。在氧化工艺步骤中，由于位于沟槽的底部和侧壁的保护层105的保护作用，使得沟槽的侧壁和底部的第二多晶硅层免于受到氧化工艺的影响。
接着，请参考图9，进行刻蚀工艺，去除所述保护层105，露出沟槽底部的第二多晶硅层104(结合图8)。所述保护层105利用湿法刻蚀工艺去除。具体的工艺参数包括：温度为120-200℃的热磷酸中浸泡20-40分钟。
接着，请参考图10，将位于沟槽底部表面上的第二多晶硅层104去除，将所述沟槽底部的控制栅介质薄膜层露出，剩余的覆盖凸起部的第二多晶硅层104作为控制栅。
接着，参考图11，在所述控制栅的两侧侧壁表面上形成侧墙108，所述侧墙108利用沉积工艺和刻蚀工艺制作，本实施例中，首先进行沉积工艺，在所述第二氧化硅层107的顶部、控制栅介质薄膜层103上以及控制栅的两侧形成一层侧墙材料，所述侧墙材料可以为氧化硅、氮化硅，厚度为60-120埃。然后，对所述侧墙材料进行刻蚀，将位于控制栅介质薄膜层103和第二氧化硅层107的顶部上的侧墙材料去除，保留于控制栅两侧保留的侧墙材料形成侧墙108。
接着，请参考图12，以所述侧墙为掩膜，刻蚀去除侧墙两侧的控制栅介质薄膜层103和沟槽底部的第一多晶硅层102以及第一氧化硅层101，在半导体衬底上形成倒“T”字型的浮栅、位于倒“T”字型上方的控制删以及控制栅与浮栅之间的控制栅介质层。
接着，请继续参考图12，在所述倒“T”字型的浮栅侧壁与控制栅的顶部和侧壁以及相邻倒“T”字型的控制栅之间的半导体衬底100上沉积一层隧穿氧化硅层112，所述隧穿氧化层112的厚度为110-130埃。如图所示，在相邻的倒“T”字型之间的半导体衬底100上形成隧穿氧化层112。
接着，参考图12，在隧穿氧化层112上沉积多晶硅层110，并通过化学机械研磨去掉控制删顶部的多晶硅，接着通过掩模版光刻和刻蚀，保留位于相邻的两个倒“T”字型的控制栅之间的多晶硅层110作为字线，去掉该相邻的两个倒“T”字型的控制栅的另一侧的多晶硅，并分别用于形成漏区。
然后，参考图13，在所述倒“T”字型的控制栅的远离字线多晶硅层一侧的半导体衬底内形成侧墙113，所述侧墙材料可以为氧化硅、氮化硅，厚度为600-1000埃，并在两侧墙之间形成漏区114，如图13所示，漏区114位于图12中相邻的两个倒“T”字型浮栅的另一侧。
参考图13，本发明还提供一种快闪存储器，包括：
半导体衬底100；
倒“T”字型浮栅102，包括形成于半导体衬底100上的底部和位于底部上方的凸起部；
控制栅介质层103，覆盖所述凸起部的顶部和两侧以及所述底部的一部分；
控制栅104，覆盖所述控制栅介质层102；
隧穿氧化层112，位于所述倒“T”字型的与控制栅的侧壁以及相邻倒“T”字型的控制栅之间的半导体衬底上
字线多晶硅层110，位于相邻的两个倒“T”字型的浮栅102之间，隧穿氧化层110上；
漏区114，位于所述倒“T”字型的控制栅的远离字线多晶硅层一侧的半导体衬底100内。
作为一个实施例，包括：所述倒“T”字型浮栅的凸起部的厚度与底部的厚度之比范围为0.5-3.5。在上述范围内，控制栅104能够更多的覆盖浮栅，最大限度的提高两者之间的耦合系数。
并且，为了便于工艺控制，所述凸起部的厚度与宽度之比范围为0.5-1.5。
本实施例中，所述控制栅介质层103为氧化硅层-氮化硅层-氧化硅层构成的复合结构，所述控制栅介质层103的厚度范围为120-180埃，其中，氧化硅层、氮化硅层、氧化硅层的厚度范围均为40-60埃。
综上，本发明提供的快闪存储器具有倒“T”字型的浮栅、覆盖所述倒“T”字型的凸起部和底部控制栅介质层，以及位于该控制栅介质层上的控制栅，本发明的控制栅的内侧与所述倒“T”字型的浮栅的底部和凸起部(包括凸起部的侧壁和顶部)之间均形成耦合关系，与现有技术的控制栅仅与浮栅的顶部形成耦合关系相比，本发明提高了快闪存储器的耦合率,降低了快闪存储器的工作电压，提高了快闪存储器的编程及擦除的速率，降低了快闪存储器的功耗。
因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种快闪存储器的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上依次形成有第一氧化硅层和第一多晶硅层；
刻蚀去除部分厚度的所述第一多晶硅层，在所述第一多晶硅层中形成若干沟槽，相邻沟槽之间形成凸起部；
形成覆盖所述沟槽的侧壁和底部表面以及凸起顶部表面的控制栅介质薄膜层和位于控制栅介质薄膜层上的第二多晶硅层；
氧化所述凸起部顶部表面上的部分第二多晶硅层，形成第二氧化硅层；
以所述第二氧化硅层为掩膜刻蚀去除沟槽底部表面上的第二多晶硅层，剩余的覆盖凸起部的第二多晶硅层作为控制栅；
在所述控制栅的两侧侧壁表面上形成侧墙；
以所述侧墙为掩膜，刻蚀去除侧墙两侧的控制栅介质薄膜层和沟槽底部的第一多晶硅层，在半导体衬底上形成倒“T”字型的浮栅、位于倒“T”字型的与控制栅之间的控制栅介质层。
2.如权利要求1所述的快闪存储器的制作方法，其特征在于，还包括：在所述倒“T”字型的控制栅，控制栅的侧壁以及相邻倒“T”字型的控制栅之间的半导体衬底上形成隧穿氧化硅层；
在隧穿氧化层上形成字线多晶硅层；
在所述倒“T”字型的控制栅的远离字线多晶硅层一侧的半导体衬底内形成漏区。
3.如权利要求1所述的快闪存储器的制作方法，其特征在于，所述第一多晶硅层的厚度范围为300埃-1000埃，所述凸起部下方的多晶硅层的厚度范围为200埃-300埃，所述凸起部的厚度范围为100埃-700埃。
4.如权利要求1所述的快闪存储器的制作方法，其特征在于，所述控制栅介质薄膜层为氧化硅层-氮化硅层-氧化硅层构成的复合结构。
5.如权利要求1所述的快闪存储器的制作方法，其特征在于，所述氧化所述凸起部顶部表面上的部分第二多晶硅层的工艺为高温氧化工艺，该高温氧化工艺的参数为：温度800-1200℃，时间40-80s，工艺气体氧气，流量6-10slm。
6.如权利要求1所述的快闪存储器的制作方法，其特征在于，所述第二氧化硅层的厚度范围为200-500埃。
7.一种快闪存储器，其特征在于，包括：
半导体衬底；
倒“T”字型浮栅，包括形成于半导体衬底上的底部和位于底部上方的凸起部；
控制栅介质层，覆盖所述凸起部的顶部和两侧以及所述底部的一部分；
控制栅，覆盖所述控制栅介质层；
隧穿氧化层，位于所述倒“T”字型的与控制栅的侧壁以及相邻倒“T”字型的控制栅之间的半导体衬底上；
字线多晶硅层，位于隧穿氧化层上；
漏区，位于所述倒“T”字型的控制栅的远离字线多晶硅层一侧的半导体衬底内。
8.如权利要求7所述的快闪存储器，其特征在于，包括：所述倒“T”字型浮栅的凸起部的厚度与底部的厚度之比范围为0.5-3.5。
9.如权利要求7所述的快闪存储器，其特征在于，所述凸起部的厚度与宽度之比范围为0.5-1.5。
10.如权利要求7所述的快闪存储器，其特征在于，所述控制栅介质层为氧化硅层-氮化硅层-氧化硅层构成的复合结构，所述控制栅介质层的厚度范围为300-500埃，氧化硅层、氮化硅层和氧化硅层的厚度范围分别为40-60埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510690574.0A CN105244323B (zh) | 2015-10-22 | 2015-10-22 | 快闪存储器的制作方法及其结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510690574.0A CN105244323B (zh) | 2015-10-22 | 2015-10-22 | 快闪存储器的制作方法及其结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105244323A true CN105244323A (zh) | 2016-01-13 |
| CN105244323B CN105244323B (zh) | 2018-05-01 |
Family
ID=55041911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510690574.0A Active CN105244323B (zh) | 2015-10-22 | 2015-10-22 | 快闪存储器的制作方法及其结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105244323B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090170263A1 (en) * | 2007-12-26 | 2009-07-02 | Ki-Min Lee | Method of manufacturing flash memory device |
| CN101783349A (zh) * | 2009-01-15 | 2010-07-21 | 旺宏电子股份有限公司 | 资料储存结构、记忆装置以及该记忆装置的制造工艺 |
| CN102044497A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件的形成方法 |
-
2015
- 2015-10-22 CN CN201510690574.0A patent/CN105244323B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090170263A1 (en) * | 2007-12-26 | 2009-07-02 | Ki-Min Lee | Method of manufacturing flash memory device |
| CN101783349A (zh) * | 2009-01-15 | 2010-07-21 | 旺宏电子股份有限公司 | 资料储存结构、记忆装置以及该记忆装置的制造工艺 |
| CN102044497A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105244323B (zh) | 2018-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102751334B (zh) | 非易失性存储器元件及其制造方法 | |
| US5879992A (en) | Method of fabricating step poly to improve program speed in split gate flash | |
| JP5590353B2 (ja) | 半導体装置 | |
| US7626230B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN102956462B (zh) | 双栅极式闪存 | |
| US6720219B2 (en) | Split gate flash memory and formation method thereof | |
| KR100953050B1 (ko) | 비휘발성 메모리 소자 및 그의 제조 방법 | |
| US6242308B1 (en) | Method of forming poly tip to improve erasing and programming speed split gate flash | |
| US20050112821A1 (en) | Method of manufacturing split-gate memory | |
| CN110085592B (zh) | 闪存制造方法 | |
| US6465841B1 (en) | Split gate flash memory device having nitride spacer to prevent inter-poly oxide damage | |
| KR100824633B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| TWI555213B (zh) | 快閃記憶體閘極結構及其製作方法 | |
| CN105244323A (zh) | 快闪存储器的制作方法及其结构 | |
| CN112234096B (zh) | 分栅快闪存储器及其制备方法 | |
| CN101388363B (zh) | 非挥发性存储器及其制作方法 | |
| CN104752183A (zh) | 浮栅的形成方法 | |
| KR100799039B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| CN109935591B (zh) | 一种记忆体结构及其制造方法 | |
| US20240038861A1 (en) | Super flash and method for manufacturing same | |
| KR100442151B1 (ko) | 비휘발성 메모리 셀의 플로팅 게이트 제조방법 | |
| KR100474739B1 (ko) | 비휘발성 메모리 셀의 경사진 플로팅 게이트 제조방법 | |
| TW201622072A (zh) | 快閃記憶體及其製造方法 | |
| KR100685626B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| CN100382282C (zh) | 非挥发性存储单元的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |