CN105223402B - 功率半导体布置中的电流测量 - Google Patents
功率半导体布置中的电流测量 Download PDFInfo
- Publication number
- CN105223402B CN105223402B CN201510369804.3A CN201510369804A CN105223402B CN 105223402 B CN105223402 B CN 105223402B CN 201510369804 A CN201510369804 A CN 201510369804A CN 105223402 B CN105223402 B CN 105223402B
- Authority
- CN
- China
- Prior art keywords
- electric current
- controlled
- shunt resistance
- signal
- controlled path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2637—Circuits therefor for testing other individual devices
- G01R31/2639—Circuits therefor for testing other individual devices for testing field-effect devices, e.g. of MOS-capacitors
Abstract
本公开涉及功率半导体布置中的电流测量。一种半导体布置可以包括具有控制路径和受控路径的多个半导体元件,受控路径具有可控的导电率并且与彼此并联连接。该半导体布置还包括被配置为测量受控路径中存在的电流的电流强度并提供表示所测量的电流强度的总和的信号的电流评估电路,以及被连接至控制路径并被配置为根据输入信号和表示电流强度的总和的信号控制受控路径的导电率的控制电路,其中如果表示电流强度的总和的信号低于阈值,则至少一个受控路径被控制以具有最低的导电率。
Description
技术领域
本公开涉及具有电流测量电路的功率半导体布置以及用于测量功率半导体布置中的电流的方法。
背景技术
诸如功率晶体管之类的功率半导体被广泛用于在汽车或工业应用中切换电流。例如,功率晶体管可以应用于任何种类的开关式电源中、应用于用于驱动诸如灯、感应阀或电机之类的负载的驱动电路中以及应用于逆变器中等等。为了调整通过负载的电流或者简单地检测过载情况,期望在许多应用中测量流过晶体管的电流。
已知用于测量通过晶体管的负载电流的不同的构思。其中,这些构思包括使用霍尔传感器、使用感应电流传感器或将分流电阻器与晶体管的负载路径串联并测量跨电阻器的电压。
功率半导体通常包括并联连接的多个相同的半导体元件(诸如晶体管单元)。根据又一构思,这些晶体管单元中的至少一个(感测单元)用于测量通过晶体管的其他晶体管单元(负载单元)的电流。在与负载单元相同的操作点中操作感测单元(但是仅测量通过感测单元的电流),使得通过感测单元的电流与通过负载单元的整体负载电流成比例。比例因数是感测单元的数量与负载单元的数量之间的比率。
需要在具有低测量损耗的情况下精确地测量通过功率晶体管的电流。
发明内容
一种半导体布置包括具有控制路径和受控路径的多个半导体元件,受控路径具有可控的导电率并且彼此并联连接。电流评估电路被配置为测量受控路径中存在的电流的强度并提供表示测量的电流强度的总和的信号。控制电路被连接至控制路径并且被配置为根据输入信号和表示电流强度的总和的信号控制受控路径的导电率,其中如果表示电流强度的总和的信号低于阈值,则至少一个受控路径被控制以具有最低的导电率。
另一种半导体布置包括具有控制路径和受控路径的半导体元件,受控路径具有可控的导电率。电流评估电路被配置为测量受控路径中存在的电流的强度并提供表示测量的电流强度的信号,其中电流评估电路包括提供电阻并与受控路径串联连接的至少一个分流电阻器,并且其中跨至少一个分流电阻器的电压表示受控路径中存在的电流。电流评估电路评估跨至少一个分流电阻器的电压,并且控制电路被配置为根据表示电流强度的信号控制由至少一个分流电阻器所提供的电阻。
一种方法被配置为测量通过半导体布置的电流,半导体布置包括具有控制路径和受控路径的多个半导体元件。受控路径具有可控的导电率并且彼此并联连接。该方法包括测量受控路径中存在的电流的强度以及提供表示测量的电流强度的总和的信号。该方法进一步包括根据输入信号和表示电流强度的总和的信号控制受控路径的导电率,其中如果表示电流强度的总和的信号低于阈值,则至少一个受控路径被控制以具有最低的导电率。
另一种方法被配置为测量通过半导体布置的电流,半导体布置包括具有控制路径和受控路径的半导体元件。受控路径具有可控的导电率,其中至少一个分流电阻器提供电阻并且与受控路径串联连接。跨至少一个分流电阻器的电压表示受控路径中存在的电流。该方法包括通过评估跨至少一个分流电阻器的电压测量受控路径中存在的电流的强度并提供表示测量的电流强度的总和的信号,以及根据表示电流强度的信号控制由至少一个分流电阻器提供的电阻。
附图说明
图1是用于切换通过负载的电流的功率半导体布置的示意图。
图2是用于利用多单元p沟道负载晶体管、驱动控制电路和测量电路对通过负载的电流进行高侧切换的功率半导体布置的示意图。
图3是图2所示的示例性布置的示意布线图。
图4是用于利用多n沟道负载晶体管、驱动控制电路和测量电路对通过负载的电流进行低侧切换的功率半导体布置的示意图。
图5是图示应用于图1所示的布置的方法的流程图。
图6是图示应用于图2和图4所示的布置的方法的流程图。
具体实施方式
在以下详细描述中,参考形成描述的一部分且其中通过图示的方式示出可以实践本发明的具体实施例的附图。就这点而言,参照所描述的附图的定向使用诸如顶部、底部、前、后、头部、尾部等方向术语。由于元件可以以多种不同的定向来定位,所以方向术语仅仅是为了说明的目的而绝不是限制。应当理解,可以使用其他实施例,并且可以在不脱离本发明的范围的情况下进行结构或逻辑改变。因此,以下详细描述不应当以限制的意义理解,并且本发明的范围由所附权利要求限定。应当理解,除非另外特别指出,否则本文描述的各个示例性实施例的特征可以与彼此组合。附图不一定成比例。在附图中,相同的参考标号表示类似的元件。
图1示意性图示了被用作电子开关的示例性功率晶体管M1,其将负载Z切换到电源电压来生成流过负载Z的负载电流IL。负载Z可以是任何种类的电负载,诸如电感负载、电阻负载、电容负载或其组合。负载Z可以包括具有多个电子器件的复杂电路,并且可以进一步包括功率晶体管。在图1所示的示例性布置中,功率晶体管M1被实施为MOSFET,具体为p型耗尽MOSFET。然而,这仅是为了说明的目的。用作电子开关的功率晶体管不需要必须为p型MOSFET或耗尽MOSFET。作为替代可以使用其他类型的MOSFET,诸如n型MOSFET、IGBT(绝缘栅双极晶体管)、功率JFET(结型场效应晶体管)或功率BJT(双极结型晶体管)。
功率晶体管M1被连接为高侧开关,这意味着其被连接在负载Z和用于诸如电源电势VS之类的高侧电势的端子之间。功率晶体管M1具有控制路径(例如,控制端子)、两个负载端子以及在两个负载端子之间的受控路径,其中栅极端子G是控制端子,漏极端子D是一个负载端子,源极端子S是另一个负载端子并且漏极源极路径为受控路径。为了使负载电流IL流过负载Z,在用于高侧(正)电源电势VS和低侧(负)电源电势GND的端子之间,功率晶体管M1的负载路径与负载Z串联连接。功率晶体管M1可以通过在控制端子G和负载端子S之间施加适当的驱动电压被接通和关断。输入信号INP被提供给栅极端子G以控制半导体布置的导电率(例如,将半导体布置接通或关断)。
电流评估电路测量受控路径中存在的电流的强度(即,负载电流IL),并且提供表示负载电流IL的强度的信号。电流评估电路包括电阻器R1,其被连接在电源电势VS和功率晶体管M1的源极端子S之间。电阻器R1处存在的电压被提供给运算放大器A1的一个输入,其另一个输入经由电阻器R2连接至电源电势VS。电阻器R2和运算放大器A1的另一个输入之间的节点被连接至晶体管M2的源极端子S,晶体管M2的栅极端子G被耦合至运算放大器A1的输出且漏极端子D经由电阻器R3连接至参考电势GND。在图1所示的示例性布置中,晶体管M2被实施为MOSFET,具体为p型耗尽MOSFET。然而,任何其他类型的晶体管也是适用的。
电阻器R1、电阻器R2、运算放大器A1和晶体管M2形成特定类型的电流镜,但是可以使用任何其他类型的电流镜。任何电流镜提供输出电流IS(向电阻器R3,其将电流IS转换为对应的电压),其根据以下公式表示负载电流IL:
IL=k·IS,其中k≠0。
在图1所示的电流镜中,k可以表示为
k=IL/IS=R2/R1。
电阻器R1(也被称为分流电阻器)可以由接合线来提供并且具有例如1欧姆的电阻,而电阻器R2可以被配置为具有10欧姆的电阻使得k可以为10000。可以看出,在较小的负载电流IL时,电阻器R1处的电压(其为R1·IL)可以非常小,并且运算放大器A1的输入处存在的噪声可以阻碍较小负载电流IL的电流评估或者甚至致使其不可能进行。可以增加电阻器R1的电阻,使得较小的负载电流IL也在电阻器R1处生成足够的电压。然而,电阻器R1的较大的电阻导致电阻器R1的功耗的不期望的增加。在较大负载电流IL时,电阻器R1的功耗可以引起显著的效率和热量问题。
在图1所示电流镜中,电阻器R1和R2被设计为可以由控制信号CS控制,使得由电阻器R1提供的电阻适应于负载电流IL的强度;即,电阻器R1的电阻在较小的负载电流IL时较高且在较大的负载电流IL时较低。为了提供线性输出电流IS,电阻器R2的电阻根据以下公式适应于电阻器R1的可变电阻,电阻器R1的可变电阻是负载电流IL的函数
R2=k·R1(IL)。
控制信号CS可以通过控制电路CC1来提供,控制电路CC1被配置为根据表示负载电流IL的强度的信号控制例如电流IS或跨电阻器R3的对应的电压、电阻器R1的电阻或因此控制电阻器R2的电阻。备选地,代替所测量的负载电流IL,负载Z或负载电流IL和/或负载Z的估计可以形成用于控制信号CS的基础。例如通过并联和/或串联连接多个电阻器,可以改变电阻器R1和R2的电阻,其中数量可以取决于负载电流IL。
参照图2,可以使用功率晶体管M3,其含具有控制路径(例如,栅极端子G)和受控路径(例如,源极端子S和漏极端子D之间的路径)的n个晶体管元件M3.1-M3.n,其中受控路径具有可控的导电率并且在电源电压VS和负载Z之前与彼此并联连接。此外,n个电阻器元件R1.1-R1.n被连接在n个晶体管元件M3.1-M3.n的源极端子S与电源电压VS之间。在本示例中,n个电阻器元件R1.1-R1.n具有相同的电阻R,使得当所有n个电阻器元件R1.1-R1.n并联连接时,即当所有晶体管元件M3.1-M3.n被接通时(并且因此具有它们的最高的导电率),所得到的电阻器R1可以如下表示:
1/R1=1/R1.1+1/R1.2+…1/R1.n=n/R,即,
R1=R/n。
如果不是所有晶体管元件M3.1-M3.n被接通,则电阻器R1的电阻是不同的。例如,如果只有n-1个晶体管元件被接通,则电阻器R1的所得到的电阻为:
R1=R/(n-1),或者一般地,
R1=R/j,当j个晶体管被接通时,其中0<j≤n。
为了评估流过并联连接的晶体管元件M3.1-M3.n的负载电流IL,晶体管元件M3.1-M3.n处存在的电压可以相加。如果特定的晶体管元件被关断(最低的导电率),则对应的电阻器元件处的电压为0,并且因此不对总和具有贡献。可以通过具有相同电阻的电阻器元件R4.1-R4.n来执行相加,其中电阻器元件R4.1-R4.n的电阻可以远高于电阻器元件R1.1-R1.n的电阻。电阻器元件R4.1-R4.n被连接在晶体管元件M3.1-M3.n的源极端子S和运算放大器A1的另一输入端子之间,以向运算符放大器A1提供相加信号Vsum。运算放大器A1、电阻器R2、晶体管M2和电阻器R3以与图1所示的布置相同的方式进行连接。负载Z被连接在晶体管元件M3.1-M3.n的耦合的漏极端子D和参考电势GND之间。晶体管元件M3.1-M3.n的栅极端子被连接至控制电路CC2,控制电路CC2接收输入信号INP并控制电阻器R2以使电阻器R2的电阻与电阻器R1的电阻相匹配。
电阻器R3处的电压(对应于电流IS)可以被提供给比较器CMP,其将电阻器R3处的电压与阈值电压VT进行比较。如果电阻器R3处的电压(以及因此负载电流IL)下降到给定阈值以下,则晶体管元件M3.1-M3.n中的至少一个被关断以便增加电阻器R1的电阻。通过控制电路CC2来调整电阻器R2的电阻以提供线性输出电流IS。较小负载电流IL时电阻器R1的较高有效电阻允许以较高精度评估较小的电流,而不要求附加的开关来控制电阻器R1的电阻,因为已经存在的用于一般切换目的的晶体管元件也被用于配置电阻器R1的电阻。由于添加开关将为负载路径添加附加的电阻而不需要附加的开关,所以开关的效率不会(显著)恶化。在较大的负载电流IL时,所有晶体管元件都被接通使得布置的效率和测量的精度最大化。
图3是示例性布置的示意布线图。通过晶体管元件M3.1-M3.n(例如,n=3)形成的晶体管M3可以是垂直结构,其经由后侧漏极端子被连接至导电载体CRR(例如,壳体的导电载体),这可以形成将负载Z连接至晶体管M3的漏极端子的输出端子。晶体管M3以及评估和控制电路ECC(可以包括控制电路CC2、电阻器R2、运算放大器A1、晶体管M2和比较器CMP)被布置在载体CRR上。阈值电压VT1和电阻器R3的源可以是未集成在壳体中的外部元件。在图3所示的示例性布置中,电阻器元件R3.1-R3.3被实施为接合线的将晶体管M3与用于电源电势VS的电源线连接的片段。评估和控制电路ECC可以经由四个接合连接而被连接至晶体管M3以向晶体管M3的晶体管元件M3.1-M3.n的栅极G提供控制信号并且接收来自晶体管M3的相加信号Vsum。此外,评估和控制电路ECC可以被连接至接触焊盘BIN,以便经由另外的接合连接接收各种输入信号并提供电压VS。
晶体管M3可以包括半导体结构,其上或其中多个栅极与彼此隔离并且被连接至至少两条不同的栅极驱动线。形成在半导体结构上的接触层连接半导体结构的多个源极和/或本体区域。如德国专利DE103 43 083 B4中更加详细阐述的,源极接触层和电势测量线之间的接触被配置在接触表面下方,接触表面由源极端子和接合线之间的源极接触层上的接合线的源极端子形成。
可以使用低侧开关结构来代替图1和图2所示的高侧开关结构。在图4中示出了具有低侧结构和多个晶体管元件的示例性布置。可以采用功率晶体管M5,其可以是含具有控制路径(例如,栅极端子G)和受控路径(例如,源极端子S和漏极端子D之间的路径)的n个晶体管元件M5.1-M5.n的n型耗尽MOSFET,其中受控路径具有可控的导电率并且被与彼此并联连接在参考电势GND和负载Z之间。此外,n个电阻器元件R6.1-R6.n被连接在n个晶体管元件M5.1-M5.n的源极端子S和参考电势GND之间。在本示例中,n个电阻器元件R6.1-R6.n具有相同的电阻R,使得当所有n个电阻器元件R6.1-R6.n被并联连接时(即,当所有晶体管元件M5.1-M5.n被接通时),所得到的电阻器R6为R/n。如果不是所有晶体管元件M5.1-M5.n被接通,则当j个晶体管被接通时,电阻器R6的电阻为R/j,其中0<j≤n。
为了评估流过并联连接的晶体管元件M5.1-M5.n的负载电流IL,晶体管元件M5.1-M5.n处存在的电压可以再次被相加。如果特定的晶体管元件被关断,则对应的电阻器元件处的电压为0并且因此不对总和做出贡献。可以通过能够具有相同的电阻的电阻器元件R6.1-R6.n来执行相加,其中电阻器元件R6.1-R6.n的电阻可以远大于电阻器元件R5.1-R5.n的电阻。电阻器元件R6.1-R6.n被连接在晶体管元件M5.1-M5.n的源极端子S和运算放大器A2的输入之间,以向运算放大器A2提供总和信号Vsum,运算放大器A2的另一输入经由电阻器R7连接至参考电势GND。电阻器R7和运算放大器A2的另一输入之间的节点被连接至晶体管M6的源极端子S,晶体管M6的栅极端子G被耦合至运算放大器A2的输出并且晶体管M6的漏极端子D被连接至晶体管M7的漏极端子D。晶体管M7的栅极端子G与晶体管M8的栅极端子G耦合,晶体管M8的漏极端子D经由电阻器R3连接至参考电势GND。晶体管M7和M8的源极端子被连接至电源电压VS。在图4所示的示例性布置中,晶体管M6是n型耗尽MOSFET,并且晶体管M7和M8是p型耗尽MOSFET。晶体管M7和M8形成另一电流镜。
负载Z被连接在晶体管元件M5.1-M5.n的耦合的漏极端子D和电源电压VS之间。晶体管元件M5.1-M5.n的栅极端子被连接至控制电路CC3,控制电路CC3接收输入信号INP并控制电阻器R7以使电阻器R7的电阻适应电阻器R5的电阻。电阻器R3处的电压(对应于电流IS)可以被提供给控制电路CC3,其将电阻器R3处的电压与阈值电压VT1和VT2进行比较。如果电阻器R3处的电压(因而是负载电流IL)落到较高阈值(例如,阈值VT1)之下,则晶体管元件M5.1-M5.n中的至少一个被关断以便增加电阻器R5的电阻。当负载电流IL还落到较小阈值(例如,阈值VT2)之下并且另外的晶体管元件M5.1-M5.n被关断时,实现电阻器R5的电阻的进一步增加。通过控制电路CC3来调整电阻器R7的电阻以遍及电阻器R5的不同电阻设置来提供线性输出电流IS。
在较小负载电流IL时电阻器R5的较大有效电阻允许以高精度评估较小电流而不要求附加的开关来控制电阻器R5的电阻,因为已经存在的用于一般切换目的的晶体管元件也被用于配置电阻器R5的电阻。由于添加开关将为负载路径添加附加的电阻而不需要附加的开关,所以开关的效率不会(显著)恶化。在较大的负载电流IL时,所有晶体管元件都被接通使得布置的效率和测量的精度最大化。
图5是示出应用于图1所示的布置的方法的流程图。该方法包括测量受控路径中存在的电流的强度(S1.1)、提供表示所测量的电流强度的总和的信号(S1.2)以及根据输入信号和表示电流强度的总和的信号控制受控路径的导电率(S1.3),其中如果表示电流强度的总和的信号低于阈值,则至少一个受控路径被控制以具有最低的导电率。
图6是示出应用于图2和图4所示的布置的方法的流程图。该方法包括测量受控路径中存在的电流的强度(S2.1)、通过评估跨至少一个分流电阻器的电压来提供表示所测量的电流强度的信号(S2.2)以及根据表示电流强度的信号控制由至少一个分流电阻器所提供的电阻(S2.3)。
在上述示例性方法中,分流电阻器可以与开关/半导体元件串联连接,并且跨分流电阻器的电压表示流过分流电阻器和开关/半导体元件的电流。该方法可以进一步包括将跨分流电阻器的电压相加、提供表示跨分流电阻器的电压的总和的输出信号(S1.4、S2.4)和/或独立于被控制以具有最低的导电率的受控路径的数量,将表示电流强度的总和的信号调整为线性(S1.5、S2.5)。该方法可以进一步包括至少一个附加阈值,其中被控制为具有最低的导电率的受控路径的数量取决于由电流强度的总和底切的阈值的数量。
虽然已经描述了本发明的各个实施例,但是对于本领域技术人员显而易见的是,更多的实施例和实施方式可能在本发明的范围内。因此,本发明不应当被限制,除非根据所附权利要求书及其等效物。
Claims (24)
1.一种半导体装置,包括:
多个半导体元件,具有控制路径和受控路径,所述受控路径具有可控的导电率并且彼此并联连接;
电流评估电路,被配置为测量所述受控路径中存在的电流的电流强度并且提供表示所测量的电流强度的总和的信号;以及
控制电路,被连接至所述控制路径并且被配置为根据输入信号和表示所述电流强度的总和的信号控制所述受控路径的导电率,其中如果表示所述电流强度的总和的信号低于阈值,则至少一个受控路径被控制以具有最低的导电率。
2.根据权利要求1所述的半导体装置,进一步包括与所述受控路径串联连接的分流电阻器,其中所述分流电阻器处的电压表示所述受控路径中存在的所述电流,并且跨所述分流电阻器的电压通过所述电流评估电路来评估。
3.根据权利要求2所述的半导体装置,其中所述电流评估电路被进一步配置为将跨所述分流电阻器的所述电压相加并且提供表示跨所述分流电阻器的所述电压的总和的输出信号。
4.根据权利要求1所述的半导体装置,进一步包括至少一个附加阈值,其中被控制以具有最低的导电率的受控路径的数量取决于所述电流强度的总和所低于的阈值的数量。
5.根据权利要求2所述的半导体装置,其中所述电流评估电路包括被配置为独立于被控制以具有最低的导电率的受控路径的数量使表示所述电流强度的总和的信号调整为线性的电路。
6.根据权利要求2所述的半导体装置,其中所述分流电阻器是接合线的片段。
7.根据权利要求1所述的半导体装置,其中所述电流评估电路包括至少一个电流镜电路,所述至少一个电流镜电路被配置为镜像所述受控路径中存在的所述电流或者表示所述受控路径中存在的所述电流的信号。
8.根据权利要求1所述的半导体装置,其中所述半导体元件是晶体管元件。
9.一种半导体装置,包括:
半导体元件,具有控制路径和受控路径,所述受控路径具有可控的导电率;
电流评估电路,被配置为测量所述受控路径中存在的电流的电流强度并且提供表示所测量的电流强度的信号,其中所述电流评估电路包括提供电阻并且与所述受控路径串联连接的至少一个分流电阻器,跨所述至少一个分流电阻器的电压表示所述受控路径中存在的所述电流,并且所述电流评估电路评估跨所述至少一个分流电阻器的电压;以及
控制电路,被配置为根据表示所述电流强度的所述信号控制由所述至少一个分流电阻器所提供的电阻。
10.根据权利要求9所述的半导体装置,其中所述分流电阻器与开关串联连接并且跨所述分流电阻器的电压表示流过所述分流电阻器和所述开关的电流,跨所述分流电阻器的所述电压通过所述电流评估电路来评估。
11.根据权利要求10所述的半导体装置,其中所述电流评估电路被进一步配置为将跨所述分流电阻器的所述电压相加并且提供表示跨所述分流电阻器的所述电压的总和的输出信号。
12.根据权利要求9所述的半导体装置,进一步包括至少一个附加阈值,其中由所述至少一个分流电阻器提供的所述电阻取决于所述电流强度的总和所低于的阈值的数量。
13.根据权利要求10所述的半导体装置,其中所述电流评估电路包括被配置为独立于被控制以具有最低的导电率的受控路径的数量使表示所述电流强度的总和的信号调整为线性的电路。
14.根据权利要求10所述的半导体装置,其中所述分流电阻器是多条接合线。
15.根据权利要求9所述的半导体装置,其中所述电流评估电路包括至少一个电流镜电路,所述至少一个电流镜电路被配置为镜像所述受控路径中存在的所述电流或者表示所述受控路径中存在的所述电流的信号。
16.根据权利要求9所述的半导体装置,其中所述半导体元件是晶体管元件。
17.一种用于测量通过半导体装置的电流的方法,所述半导体装置包括具有控制路径和受控路径的多个半导体元件,所述受控路径具有可控的导电率并且彼此并联连接,所述方法包括:
测量所述受控路径中存在的电流的电流强度并且提供表示所测量的电流强度的总和的信号;以及
根据输入信号和表示所述电流强度的总和的信号控制所述受控路径的导电率,其中如果表示所述电流强度的总和的所述信号低于阈值,则至少一个受控路径被控制以具有最低的导电率。
18.根据权利要求17所述的方法,其中分流电阻器与所述受控路径串联连接并且所述分流电阻器处的电压表示所述受控路径中存在的所述电流,所述方法进一步包括将跨所述分流电阻器的电压相加并且提供表示跨所述分流电阻器的所述电压的总和的输出信号。
19.根据权利要求17所述的方法,进一步包括至少一个附加阈值,其中被控制以具有最低的导电率的受控路径的数量取决于所述电流强度的总和所低于的阈值的数量。
20.根据权利要求18所述的方法,进一步包括独立于被控制以具有最低的导电率的受控路径的数量使表示所述电流强度的总和的所述信号调整为线性。
21.一种用于测量通过半导体装置的电流的方法,所述半导体装置包括具有控制路径和受控路径的半导体元件,所述受控路径具有可控的导电率,其中至少一个分流电阻器提供电阻并且与所述受控路径串联连接,并且其中跨所述至少一个分流电阻器的电压表示所述受控路径中存在的电流,所述方法包括:
通过评估跨所述至少一个分流电阻器的电压,测量所述受控路径中存在的电流的电流强度并且提供表示所测量的电流强度的信号;以及
根据表示所述电流强度的所述信号控制由所述至少一个分流电阻器提供的电阻。
22.根据权利要求21所述的方法,其中所述分流电阻器与开关串联连接并且跨所述分流电阻器的电压表示流过所述分流电阻器和所述开关的电流,所述方法进一步包括将跨所述分流电阻器的所述电压相加并且提供表示跨所述分流电阻器的所述电压的总和的输出信号。
23.根据权利要求21所述的方法,进一步包括至少一个附加阈值,其中被控制以具有最低的导电率的受控路径的数量取决于所述电流强度的总和所低于的阈值的数量。
24.根据权利要求22所述的方法,进一步包括独立于被控制以具有最低的导电率的受控路径的数量使表示所述电流强度的总和的信号调整为线性。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/320,143 US9429598B2 (en) | 2014-06-30 | 2014-06-30 | Current measurement and control of a semiconductor element based on the current measurement in a power semiconductor arrangement |
US14/320,143 | 2014-06-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105223402A CN105223402A (zh) | 2016-01-06 |
CN105223402B true CN105223402B (zh) | 2018-07-06 |
Family
ID=54839953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510369804.3A Active CN105223402B (zh) | 2014-06-30 | 2015-06-29 | 功率半导体布置中的电流测量 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9429598B2 (zh) |
CN (1) | CN105223402B (zh) |
DE (1) | DE102015110102A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7960997B2 (en) * | 2007-08-08 | 2011-06-14 | Advanced Analogic Technologies, Inc. | Cascode current sensor for discrete power semiconductor devices |
DE102014211984A1 (de) * | 2014-06-23 | 2015-12-24 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Stromsensierung von kleinen Strömen |
JP6907984B2 (ja) * | 2018-03-23 | 2021-07-21 | 株式会社オートネットワーク技術研究所 | 制御装置、制御方法及びコンピュータプログラム |
US20220341973A1 (en) * | 2021-04-21 | 2022-10-27 | Cirrus Logic International Semiconductor Ltd. | Temperature-insensitive current sensing for power stage |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5287055A (en) * | 1990-01-09 | 1994-02-15 | Siemens Automotive S.A. | Circuit for measuring current in a power MOS transistor |
CN1275203A (zh) * | 1998-06-09 | 2000-11-29 | 皇家菲利浦电子有限公司 | 电流测量装置和利用这种电流测量装置的电话终端 |
CN101198877A (zh) * | 2005-05-10 | 2008-06-11 | 大动力公司 | 双向mos电流读出电路 |
CN103095263A (zh) * | 2010-12-30 | 2013-05-08 | 英飞凌科技股份有限公司 | 包括共源极感测fet的电路布置 |
CN103207303A (zh) * | 2012-01-13 | 2013-07-17 | 英飞凌科技奥地利有限公司 | 功率晶体管中的电流测量 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5325258A (en) * | 1992-08-26 | 1994-06-28 | International Rectifier Corporation | Power transistor driver circuit with current sensing and current overprotection and method for protecting power transistor from overcurrent |
DE10240914B4 (de) * | 2002-09-04 | 2007-01-25 | Infineon Technologies Ag | Schaltungsanordnung mit einem Lasttransistor und einer Strommessanordnung und Verfahren zur Ermittlung des Laststroms eines Lasttransistors sowie Verwendung eines Halbleiterbauelements |
DE10343083B4 (de) | 2003-09-17 | 2006-03-23 | Infineon Technologies Ag | Transistor-Halbleiterbauteil |
JP2005304210A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
DE102009047247A1 (de) * | 2009-11-27 | 2011-09-08 | Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. | Belastungszustandsbestimmer, Lastanordnung, Leistungsversorgungsschaltung und Verfahren zum Bestimmen eines Belastungszustandes einer elektrischen Leistungsquelle |
-
2014
- 2014-06-30 US US14/320,143 patent/US9429598B2/en active Active
-
2015
- 2015-06-24 DE DE102015110102.5A patent/DE102015110102A1/de active Pending
- 2015-06-29 CN CN201510369804.3A patent/CN105223402B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5287055A (en) * | 1990-01-09 | 1994-02-15 | Siemens Automotive S.A. | Circuit for measuring current in a power MOS transistor |
CN1275203A (zh) * | 1998-06-09 | 2000-11-29 | 皇家菲利浦电子有限公司 | 电流测量装置和利用这种电流测量装置的电话终端 |
CN101198877A (zh) * | 2005-05-10 | 2008-06-11 | 大动力公司 | 双向mos电流读出电路 |
CN103095263A (zh) * | 2010-12-30 | 2013-05-08 | 英飞凌科技股份有限公司 | 包括共源极感测fet的电路布置 |
CN103207303A (zh) * | 2012-01-13 | 2013-07-17 | 英飞凌科技奥地利有限公司 | 功率晶体管中的电流测量 |
Also Published As
Publication number | Publication date |
---|---|
CN105223402A (zh) | 2016-01-06 |
DE102015110102A1 (de) | 2015-12-31 |
US9429598B2 (en) | 2016-08-30 |
US20150377931A1 (en) | 2015-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6396730B2 (ja) | 半導体装置 | |
CN105223402B (zh) | 功率半导体布置中的电流测量 | |
CN104980021B (zh) | 用于开关模式电源的系统和方法 | |
US10715132B2 (en) | Gate driver circuit of power transistor, and motor driver circuit | |
US10222403B2 (en) | Current detection method of semiconductor device and semiconductor device | |
TWI494732B (zh) | 電流控制電路和電流控制方法 | |
CN103945601B (zh) | Led驱动器电路 | |
CN103716022B (zh) | 具有电子开关和监控电路的电子电路 | |
US9078320B2 (en) | Voltage supply arrangement and method for supplying voltage to an electrical load with transistor saturation control | |
US20180160492A1 (en) | Led current controller | |
CN103457587A (zh) | 半导体驱动电路及半导体装置 | |
CN107579062A (zh) | 电子开关和反极性保护电路 | |
US20120194076A1 (en) | Lighting control device | |
US20150346239A1 (en) | Broad-range current measurement using duty cycling | |
US20180212509A1 (en) | Switching circuit | |
JP7269360B2 (ja) | 高効率と高信頼性を備えた車両照明用ledシステム | |
JP2010249687A (ja) | 物理量検出装置 | |
CN110166031A (zh) | 半导体装置 | |
US9949325B2 (en) | Bleeder for improving dimming of LED | |
CN112313489B (zh) | 车载用的温度检测电路 | |
CN112385316B (zh) | 点灯电路及车辆用灯具 | |
JP6977486B2 (ja) | 半導体装置の試験装置 | |
CN107228967A (zh) | 电流检测电路 | |
US20110050272A1 (en) | Method and circuit for testing integrated circuit | |
US10564048B2 (en) | Semiconductor device and power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |