CN105206609A - 用于cmos集成电路的紧凑保护环结构 - Google Patents

用于cmos集成电路的紧凑保护环结构 Download PDF

Info

Publication number
CN105206609A
CN105206609A CN201510360405.0A CN201510360405A CN105206609A CN 105206609 A CN105206609 A CN 105206609A CN 201510360405 A CN201510360405 A CN 201510360405A CN 105206609 A CN105206609 A CN 105206609A
Authority
CN
China
Prior art keywords
guard ring
well region
conduction type
type
prepare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510360405.0A
Other languages
English (en)
Other versions
CN105206609B (zh
Inventor
雪克·玛力卡勒强斯瓦密
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Publication of CN105206609A publication Critical patent/CN105206609A/zh
Application granted granted Critical
Publication of CN105206609B publication Critical patent/CN105206609B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

本发明涉及一种集成电路，包括一个保护环结构，该保护环结构含有集成阱接头的保护环，以减小保护环结构所需的硅面积。在部分实施例中，保护环结构包括一个被内部和外部P-型保护环包围的N-型保护环。该N-型保护环具有交替的深N-阱和P-阱，形成在N-型外延层上，并且相互短接。内部和外部P-型保护环形成在P-阱中。N-型保护环交替的深N-阱和P-阱可以接地或保持浮动。通过集成N-型保护环中的P-阱接头，用于P-型保护环的P-阱接头或P-接头可以省去。

Description

用于CMOS集成电路的紧凑保护环结构
技术领域
本发明主要涉及半导体器件。确切地说，本发明是指一种用于CMOS（ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体）集成电路的紧凑保护环结构。
背景技术
单片集成电路（IC）含有多个在半导体衬底上制备的有源器件。还会形成反常的寄生器件，导致器件之间发生不必要的串扰。形成在P-衬底上的CMOS集成电路通常包括一个寄生NPN晶体管，由P-衬底制成，一个N-阱和另一个N区。当寄生NPN晶体管触发形成PNPN结构时，会发生集成电路的闭锁。
对于引入高压开关器件和额定电压控制器电路的功率集成电路来说，闭锁是一个非常严重的问题。功率集成电路上的功率器件开关时产生的瞬态电压，会终止寄生NPN晶体管的发射极和基极结的正向偏置，导致少数载流子注入衬底。偏置或非偏置的保护环结构，已用于在集成电路中引入寄生电流的器件或电路绝缘。利用保护环结构，收集注入到衬底中的不必要的少数载流子。例如，通常使用保护环，包围LDMOS晶体管，收集少数载流子，防止闭锁。
传统的保护环结构通常占用很大的空间，需要配置很大的硅面积。图1表示一种包围着有源器件的传统的双保护环结构。图2表示沿线A-A’，图1所示的传统双保护环结构的剖面图。参见图1和图2，集成电路10形成在P-衬底12上，P-型外延层14形成在P-衬底12上。传统的保护环结构16通常包括一个由深N-阱20构成的N-型保护环，被P-型保护环包围在全部边上，P-型保护环由P-阱24构成。N-阱18可以形成在深N-阱20中。保护环结构16包围着要保护的有源器件22。例如，有源器件可以是形成在N-型掩埋层26的N-型LDMOS晶体管。保护环结构16的N-型保护环收集通过LDMOS晶体管器件22注入到衬底12中的少数载流子（电子）。当注入的电子重新复合时，保护环结构16的P-型保护环还在少数载流子（空穴）被N-阱20收集之前，收集产生的少数载流子。
如图1所示，当要保护的有源器件形成在集成电路的边上时，保护环可以呈U形，包围有源器件22向内的对边。N-型保护环（N-阱/深N-阱18、20）可以是浮动的或连接到任意接地电势，或者连接到正电压源Vdd。N+扩散区30形成在N-阱/深N-阱中，以便与重叠接头（图中没有表示出）形成欧姆接触，以降低阱的电阻。P-型保护环（P-阱24）通常接地，利用P+扩散区，与重叠接头（图中没有表示出）形成欧姆接触，重叠接头也称为P-接头。在一些情况下，靠近有源器件的P-型保护环的P-阱，可以是浮动的，而在N-型保护环另一边上的P-型保护环的P-阱可以接地。因此，寄生NPN双极晶体管由N-型保护环构成，作为集电极，衬底12作为基极，有源器件22中的N-型掩埋层作为发射极。
传统的保护环结构占用大量空间，增大了晶片尺寸和集成电路的成本。尤其是P-阱24的P-型掩埋层（PBL）28和N-型保护环的N-型掩埋层（NBL）26之间所需的最小间距，增加了配置保护环结构所需的硅面积。
发明内容
本发明的目标旨在改善现有技术中的一个或多个问题，因此提出以下有效的可选方案。
本发明提供一种集成电路，包括：一个第一导电类型轻掺杂的半导体层；一个形成在半导体层中的有源器件，该有源器件至少部分形成在第二导电类型的第一掩埋层上；一个第一导电类型的第一保护环，形成在半导体层中，至少包围着有源器件的一部分；一个第二导电类型的第二保护环，形成在半导体层中，包围着第一保护环，该第二保护环包括第一导电类型的第一阱区，与第二导电类型的第二阱区交替排列，第一阱区和第二阱区形成在第二导电类型的第二掩埋层上，第一阱区和第二阱区相互短接，并且电耦合到地电压或浮动；一个第一导电类型第三保护环，形成在半导体层中，包围着第二保护环；其中第一和第三保护环不接受直连，并且偏置到与第二保护环中的第二导电类型的第二阱区相同的电势。
其中，所述的第一、第二和第三保护环构成同心闭环，包围着有源器件。
其中，所述的第一、第二和第三保护环构成同心开环，包围着至少一部分有源器件。
其中，所述的第一和第三保护环都含有一个第一导电类型的阱区，形成在第一导电类型的第三掩埋层上，以及一个第一导电类型的重掺杂区，形成在阱区中。
其中，每个第二保护环的第二阱区，还包括一个第二导电类型的深阱区，延伸到第二掩埋层，以及一个第二导电类型的重掺杂区，形成在深阱区中。
其中，每个第二保护环的第二阱区，还包括一个第二导电类型的标准阱区，形成在深阱区中；所述的第二导电类型的重掺杂区形成在标准阱区中。
其中，每个第二保护环的第一阱区，都包括一个第一导电类型的重掺杂区，形成在第一阱区中。
其中，所述的第二保护环包括与第一阱区的重掺杂区和第二阱区重掺杂区电接触的接头，及电连接第二保护环中接头的导电层。
其中，所述的接头包括对接接头，每个对接接头都与一对相邻的第一阱区和第二阱区电连接。
其中，所述的第一导电类型为P-型，第二导电类型为N-型。
本发明还提供一种用于制备集成电路的方法，包括：制备一个第一导电类型的半导体层，并且轻掺杂；在半导体层中制备一个有源器件，该有源器件至少部分形成在第二导电类型的第一掩埋层上；在半导体层中制备一个第一导电类型的第一保护环，至少包围着有源器件的一部分；在半导体层中制备一个第二导电类型的第二保护环，包围着第一保护环，该第二保护环包括第一导电类型的第一阱区与第二导电类型的第二阱区交替排列，第一阱区和第二阱区形成在第二导电类型第二掩埋层上，第一阱区和第二阱区短接在一起，并且电耦合至地电压或浮动；在半导体层中制备一个第一导电类型的第三保护环，包围着第二保护环；其中第一和第三保护环不接受直连，并且偏置到第二保护环中的第二导电类型的第二阱区相同的电势。
其中，制备第一、第二和第三保护环，包括：制备第一、第二和第三保护环，作为同心闭环，包围着有源器件。
其中，制备第一、第二和第三保护环，包括：制备第一、第二和第三保护环，作为同心开环，至少包围着有源器件的一部分。
其中，制备第一和第三保护环，包括：在第一导电类型的第三掩埋层上，制备第一导电类型的阱区；并且在所述的第一导电类型的阱区中制备第一导电类型的重掺杂区。
其中，制备第二保护环，包括：制备一个第二导电类型的深阱区，作为第二阱区，该深阱区延伸到第二掩埋层；并且在深阱区中，制备一个第二导电类型的重掺杂区。
其中，制备第二保护环，还包括：在深阱区中，制备一个第二导电类型的标准阱区，所述的第二导电类型的重掺杂区形成在标准阱区中。
其中，制备第二保护环，还包括：在第二保护环的每个第一阱区中，制备一个第一导电类型的重掺杂区。
其中，制备第二保护环，还包括：制备与第一阱区和第二阱区的重掺杂区电接触的接头；并且制备一个导电层，电连接第二保护环中的接头。
其中，制备与第一阱区和第二阱区的重掺杂区电接触的接头，包括：制备对接接头，每个对接接头都与一对相邻的第一阱区和第二阱区电连接。
其中，所述的第一导电类型为P-型，第二导电类型为N-型。
阅读以下说明并参照附图之后，本发明的其他目标和优势将更加显而易见，说明及附图并不用于局限本发明的范围。
附图说明
图1表示包围着有源器件的传统双保护环结构；
图2表示沿线A-A’，图1所示的传统双保护环结构的剖面图；
图3表示在本发明的实施例中，集成电路中的紧凑保护环结构的俯视图；
图4表示沿线B-B’，图3所示的紧凑保护环结构的剖面图；
图5表示在本发明的可选实施例中，集成电路中的紧凑保护环结构的俯视图；
图6表示在本发明的可选实施例中，集成电路中的接触保护环结构的俯视图。
具体实施方式
以下结合附图，通过详细说明较佳的具体实施例，对本发明做进一步阐述。
本发明可以以各种方式实现，包括作为一个工艺；一种装置；一个系统；和/或一种物质合成物。在本说明书中，这些实现方式或本发明可能采用的任意一种其他方式，都可以称为技术。一般来说，可以在本发明的范围内变换所述工艺步骤的顺序。
本发明的一个或多个实施例的详细说明以及附图解释了本发明的原理。虽然，本发明与这些实施例一起提出，但是本发明的范围并不局限于任何实施例。本发明的范围仅由权利要求书限定，本发明包含多种可选方案、修正以及等效方案。在以下说明中，所提出的各种具体细节用于全面理解本发明。这些细节用于解释说明，无需这些详细细节中的部分细节或全部细节，依据权利要求书，就可以实现本发明。为了条理清晰，本发明相关技术领域中众所周知的技术材料并没有详细说明，以免对本发明产生不必要的混淆。
在本发明的实施例中，用于CMOS集成电路的紧凑保护环结构含有一个集成P-阱接头的N-型保护环，以减小保护环结构所需的硅面积。在部分实施例中，紧凑保护环结构包括一个被内、外P-型保护环包围的N-型保护环。N-型保护环由交替的深N-阱和P-阱构成，深N-阱和P-阱形成在N-型掩埋层上并且同时短路。内、外P-型保护环形成在P-阱中。N-型保护环的交替深N-阱和P-阱可以接地或保持浮动。通过在N-型保护环中集成P-阱接头，可以省去用于P-型保护环的P-阱接头或P-接头，从而减小配置保护环结构所需的硅面积。用于配置引入紧凑保护环结构的集成电路的晶片尺寸，也可以减小。
在本发明的实施例中，利用紧凑保护环结构，包围有源器件，有源器件可以至少部分在N-型掩埋层上方。紧凑保护环结构可以形成在一个闭环中，包围着要保护的有源器件。还可选择，当要保护的有源器件形成在集成电路边上时，紧凑保护环结构可以作为一个开环，例如呈C形或U形，以包围有源器件的向内对边。
图3表示在本发明的实施例中，集成电路中的紧凑保护环结构的俯视图。图4表示沿线B-B’，图3所示的紧凑保护环结构的剖面图。参见图3和图4，集成电路50形成在P-衬底52上，P-型外延层54形成在P-衬底52上。紧凑保护环结构56形成在集成电路50上，以保护集成电路上的其他敏感器件注入有源器件62。有源器件至少部分形成在N-型掩埋层上方。在本实施例中，有源器件62形成在集成电路50的边缘。因此，如图3所示，保护环结构56作为一个开环，呈U形，保护有源器件62的向内对边。在其他实施例中，紧凑保护环结构可以形成在闭环中，以包围在所有边上的要保护的有源器件，这将在下文详细介绍。
紧凑保护环结构56包括一个N-型保护环，N-型保护环被内部P-型保护环和外部P-型保护环包围。外部P-型保护环形成在P-型掩埋层68上的P-阱64A中。内部P-型保护环形成在P-型掩埋层上的P-阱64B中。重掺杂P+扩散区72形成在P-阱64A和64B，以降低P-阱的电阻。
在本发明的实施例中，N-型保护环由交替的深N-阱60和P-阱64形成，N-阱60和P-阱64都形成在N-型掩埋层66上。更确切地说，N-型保护环由交替的深N-阱60和P-阱64形成，使得每个深N-阱60都毗邻P-阱64。在部分实施例中，N-阱58形成在每个深N-阱60内。在本说明中，深N-阱60有时称为高压N-阱，是指N-阱形成在半导体本体的表面以下比标准N-阱58更深的地方，并且比标准N-阱58的重掺杂程度更高。深N-阱通常延伸到阱下方的N-掩埋层。深N-阱60用于高压器件，以维持较高的击穿电压。重掺杂N+区70形成在每个N-阱58中，以提供到N-阱的欧姆接触。重掺杂P+区72形成在P-阱64中，以提供到P-阱64的欧姆接触。
在本实施例中，P-阱形成在P-型外延层中，可以与N-阱分隔开。在其他实施例中，P-阱可以作为全面P-阱，形成在没有N-阱的任何地方。在那种情况下，P-阱64A和64B毗邻深N-阱60或N-型保护环的P-阱64。
在本发明的实施例中，构成N-型保护环的深N-阱60和P-阱64，相互短接，并且可以电连接到接地电势，或者保持浮动。例如，接头74可以形成在P-阱64的N+区70和P+区72。可以使用导电层（图中没有表示出），例如金属层，电连接N-型保护环中的接头74。在部分实施例中，N-型保护环电阻短接至接地电势。
这样使得通过接头74，只能直连到N-型保护环。内部和外部P-型保护环（P-阱64A和64B）不包括任何接头或P-接头，并且不会接收任何直接电联。更确切地说，P-阱64A和64B不会直连到任意电势，而是保持浮动。然而，P-阱64A/B通过其毗邻N-型保护环中的P-阱区，偏置到与P-阱64A相同的电势。例如，P-阱64A通过P-型外延层54，电阻短接至P-阱64。还可选择，P-阱64A在某些位置毗邻P-阱64，并且通过物理接头，短接至P-阱64。
本发明所述的保护环结构56的显著特点是，保护环结构56集成了在N-型保护环中的P-阱接头，消除了在P-型保护环中提供单独的P-接头的必要性。通过省去到P-型保护环的P-阱接头或P-接头（P-阱64A和64B），减小了用于配置保护环结构56的硅面积，实现了紧凑保护环结构。
保护环结构56的另一个特点是，N-型保护环的深N-阱电连接到与P-阱64和64A相同的电势。也就是说，整个保护环结构56接地或保持浮动。N-型保护环的深N-阱60从不连接到正电压源电压Vdd，使保护环结构中的N-型区和P-型区之间的间距最小。因此，衬底52中的少数载流子（电子）可以由N-型保护环的深N-阱60收集，作为寄生NPN双极晶体管的集电极。当深N-阱60接地或保持浮动时，电子将转移至地电压。更确切地说，由深N-阱60收集的电子，通过电阻接地的毗邻P阱区，转换成空穴，然后在接地处收集空穴。
在本发明的实施例中，所形成的深N-阱60和P-阱64可以相互分隔开，或者相互布满或毗邻。此外，在图3所示的实施例中，每个深N-阱60和每个P-阱64都含有一个接头，形成到N和P型区的电连接。在其他实施例中，当深N-阱60和P-阱64相互布满或毗邻时，可以使用对接接头，电连接交替的深N-阱和P-阱，如图5所示。图5表示在本发明的可选实施例中，集成电路中的紧凑保护环结构的俯视图。参见图5，形成在集成电路110上的紧凑保护环结构116，包括一个由N-型掩埋层上的交替深N-阱120和P-阱124构成的N-型保护环。利用对接接头134，将深N-阱120和P-阱124电短接在一起。更确切地说，在一对毗邻的深N-阱120和P-阱124中，形成在深N-阱120中的N+区130和形成在P-阱124中的P+区132相互毗邻并对接，制备一个单独的对接接头134，连接N+和P+区。N-型保护环被P-型保护环包围，P-型保护环由P-型掩埋层上的P-阱124A制成，P+区132形成在P-阱124A中。外部P-阱124A或内部P-阱124B无需阱接头或P-接头。P+区132形成在外部P-阱124和内部P-阱124B中，以降低由表面阈值电压增大导致的表面泄露。
图6表示在本发明的实施例中，集成电路中的紧凑保护环结构的俯视图。图6表示本发明所述的紧凑保护环结构156形成在一个闭环结构中，以包围整个有源器件162。本发明所述的紧凑保护环结构156可以作为内部P-型保护环（P-阱164B）的同心环，包围有源器件162、N-型保护环以及外部P-型保护环（P-阱164A）。N-型保护环由形成在N-型掩埋层上的交替深N-阱160和P-阱164构成。深N-阱160和P-阱164电连接在一起，可以浮动或接地。N+区形成在包括N-阱的深N-阱160中。内部和外部P-型保护环形成在P-型外延层上的P-阱164A和164B中。P+区形成在P-阱164、164A和164B中。单独的接头（图中没有表示出）或对接接头（图中没有表示出）还可以用于连接N-型保护环中的深N-阱和P-阱164。
因此，N-型保护环集成P-阱接头，使得内部和外部P-型保护环（P-阱164A和P-阱164B）无需包括P-阱接头。在这种情况下，可以利用很小的硅面积，实现紧凑保护环结构156。必须注意的是，图3所示的保护环结构56和图5所示的保护环结构116，仅仅是图6所示的闭环保护环156的一部分。当有源器件162形成在集成电路边缘时，保护环结构成为闭环保护环156的一部分。在本实施例中，保护环假设呈圆形或多边形（例如正方形）。使用“环”一词不是只将保护环限定为圆形。
另外，在本发明的实施例中，可以使用多行接头，制备N-型保护环。例如，在图3和5中，表示的是单独的一行接头。在其他实施例中，图3、5和6所示的保护环结构可以含有两行或多行接头或对接接头，以增强深N-阱和P-阱之间的电接触。
虽然为了表述清楚，以上内容对实施例进行了详细介绍，但是本发明并不局限于上述细节。实施本发明还有许多可选方案。文中的实施例仅用于解释说明，不用于局限。

Claims (20)

1.一种集成电路，其特征在于，包括：
一个第一导电类型轻掺杂的半导体层；
一个形成在半导体层中的有源器件，该有源器件至少部分形成在第二导电类型的第一掩埋层上；
一个第一导电类型的第一保护环，形成在半导体层中，至少包围着有源器件的一部分；
一个第二导电类型的第二保护环，形成在半导体层中，包围着第一保护环，该第二保护环包括第一导电类型的第一阱区，与第二导电类型的第二阱区交替排列，第一阱区和第二阱区形成在第二导电类型的第二掩埋层上，第一阱区和第二阱区相互短接，并且电耦合到地电压或浮动；
一个第一导电类型第三保护环，形成在半导体层中，包围着第二保护环；
其中第一和第三保护环不接受直连，并且偏置到与第二保护环中的第二导电类型的第二阱区相同的电势。
2.根据权利要求1所述的集成电路，其特征在于，所述的第一、第二和第三保护环构成同心闭环，包围着有源器件。
3.根据权利要求1所述的集成电路，其特征在于，所述的第一、第二和第三保护环构成同心开环，包围着至少一部分有源器件。
4.根据权利要求1所述的集成电路，其特征在于，所述的第一和第三保护环都含有一个第一导电类型的阱区，形成在第一导电类型的第三掩埋层上，以及一个第一导电类型的重掺杂区，形成在阱区中。
5.根据权利要求1所述的集成电路，其特征在于，每个第二保护环的第二阱区，还包括一个第二导电类型的深阱区，延伸到第二掩埋层，以及一个第二导电类型的重掺杂区，形成在深阱区中。
6.根据权利要求5所述的集成电路，其特征在于，每个第二保护环的第二阱区，还包括一个第二导电类型的标准阱区，形成在深阱区中；所述的第二导电类型的重掺杂区形成在标准阱区中。
7.根据权利要求5所述的集成电路，其特征在于，每个第二保护环的第一阱区，都包括一个第一导电类型的重掺杂区，形成在第一阱区中。
8.根据权利要求7所述的集成电路，其特征在于，所述的第二保护环包括与第一阱区的重掺杂区和第二阱区重掺杂区电接触的接头，及电连接第二保护环中接头的导电层。
9.根据权利要求8所述的集成电路，其特征在于，所述的接头包括对接接头，每个对接接头都与一对相邻的第一阱区和第二阱区电连接。
10.根据权利要求1所述的集成电路，其特征在于，所述的第一导电类型为P-型，第二导电类型为N-型。
11.一种用于制备集成电路的方法，其特征在于，包括：
制备一个第一导电类型的半导体层，并且轻掺杂；
在半导体层中制备一个有源器件，该有源器件至少部分形成在第二导电类型的第一掩埋层上；
在半导体层中制备一个第一导电类型的第一保护环，至少包围着有源器件的一部分；
在半导体层中制备一个第二导电类型的第二保护环，包围着第一保护环，该第二保护环包括第一导电类型的第一阱区与第二导电类型的第二阱区交替排列，第一阱区和第二阱区形成在第二导电类型第二掩埋层上，第一阱区和第二阱区短接在一起，并且电耦合至地电压或浮动；
在半导体层中制备一个第一导电类型的第三保护环，包围着第二保护环；
其中第一和第三保护环不接受直连，并且偏置到第二保护环中的第二导电类型的第二阱区相同的电势。
12.根据权利要求11所述的方法，其特征在于，制备第一、第二和第三保护环，包括：制备第一、第二和第三保护环，作为同心闭环，包围着有源器件。
13.根据权利要求11所述的方法，其特征在于，制备第一、第二和第三保护环，包括：制备第一、第二和第三保护环，作为同心开环，至少包围着有源器件的一部分。
14.根据权利要求11所述的方法，其特征在于，制备第一和第三保护环，包括：在第一导电类型的第三掩埋层上，制备第一导电类型的阱区；并且在所述的第一导电类型的阱区中制备第一导电类型的重掺杂区。
15.根据权利要求11所述的方法，其特征在于，制备第二保护环，包括：制备一个第二导电类型的深阱区，作为第二阱区，该深阱区延伸到第二掩埋层；并且在深阱区中，制备一个第二导电类型的重掺杂区。
16.根据权利要求15所述的方法，其特征在于，制备第二保护环，还包括：在深阱区中，制备一个第二导电类型的标准阱区，所述的第二导电类型的重掺杂区形成在标准阱区中。
17.根据权利要求15所述的方法，其特征在于，制备第二保护环，还包括：在第二保护环的每个第一阱区中，制备一个第一导电类型的重掺杂区。
18.根据权利要求17所述的方法，其特征在于，制备第二保护环，还包括：制备与第一阱区和第二阱区的重掺杂区电接触的接头；并且制备一个导电层，电连接第二保护环中的接头。
19.根据权利要求18所述的方法，其特征在于，制备与第一阱区和第二阱区的重掺杂区电接触的接头，包括：制备对接接头，每个对接接头都与一对相邻的第一阱区和第二阱区电连接。
20.根据权利要求11所述的方法，其特征在于，所述的第一导电类型为P-型，第二导电类型为N-型。
CN201510360405.0A 2014-06-30 2015-06-26 用于cmos集成电路的紧凑保护环结构 Active CN105206609B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/320,462 US9373682B2 (en) 2014-06-30 2014-06-30 Compact guard ring structure for CMOS integrated circuits
US14/320,462 2014-06-30

Publications (2)

Publication Number Publication Date
CN105206609A true CN105206609A (zh) 2015-12-30
CN105206609B CN105206609B (zh) 2018-05-15

Family

ID=54931399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510360405.0A Active CN105206609B (zh) 2014-06-30 2015-06-26 用于cmos集成电路的紧凑保护环结构

Country Status (3)

Country Link
US (2) US9373682B2 (zh)
CN (1) CN105206609B (zh)
TW (1) TWI570839B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019087704A (ja) * 2017-11-10 2019-06-06 富士通株式会社 化合物半導体装置、受信機、及び化合物半導体装置の製造方法。
JP2019532521A (ja) * 2016-09-21 2019-11-07 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体デバイスのための基板ノイズアイソレーション構造
CN110534512A (zh) * 2019-09-07 2019-12-03 电子科技大学 一种抗闩锁版图结构

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366956B2 (en) 2015-06-10 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10439024B2 (en) * 2016-06-13 2019-10-08 Texas Instruments Incorporated Integrated circuit with triple guard wall pocket isolation
US10978869B2 (en) 2016-08-23 2021-04-13 Alpha And Omega Semiconductor Incorporated USB type-C load switch ESD protection
US10825715B2 (en) * 2018-11-08 2020-11-03 Silicon Space Technologies Corporation Structures for improving radiation hardness and eliminating latch-up in integrated circuits
CN109585533A (zh) * 2018-12-10 2019-04-05 泉州臻美智能科技有限公司 一种功率器件终端结构及其制作方法
US11527607B2 (en) * 2020-12-14 2022-12-13 Vanguard International Semiconductor Corporation Integrated circuits using guard rings for ESD systems
WO2023077137A1 (en) * 2021-11-01 2023-05-04 Morris Wesley Harold Shallow buried guard ring (sbgr) isolation structures and fabrication models to enable latchup immunity in cmos integrated circuits operating in extreme radiation environments and temperatures ranges

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140201A1 (en) * 2009-12-16 2011-06-16 Cheng-Chi Lin Lateral power mosfet structure and method of manufacture
US20130009272A1 (en) * 2011-07-05 2013-01-10 Denso Corporation Semiconductor device
CN103066125A (zh) * 2011-10-21 2013-04-24 富士电机株式会社 超结半导体器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747294B1 (en) 2002-09-25 2004-06-08 Polarfab Llc Guard ring structure for reducing crosstalk and latch-up in integrated circuits
US6924531B2 (en) 2003-10-01 2005-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. LDMOS device with isolation guard rings
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
JP4845410B2 (ja) * 2005-03-31 2011-12-28 株式会社リコー 半導体装置
US8319255B2 (en) * 2010-04-01 2012-11-27 Texas Instruments Incorporated Low side Zener reference voltage extended drain SCR clamps
KR101986090B1 (ko) * 2012-04-06 2019-06-05 삼성전자 주식회사 가드링을 포함하는 반도체 장치 및 이를 포함하는 반도체 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140201A1 (en) * 2009-12-16 2011-06-16 Cheng-Chi Lin Lateral power mosfet structure and method of manufacture
US20130009272A1 (en) * 2011-07-05 2013-01-10 Denso Corporation Semiconductor device
CN103066125A (zh) * 2011-10-21 2013-04-24 富士电机株式会社 超结半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019532521A (ja) * 2016-09-21 2019-11-07 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体デバイスのための基板ノイズアイソレーション構造
JP6993416B2 (ja) 2016-09-21 2022-01-13 ザイリンクス インコーポレイテッド 半導体デバイスのための基板ノイズアイソレーション構造
JP2019087704A (ja) * 2017-11-10 2019-06-06 富士通株式会社 化合物半導体装置、受信機、及び化合物半導体装置の製造方法。
CN110534512A (zh) * 2019-09-07 2019-12-03 电子科技大学 一种抗闩锁版图结构

Also Published As

Publication number Publication date
TW201603186A (zh) 2016-01-16
US9685443B2 (en) 2017-06-20
TWI570839B (zh) 2017-02-11
US9373682B2 (en) 2016-06-21
CN105206609B (zh) 2018-05-15
US20150380483A1 (en) 2015-12-31
US20160358917A1 (en) 2016-12-08

Similar Documents

Publication Publication Date Title
CN105206609A (zh) 用于cmos集成电路的紧凑保护环结构
US10068894B2 (en) Low leakage bidirectional clamps and methods of forming the same
US8809961B2 (en) Electrostatic discharge (ESD) guard ring protective structure
US9082620B1 (en) Semiconductor device
US8530301B2 (en) MOS device with substrate potential elevation for ESD protection
US11444075B2 (en) Isolation structure for IC with epi regions sharing the same tank
US9018705B2 (en) ESD transistor
US10373944B2 (en) ESD protection circuit with integral deep trench trigger diodes
CN102790048B (zh) 内嵌肖特基二极管的双载子接面晶体管半导体结构
CN111628034B (zh) 光电探测装置的制造方法
CN102569292B (zh) 具有可调节设计窗口的esd保护器件
US9006833B2 (en) Bipolar transistor having sinker diffusion under a trench
US10269898B2 (en) Surrounded emitter bipolar device
CN110581126B (zh) 含静电放电保护电路的半导体集成电路器件及其制造方法
US11508723B2 (en) Power semiconductor device with a temperature sensor
CN103378139A (zh) 半导体结构及其制作方法
CN116207090A (zh) 静电放电保护结构
CN111799257A (zh) 提升高压集成电路防负电流闩锁能力的保护环及实现方法
US7795102B1 (en) ESD high frequency diodes
JP2014038922A (ja) 半導体装置
US20230154920A1 (en) Electrostatic discharge protection apparatus and its operating method
CN106206565A (zh) 二极管与二极管串电路
CN114068520A (zh) 半导体装置和半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200428

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Park Road, Sunnyvale, California 94085, USA

Patentee before: Alpha and Omega Semiconductor Inc.