CN105185347A - 一种基于ltps的goa电路及显示面板 - Google Patents

一种基于ltps的goa电路及显示面板 Download PDF

Info

Publication number
CN105185347A
CN105185347A CN201510719677.5A CN201510719677A CN105185347A CN 105185347 A CN105185347 A CN 105185347A CN 201510719677 A CN201510719677 A CN 201510719677A CN 105185347 A CN105185347 A CN 105185347A
Authority
CN
China
Prior art keywords
transistor
connects
signal
circuit
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510719677.5A
Other languages
English (en)
Other versions
CN105185347B (zh
Inventor
李亚锋
赵莽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201510719677.5A priority Critical patent/CN105185347B/zh
Publication of CN105185347A publication Critical patent/CN105185347A/zh
Priority to US15/012,787 priority patent/US9805675B2/en
Application granted granted Critical
Publication of CN105185347B publication Critical patent/CN105185347B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开一种基于LTPS的GOA电路，包括：调制电路，充电电路，输入信号端、输出信号端，输出信号端输出扫描信号。调制电路及充电电路均连接输入信号端和输出信号端，使得调制电路及充电电路为并联连接关系，充电电路用于在扫描信号突变过程中对其进行充电，加快扫描信号的突变速度。其中，充电电路是一开关，包括控制端、第一端、第二端。输入信号端连接充电电路的第一端。输出信号端分别连接充电电路的第二端及控制端。本发明还提供一种显示面板，包括基板及基板上的如前所述的基于LTPS的GOA电路。本发明通过充电电路进行辅助充电或电荷泄放，降低扫描信号的下降或上升时间，提高GOA电路工作的稳定性。

Description

一种基于LTPS的GOA电路及显示面板
技术领域
本发明涉及显示器驱动领域，尤其涉及一种基于LTPS的GOA电路及显示面板。
背景技术
目前低温多晶硅(LowTemperaturePoly-silicon，LTPS)技术为新一代薄膜晶体管液晶显示器的制造技术。由于LTPS半导体具有超高的载流子迁移率，相应的面板周边集成电路也成为大家关注的焦点。
其中一项非常重要的技术就是GOA(GateDriverOnArray，阵列基板行驱动)的技术量产化的实现，利用GOA技术将栅极开关电路集成在液晶显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。这种利用GOA技术集成在阵列基板上的栅极开关电路也称GOA电路。
其中，GOA电路包括若干个GOA单元，每一个GOA单元对应一条栅线，具体的每一个GOA单元的输出端连接一条栅极驱动信号线；且一GOA单元的输出端连接下一GOA单元的输入端。传统的GOA电路中的每一GOA单元为12TFT(ThinFilmTransistor，薄膜场效应晶体管)1Cap(电容)结构，在这种传统的带有Gas信号控制的GOA电路当中，当所有栅极开关开启后，所有栅极驱动信号线上都会一直保持Gas信号的低电平。如果栅极驱动信号线上的低电平不能在时钟信号线来临之前放电至高电平，将会影响GOA电路的正常工作。
发明内容
本发明的目的在于提供一种基于LTPS的GOA电路及显示面板，能够有效提高GOA电路的工作稳定性，提高栅极驱动信号线的电荷充电及泄放能力；同时，完成GOA电路搭配所有栅极开关开启功能的正常实现，避免栅极驱动信号线上电荷的残留。
为实现上述目的，本发明提供一种基于LTPS的GOA电路，包括：调制电路，充电电路，输入信号端、输出信号端，输出信号端输出扫描信号。
调制电路及充电电路均连接输入信号端和输出信号端，使得调制电路及充电电路为并联连接关系，充电电路用于在扫描信号突变过程中对其进行充电，加快扫描信号的突变速度。
其中，充电电路是一开关，包括控制端、第一端、第二端。输入信号端连接充电电路的第一端。输出信号端分别连接充电电路的第二端及控制端。
进一步，开关是第十二晶体管，控制端是第十二晶体管的栅极，第一端是第十二晶体管的源极，第二端是第十二晶体管的漏极。
其中，调制电路包括级联的H级GOA单元电路，第N级GOA单元电路包括：正反扫部分、控制输入部分、上拉维持部分、稳压部分、上拉辅助部分、控制输出部分，其中H和N均为正整数，N小于等于H。
正反扫部分包括第零晶体管、第一晶体管、第二晶体管、第三晶体管、正扫信号、反扫信号、第N+1级扫描驱动信号、第N-1级扫描驱动信号、第M+1组时钟信号、第M+3组时钟信号；正扫信号分别连接第一晶体管、第三晶体管的栅极，反扫信号分别连接第零晶体管、第二晶体管的栅极；第N+1级扫描驱动信号连接第零晶体管的源极，第N-1级扫描驱动信号连接第一晶体管的源极；第M+1组时钟信号连接第三晶体管的源极，第M+3组时钟信号连接第二晶体管的源极；第零晶体管及第一晶体管的漏极相连，第二晶体管及第三晶体管的漏极相连。
其中，当N等于1时，第N-1级扫描驱动信号连接启动信号，当N等于H时，第N+1级扫描驱动信号连接启动信号。
控制输入部分包括第四晶体管，第M+2组时钟信号；第四晶体管的源极连接第零晶体管及第一晶体管的漏极，第M+2组时钟信号连接第四晶体管的栅极。
上拉维持部分包括第五晶体管、第六晶体管、第八晶体管、第九晶体管、第一电容；第五晶体管的栅极连接第一节点，源极连接第四晶体管的漏极，漏极连接第一电位；第六晶体管的栅极连接第一节点，源极连接第八晶体管的漏极；第八晶体管的栅极连接第二晶体管及第三晶体管的漏极，源极连接第二电位，漏极连接第一节点；第九晶体管的栅极连接第一节点，源极连接第二节点，漏极连接第一电位；第一电容连接在第一节点与第一电位之间。
稳压部分包括第七晶体管，第七晶体管的栅极连接第二电位，第七晶体管的源极连接第四晶体管的漏极，第七晶体管的漏极连接第二节点。
上拉辅助部分包括第十一晶体管，第十一晶体管的栅极连接第零晶体管及第一晶体管的漏极，第十一晶体管的源极连接第一节点，第十一晶体管的漏极连接第一电位。
控制输出部分包括第十晶体管，第二电容；第十晶体管的栅极连接第二节点，源极连接第M组时钟信号，漏极与第九晶体管的源极连接；第二电容连接第二节点及第十晶体管的漏极；第十晶体管的漏极连接第N级扫描驱动信号。
其中M＝N，第M组时钟信号、第M+1组时钟信号、第M+2组时钟信号、第M+3组时钟信号是同一组时钟信号中周期循环的四组时钟信号。
进一步，第一电位是恒压正电位，第二电位是恒压负电位。
进一步，输入信号端连接第十晶体管的源极，输入第M组时钟信号，信号输出端连接第十晶体管的漏极，输出第N级扫描驱动信号，扫描信号是第N级扫描驱动信号。
进一步，第N+1级扫描驱动信号和/或第N-1级扫描驱动信号连接电路的启动信号。
为实现上述目的，本发明还提供一种显示面板，包括基板及基板上的如前所述的基于LTPS的GOA电路。
有益效益：本发明通过在传统GOA电路中增设充电电路，当输出信号端有大电压跳变的时候，充电电路打开，输入信号端通过充电电路对输出信号端进行辅助充电或电荷泄放，降低扫描信号的下降或上升时间，提高输出信号端的充电或电荷泄放能力，提高GOA电路工作的稳定性。同时，本发明电路设计也可以完成GOA电路搭配所有栅极开关开启功能的正常实现，避免栅极驱动信号线上电荷的残留。
附图说明
图1是本发明基于LTPS的GOA电路实施例一的原理示意图；
图2是本发明基于LTPS的GOA电路实施例一的具体电路图；
图3是本发明基于LTPS的GOA电路实施例一第一级GOA单元电路的电路图；
图4是本发明基于LTPS的GOA电路实施例一最后一级H级GOA单元电路的电路图；
图5是本发明基于LTPS的GOA电路实施例一的时序图；
图6是本发明基于LTPS的GOA电路实施例二的具体电路图；
图7是本发明基于LTPS的GOA电路实施例二的时序图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明所提供的一种基于LTPS的GOA电路及显示面板做进一步详细描述。
通常，LTPS半导体薄膜晶体管有两种类型的器件，一种是以空穴导电为主的P型器件(PMOS)，一种是以电子导电为主的N型器件(NMOS)。
本发明基于LTPS的GOA电路实施例一是针对PMOS单型器件设计集成的PMOS栅极驱动电路，如图1，包括：调制电路11，充电电路12，输入信号端13、输出信号端14，输出信号端14输出扫描信号15。
调制电路11及充电电路12均连接输入信号端13和输出信号端14，使得调制电路11及充电电路12为并联连接关系，充电电路12用于在扫描信号15突变过程中对其进行充电，加快扫描信号15的突变速度。
在本实例的一应用场景中，充电电路12是一开关，包括控制端121、第一端122、第二端123。输入信号端13连接充电电路12的第一端122。输出信号端14分别连接充电电路12的第二端123及控制端121。调制电路11包括级联的H个GOA单元电路，H个调制电路11与H个充电电路12构成一个完成的PMOS栅极驱动电路也即GOA电路，其中H和N均为正整数，N小于等于H。
请一起参阅图1和图2，其中的第N级GOA单元电路包括：
充电电路12是第十二晶体管PT12，第十二晶体管PT12的栅极对应控制端121，漏极对应第二端123，源级对应第一端122。
调制电路11包括正反扫部分100、控制输入部分200、上拉维持部分300、稳压部分400、上拉辅助部分600、控制输出部分500。
正反扫部分100包括第零晶体管PT0、第一晶体管PT1、第二晶体管PT2、第三晶体管PT3、正扫信号U2D、反扫信号D2U、第N+1级扫描驱动信号G_N+1、第N-1级扫描驱动信号G_N-1、第M+1组时钟信号CK_M+1、第M+3组时钟信号CK_M+3；正扫信号U2D分别连接第一晶体管PT1、第三晶体管PT3的栅极，反扫信号D2U分别连接第零晶体管PT0、第二晶体管PT2的栅极；第N+1级扫描驱动信号G_N+1连接第零晶体管PT0的源极，第N-1级扫描驱动信号G_N-1连接第一晶体管PT1的源极；第M+1组时钟信号CK_M+1连接第三晶体管PT3的源极，第M+3组时钟信号CK_M+3连接第二晶体管PT2的源极；第零晶体管PT0及第一晶体管PT1的漏极相连，第二晶体管PT2及第三晶体管PT3的漏极相连。
正反扫部分100，用于在正扫信号U2D为低电平时，控制上拉维持部分300以上一级扫描驱动信号为输入信号，控制所述稳压部分400以第M+1组时钟信号CK_M+1为复位信号；在反扫信号D2U为低电平时，控制上拉维持部分300以下一级扫描驱动信号为输入信号，控制稳压部分400以第M+3组时钟信号CK_M+3为复位信号。
控制输入部分200包括第四晶体管PT4，第M+2组时钟信号CK_M+2；第四晶体管PT4的源极连接第零晶体管PT0及第一晶体管PT1的漏极，第M+2组时钟信号CK_M+2连接第四晶体管PT4的栅极。
控制输入部分200用于控制正扫信号U2D上一级扫描驱动信号或反扫信号D2U下一级扫描驱动信号为输入，从而完成对第二节点Q_N的充电，第二节点Q_N是用于控制扫描驱动信号输出的点。
上拉维持部分300包括第五晶体管PT5、第六晶体管PT6、第八晶体管PT8、第九晶体管PT9、第一电容C1；第五晶体管PT5的栅极连接第一节点P_N，源极连接第四晶体管PT4的漏极，漏极连接第一电位VGH；第六晶体管PT6的栅极连接第一节点P_N，源极连接第八晶体管PT8的漏极；第八晶体管PT8的栅极连接第二晶体管PT2及第三晶体管PT3的漏极，源极连接第二电位VGL，漏极连接第一节点P_N；第九晶体管PT9的栅极连接第一节点P_N，源极连接第二节点Q_N，漏极连接第一电位VGH；第一电容C1连接在第一节点P_N与第一电位VGH之间。
上拉维持部分300用于对第一节点P_N的控制，从而实现第二节点Q_N在非作用期间稳定高电平和扫描驱动信号的高电平。其中，第一电位VGH是恒压正电位，第二电位VGL是恒压负电位。
稳压部分400包括第七晶体管PT7，第七晶体管PT7的栅极连接第二电位VGL，第七晶体管PT7的源极连接第四晶体管PT4的漏极，第七晶体管PT7的漏极连接第二节点Q_N。
稳压部分400用于稳压以及第二节点Q_N的漏电防治。_
上拉辅助部分600包括第十一晶体管PT11，第十一晶体管PT11的栅极连接第零晶体管PT0及第一晶体管PT1的漏极，第十一晶体管PT11的源极连接第一节点P_N，第十一晶体管PT11的漏极连接第一电位VGH。
上拉辅助部分600是第一节点P_N的上拉辅助单元，用于解决第四晶体管PT4和第五晶体管PT5在对第二节点Q_N进行充电过程中的竞争问题。
控制输出部分500用于控制扫描驱动信号的输出，包括第十晶体管PT10，第二电容C2；第十晶体管PT10的栅极连接第二节点Q_N，源极连接第M组时钟信号CK_M，漏极与第九晶体管PT9的源极连接；第二电容C2连接第二节点Q_N及第十晶体管PT10的漏极；第十晶体管PT10的漏极连接第N级扫描驱动信号G_N。
其中，第二电容C2可选0.1P的贴片电容，此数值电容可以实现更好地自举效果。
输入信号端13连接控制输出部分500的第十晶体管PT10的源极，输入第M组时钟信号CK_M，信号输出端14连接第十晶体管PT10的漏极，输出第N级扫描驱动信号G_N，扫描信号是第N级扫描驱动信号G_N。充电电路12的第十二晶体管PT12的栅极及漏极连接第N级扫描驱动信号G_N，源级连接第M组时钟信号CK_M。
其中，其中M＝N，第M组时钟信号、第M+1组时钟信号、第M+2组时钟信号、第M+3组时钟信号是同一组时钟信号中周期循环的四组时钟信号。
如图3所示，在本实施例一的第一级连接关系中，正反扫部分100的第一晶体管PT1的源级连接启动信号STV。如图4所示，在本实施例一的最后一级H级连接关系中，正反扫部分100的第零晶体管PT0的源级连接启动信号STV。
图5所示为本发明基于LTPS的GOA电路实施例一的时序图，其中，STV表示电路的启动信号；CK_1、CK_2、CK_3、CK_4为同一组时钟信号CK_M所包含的四组周期循环的时钟信号，均为高频时钟信号，当第M组时钟信号CK_M为第二时钟信号CK_2时，第M+1组时钟信号CK_M+1为第三时钟信号CK_3，第M+2组时钟信号CK_M+2为第四时钟信号CK_4，第M+3组时钟信号CK_M+3为第一时钟信号CK_1；Q_1、Q_2分别为第一级、第二级GOA单元电路中第二节点Q_N的波形；P_1、P_2分别为第一级、第二级GOA单元电路中第一节点P_N的波形；G_1、G_2、G_3、G_4分别为第一级、第二级、第三级、第四级GOA单元电路输出的扫描驱动信号G_N的波形。
具体地，结合图2、图5，本实施例一PMOS栅极驱动电路的工作过程为：
当正反扫部分100的正扫信号U2D为低电平时，第一晶体管PT1栅极打开，此时上一级第N-1级扫描驱动信号G_N-1的低电平进入上拉辅助单元600，使第十一晶体管PT11栅极打开，第一电位VGH进入电路使第一节点P_N为高电平，第九晶体管PT9保持截止；
当第M+2组时钟信号CK_M+2低电平信号脉冲来临时，控制输入单元200的第四晶体管PT4栅极打开，第二节点Q_N被第N-1级扫描驱动信号G_N-1充电至低电平，随后，第M组时钟信号CK_M低电平脉冲来临，第十晶体管PT10栅极打开，第N级扫描驱动信号G_N信号的低电平脉冲产生，此时第二节点Q_N被第二电容C2拉至更低的电位。第N级扫描驱动信号G_N信号的低电平使第十二晶体管PT12栅极打开，第M组时钟信号CK_M低电平通过PT12晶体管对第N级扫描驱动信号G_N进行辅助充电，减少第N级扫描驱动信号G_N的下降时间，提高第N级扫描驱动信号G_N的充电能力和稳定性；
当第M组时钟信号CK_M低电平信号脉冲作用完毕之后，第M+1组时钟信号CK_M+1低电平信号脉冲来临，第八晶体管PT8栅极打开，第一节点P_N被第二电位VGL拉至低电平，第九晶体管PT9、第五晶体管PT5栅极打开，第一电位VGH通过第五晶体管PT5对第二节点Q_N上拉至高电平，第十晶体管PT10栅极关闭，第一电位VGH通过第九晶体管PT9进入电路，第N级扫描驱动信号G_N变成高电平，在第N级扫描驱动信号G_N由低电平上升至高电平初期，第十二晶体管PT12栅极打开，第M组时钟信号CK_M高电平通过第十二晶体管PT12辅助第N级扫描驱动信号G_N进行电荷的泄放，从而减少第N级扫描驱动信号G_N的上升时间。
上述工作过程也适用于反扫信号D2U，区别仅在于将第一晶体管PT1更换为第零晶体管PT0，将第三晶体管PT3更换为第二晶体管PT2，将第N-1级扫描驱动信号G_N-1更换为第N+1级扫描驱动信号G_N+1，将第M+1组时钟信号CK_M+1更换为第M+3组时钟信号CK_M+3。
本发明基于LTPS的GOA电路实施例二是针对NMOS单型器件设计集成的NMOS栅极驱动电路，如图6所示，该实施例二与实施例一的区别在于，将电路中的PMOS晶体管全部换成NMOS晶体管，将第一电位VGH和第二电位VGL位置互换，电路结构与实施例一类似，此处不再赘述。
图7是本发明实施例二的时序图，具体地，结合图6、图7，本实施例二NMOS栅极驱动电路的工作过程为：
当正扫信号U2D为高电平时，第一晶体管T1栅极打开，此时上一级第N-1级扫描驱动信号G_N-1的高电平进入，使第十一晶体管T11栅极打开，第一节点P_N被第二电位VGL拉低至低电平，第九晶体管T9保持截止；
当第M+2组时钟信号CK_M+2高电平信号脉冲来临，第四晶体管T4栅极打开，第二节点Q_N被第N-1级扫描驱动信号G_N-1充电至高电平，随后，第M组时钟信号CK_M高电平脉冲来临，第十晶体管T10栅极打开，第N级扫描驱动信号G_N信号的高电平脉冲产生，此时第二节点Q_N被第二电容C2拉至更高的电位。第N级扫描驱动信号G_N信号的高电平使第十二晶体管T12栅极打开，第M组时钟信号CK_M高电平通过T12晶体管对第N级扫描驱动信号G_N进行辅助充电，减少第N级扫描驱动信号G_N的上升时间，提高第N级扫描驱动信号G_N的充电能力和稳定性；
当第M组时钟信号CK_M高电平信号脉冲作用完毕之后，第M+1组时钟信号CK_M+1高电平信号脉冲来临，第八晶体管T8栅极打开，第一节点P_N被第一电位VGH拉至高电平，第九晶体管T9、第五晶体管T5栅极打开，第二电位VGL通过T5对第二节点Q_N进行下拉使其变成低电平，T10栅极关闭，第二电位VGL通过T9进入电路，第N级扫描驱动信号G_N变成低电平，在第N级扫描驱动信号G_N由高电平下降至低电平初期，T12栅极打开，第M组时钟信号CK_M低电平通过T12辅助第N级扫描驱动信号G_N进行电荷的泄放，从而减少第N级扫描驱动信号G_N的下降时间。
上述工作过程也适用于反扫信号D2U，区别仅在于将第一晶体管T1更换为第零晶体管T0，将第三晶体管T3更换为第二晶体管T2，将第N-1级扫描驱动信号G_N-1更换为第N+1级扫描驱动信号G_N+1，将第M+1组时钟信号CK_M+1更换为第M+3组时钟信号CK_M+3。
此外，本发明实施例还提供一种显示面板，包括基板及在基板上形成GOA电路，该GOA电路为上述任一实施例提供的GOA电路。
本发明通过上述两个实施例详细描述了一种基于LTPS的GOA电路，包括充电电路和调制电路，当输入信号端通过调制电路在输出信号端输出扫描信号时，无法保证扫描信号及时有效地充放电。通过增设的充电电路，当输出信号端有大电压跳变的时候，充电电路打开，输入信号端通过充电电路对输出信号端进行辅助充电或电荷泄放，减少扫描信号的下降或上升时间，提高输出信号端的充电或电荷泄放能力，进一步提高GOA电路工作的稳定性。同时，本发明电路设计也可以完成GOA电路搭配所有栅极信号开启功能的正常实现，避免栅极驱动信号线上电荷的残留。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围。

Claims (8)

1.一种基于LTPS的GOA电路，其特征在于，包括：
调制电路；
充电电路；
输入信号端、输出信号端，所述输出信号端输出扫描信号；
所述调制电路及所述充电电路均连接所述输入信号端和所述输出信号端，使得所述调制电路及所述充电电路为并联连接关系，所述充电电路用于在所述扫描信号突变过程中对其进行充电，加快所述扫描信号的突变速度。
2.根据权利要求1所述的基于LTPS的GOA电路，其特征在于，
所述充电电路是一开关，包括控制端、第一端、第二端；
所述输入信号端连接所述充电电路的所述第一端；
所述输出信号端分别连接所述充电电路的所述第二端及所述控制端。
3.根据权利要求2所述的基于LTPS的GOA电路，其特征在于，
所述开关是第十二晶体管，所述控制端是所述第十二晶体管的栅极，所述第一端是所述第十二晶体管的源极，所述第二端是所述第十二晶体管的漏极。
4.根据权利要求1所述的基于LTPS的GOA电路，其特征在于，
所述调制电路包括级联的H级GOA单元电路，第N级GOA单元电路包括：正反扫部分、控制输入部分、上拉维持部分、稳压部分、上拉辅助部分、控制输出部分，其中H和N均为正整数，N小于等于H；
所述正反扫部分包括第零晶体管、第一晶体管、第二晶体管、第三晶体管、正扫信号、反扫信号、第N+1级扫描驱动信号、第N-1级扫描驱动信号、第M+1组时钟信号、第M+3组时钟信号；所述正扫信号分别连接所述第一晶体管、所述第三晶体管的栅极，所述反扫信号分别连接所述第零晶体管、所述第二晶体管的栅极；所述第N+1级扫描驱动信号连接所述第零晶体管的源极，第N-1级扫描驱动信号连接所述第一晶体管的源极；所述第M+1组时钟信号连接所述第三晶体管的源极，所述第M+3组时钟信号连接所述第二晶体管的源极；所述第零晶体管及所述第一晶体管的漏极相连，所述第二晶体管及所述第三晶体管的漏极相连；
其中，当N等于1时，所述第N-1级扫描驱动信号连接启动信号，当N等于H时，所述第N+1级扫描驱动信号连接启动信号；
所述控制输入部分包括第四晶体管，第M+2组时钟信号；所述第四晶体管的源极连接所述第零晶体管及所述第一晶体管的漏极，所述第M+2组时钟信号连接所述第四晶体管的栅极。
所述上拉维持部分包括第五晶体管、第六晶体管、第八晶体管、第九晶体管、第一电容；所述第五晶体管的栅极连接第一节点，源极连接所述第四晶体管的漏极，漏极连接第一电位；所述第六晶体管的栅极连接所述第一节点，源极连接所述第八晶体管的漏极；所述第八晶体管的栅极连接所述第二晶体管及所述第三晶体管的漏极，源极连接第二电位，漏极连接所述第一节点；所述第九晶体管的栅极连接所述第一节点，源极连接所述第二节点，漏极连接所述第一电位；第一电容连接在所述第一节点与所述第一电位之间；
所述稳压部分包括第七晶体管，所述第七晶体管的栅极连接所述第二电位，所述第七晶体管的源极连接所述第四晶体管的漏极，所述第七晶体管的漏极连接所述第二节点；
所述上拉辅助部分包括第十一晶体管，所述第十一晶体管的栅极连接所述第零晶体管及所述第一晶体管的漏极，所述第十一晶体管的源极连接所述第一节点，所述第十一晶体管的漏极连接所述第一电位；
所述控制输出部分包括第十晶体管，第二电容；所述第十晶体管的栅极连接所述第二节点，源极连接第M组时钟信号，漏极与所述第九晶体管的源极连接；所述第二电容连接所述第二节点及所述第十晶体管的漏极；所述第十晶体管的漏极连接第N级扫描驱动信号；
其中M＝N，第M组时钟信号、第M+1组时钟信号、第M+2组时钟信号、第M+3组时钟信号是同一组时钟信号中周期循环的四组时钟信号。
5.根据权利要求4所述的基于LTPS的GOA电路，其特征在于，
所述第一电位是恒压正电位，所述第二电位是恒压负电位。
6.根据权利要求4所述的基于LTPS的GOA电路,其特征在于，
所述输入信号端连接所述第十晶体管的源极，输入所述第M组时钟信号，所述信号输出端连接所述第十晶体管的漏极，输出所述第N级扫描驱动信号，所述扫描信号是所述第N级扫描驱动信号。
7.根据权利要求4所述的基于LTPS的GOA电路,其特征在于，
所述第N+1级扫描驱动信号和/或所述第N-1级扫描驱动信号连接电路的启动信号。
8.一种显示面板，其特征在于，
包括基板及所述基板上的如权利要求1所述的基于LTPS的GOA电路。
CN201510719677.5A 2015-10-29 2015-10-29 一种基于ltps的goa电路及显示面板 Active CN105185347B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510719677.5A CN105185347B (zh) 2015-10-29 2015-10-29 一种基于ltps的goa电路及显示面板
US15/012,787 US9805675B2 (en) 2015-10-29 2016-02-01 GOA circuit based on the LTPS and a display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510719677.5A CN105185347B (zh) 2015-10-29 2015-10-29 一种基于ltps的goa电路及显示面板

Publications (2)

Publication Number Publication Date
CN105185347A true CN105185347A (zh) 2015-12-23
CN105185347B CN105185347B (zh) 2018-01-26

Family

ID=54907379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510719677.5A Active CN105185347B (zh) 2015-10-29 2015-10-29 一种基于ltps的goa电路及显示面板

Country Status (2)

Country Link
US (1) US9805675B2 (zh)
CN (1) CN105185347B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021042512A1 (zh) * 2019-09-05 2021-03-11 深圳市华星光电半导体显示技术有限公司 显示驱动电路
WO2023178772A1 (zh) * 2022-03-24 2023-09-28 武汉华星光电技术有限公司 Goa电路的驱动方法、栅极驱动器及显示面板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105869588B (zh) * 2016-05-27 2018-06-22 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
CN110534053B (zh) * 2019-09-29 2023-04-21 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动方法、电路和显示装置
KR20230156198A (ko) * 2022-05-04 2023-11-14 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090184914A1 (en) * 2008-01-17 2009-07-23 Kai-Shu Han Driving device for gate driver in flat panel display
US20120293401A1 (en) * 2011-05-16 2012-11-22 Chengdu Boe Optoelectronics Technology Co., Ltd. Shift register unit circuit, shift register, array substrate and liquid crystal display
CN104464656A (zh) * 2014-11-03 2015-03-25 深圳市华星光电技术有限公司 基于低温多晶硅半导体薄膜晶体管的goa电路
CN104464662A (zh) * 2014-11-03 2015-03-25 深圳市华星光电技术有限公司 基于低温多晶硅半导体薄膜晶体管的goa电路
CN104795034A (zh) * 2015-04-17 2015-07-22 深圳市华星光电技术有限公司 一种goa电路及液晶显示器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130207926A1 (en) * 2012-02-15 2013-08-15 Viktor Kremin Stylus to host synchronization
CN104036725B (zh) * 2014-05-29 2017-10-03 京东方科技集团股份有限公司 像素电路及其驱动方法、有机发光显示面板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090184914A1 (en) * 2008-01-17 2009-07-23 Kai-Shu Han Driving device for gate driver in flat panel display
US20120293401A1 (en) * 2011-05-16 2012-11-22 Chengdu Boe Optoelectronics Technology Co., Ltd. Shift register unit circuit, shift register, array substrate and liquid crystal display
CN104464656A (zh) * 2014-11-03 2015-03-25 深圳市华星光电技术有限公司 基于低温多晶硅半导体薄膜晶体管的goa电路
CN104464662A (zh) * 2014-11-03 2015-03-25 深圳市华星光电技术有限公司 基于低温多晶硅半导体薄膜晶体管的goa电路
CN104795034A (zh) * 2015-04-17 2015-07-22 深圳市华星光电技术有限公司 一种goa电路及液晶显示器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021042512A1 (zh) * 2019-09-05 2021-03-11 深圳市华星光电半导体显示技术有限公司 显示驱动电路
US11373569B2 (en) 2019-09-05 2022-06-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display driving circuit
WO2023178772A1 (zh) * 2022-03-24 2023-09-28 武汉华星光电技术有限公司 Goa电路的驱动方法、栅极驱动器及显示面板

Also Published As

Publication number Publication date
US9805675B2 (en) 2017-10-31
US20170124970A1 (en) 2017-05-04
CN105185347B (zh) 2018-01-26

Similar Documents

Publication Publication Date Title
CN107039014B (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板
CN105185347A (zh) 一种基于ltps的goa电路及显示面板
KR102054408B1 (ko) 액정 디스플레이 디바이스를 위한 goa 회로
US9898987B2 (en) Gate driving circuit
CN104299590B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104835442B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US9818339B2 (en) Shift register unit and method of driving the same, gate scanning circuit
CN105185287A (zh) 一种移位寄存器、栅极驱动电路和相关显示装置
KR102015396B1 (ko) 쉬프트 레지스터와 이의 구동방법
US11094239B2 (en) Shift register and driving method thereof, gate driving circuit and display device
CN102479476B (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN103915074B (zh) 一种移位寄存器单元、栅极驱动装置和显示面板
CN103646636B (zh) 移位寄存器、栅极驱动电路及显示装置
CN103299546B (zh) 移位寄存器
CN105047158A (zh) 一种goa电路及液晶显示器
CN105469738A (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN103093825B (zh) 一种移位寄存器及阵列基板栅极驱动装置
CN105118417A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN102479477A (zh) 移位寄存器单元、栅极驱动电路和显示装置
KR102266207B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
CN102968950B (zh) 一种移位寄存器单元及阵列基板栅极驱动装置
CN102024500A (zh) 移位寄存器单元及液晶显示器栅极驱动装置
CN202196566U (zh) 移位寄存器及其栅极驱动装置
CN102930812A (zh) 移位寄存器、栅线集成驱动电路、阵列基板及显示器
CN110415637B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant