CN105162473B - 一种带有清除杂质功能的抗辐照的串并转换装置 - Google Patents

Abstract

一种带有清除杂质功能的抗辐照的串并转换装置，包括串并转换电路，所述的串并转换电路安放在清除杂质设备中,所述的串并转换电路的器件源区用环形栅包围，另外所述的清除杂质设备含有第一中空罩体与安装在第一中空罩体中的第二中空罩体，所述的第一中空罩体中安装有马达，所述的马达的马达轴上安装着第一进气扇，所述的第一中空罩体的一头是入风口，所述的第一中空罩体的另一头是颗粒杂质导出口，所述的颗粒杂质导出口上罩着带有网孔的盖体，这样的结构避免了现有技术的杂质颗粒物往往会附着在串转并电路中而会对串转并电路的性能带来不好的影响的缺陷。

Description

一种带有清除杂质功能的抗辐照的串并转换装置

技术领域

本发明属于串并转换技术领域，具体涉及一种带有清除杂质功能的抗辐照的串并转换装置。

背景技术

串并转换电子设备的电子系统更易受到瞬态干扰,因此在串并转换电子系统的设计过程中不仅要考虑辐射总剂量的影响同时也要研究高能粒子引起的单粒子现象，由此就引入了抗辐照的措施。在引入了抗辐照的措施下，必然会增加部件的设置，另外随着集成度的提高，串转并电路的小型化趋势也越来越高，这样不可避免的就会使得串转并电路的温度升高，从而影响设备的正常运行，故而就需要让串转并电路周围环境的空气保持流动，时时带走串转并电路的热量，但是由于空气中往往带有大量的杂质颗粒物，这些杂质颗粒物往往会附着在串转并电路中，这样也会对串转并电路的性能带来不好的影响。

发明内容

本发明的目的提供一种带有清除杂质功能的抗辐照的串并转换装置，包括串并转换电路，所述的串并转换电路安放在清除杂质设备中,所述的串并转换电路的器件源区用环形栅包围，另外所述的清除杂质设备含有第一中空罩体与安装在第一中空罩体中的第二中空罩体，所述的第一中空罩体中安装有马达，所述的马达的马达轴上安装着第一进气扇，所述的第一中空罩体的一头是入风口，所述的第一中空罩体的另一头是颗粒杂质导出口，所述的颗粒杂质导出口上罩着带有网孔的盖体，这样的结构避免了现有技术的杂质颗粒物往往会附着在串转并电路中而会对串转并电路的性能带来不好的影响的缺陷。

为了克服现有技术中的不足，本发明提供了一种带有清除杂质功能的抗辐照的串并转换装置的解决方案，具体如下：

一种带有清除杂质功能的抗辐照的串并转换装置，包括串并转换电路，所述的串并转换电路安放在清除杂质设备中,所述的串并转换电路的器件源区用环形栅包围，另外所述的清除杂质设备含有第一中空罩体108与安装在第一中空罩体108中的第二中空罩体109，所述的第一中空罩体108中安装有马达1010，所述的马达1010的马达轴上安装着第一进气扇102，所述的第一中空罩体108的一头是入风口，所述的第一中空罩体108的另一头是颗粒杂质导出口，所述的颗粒杂质导出口上罩着带有网孔的盖体106，所述的第二中空罩体109的一头是入风口，另外所述的第二中空罩体109的入风口位置套绕着反渗透膜103，所述的第二中空罩体109上还设有出风口，所述的出风口透过所述的第一中空罩体108，另外所述的第二中空罩体109中安装着为马达1010启动的第二进气扇107，所述的第二进气扇107与反渗透膜103都安装于马达1010的马达轴上，另外第二进气扇107设置在马达102与反渗透膜103间，所述的串并转换电路安装在第二中空罩体109内。

所述的串并转换电路包括TTL接口101，所述的TTL接口101带有时钟信号引脚、第一控制信号SEL引脚以及TTL信号的数据DATA的输入引脚，所述的TTL接口101同26bit的串行移位寄存器2相连接，所述的26bit的串行移位寄存器2同26bit的数据锁存器3相连接，所述的26bit的串行移位寄存器2包括依次顺序相连的2位移位寄存器4、第一12位移位寄存器5和第二12位移位寄存器6，而26bit的数据锁存器3包括依次顺序相连的2位数据锁存器7、第一12位数据锁存器8和第二12位数据锁存器9，所述的26bit的串行移位寄存器2受第二控制信号DARY的控制，所述的2位移位寄存器4、第一12位移位寄存器5和第二12位移位寄存器6分别同2位数据锁存器7、第一12位数据锁存器8和第二12位数据锁存器9相连接，所述的、第一12位数据锁存器8和第二12位数据锁存器9还同12bit的2选1选择器10相连接，所述的12bit的2选1选择器10受第三控制信号T_R的控制，所述的12bit的2选1选择器10还同差分驱动器11相连接，另外所述的2位数据锁存器7还通过与门12同差分驱动器11相连接。

所述的串并转换电路将输入的0V~5V串行数据经过TTL接口101，转换为并行数据，再通过差分驱动器11电压转换，输出0V~-5V的互补信号，具体说来如下：

第一控制信号SEL用于控制数据接收或者数据保持，即SEL为高电平时，电路处于数据保持状态，不接收新的数据；SEL为低电平时，电路处于数据接收状态，在时钟信号CLK的下降沿接收TTL信号的数据DATA的输入引脚的数据，串行移位寄存器进行相应的移位操作；

在第二控制信号DARY的上升沿，将串行移位寄存器内的数据加载到数据锁存器中，电路输出新的数据；

第三控制信号T_R用于选择输出发射和接收状态的转换控制信号：T_R为高电平时，选择输出第一12位数据锁存器8中的A1~A12数据；T_R为低电平时，选择输出第二12位数据锁存器9中的B1~B12数据；输出信号包括有S1~S12，rf_sw1，rf_sw2，而S1~S12，rf_sw1，rf_sw2都是经过电压转换后的-5V~0V信号，每个输出由一组互补信号组成，即S1信号由S1[+]和S1[-]组成…;其中S1~S12的[+]信号与C1~C12同相，S1~S12的[-]信号则是反相位，即C1为高电平，则S1[+]=0V，S1[-]= -5V…,rf_sw1是T_R信号对应的互补信号输出； rf_sw2是串行数据的第一位ST0数据，第二位ST1数据经过与门后的互补信号输出，ST0和ST1是对应的串行输入信号的第一位信号T0，第二位信号T1的正常电压驱动输出。

所述的串并转换电路为正向设计，工艺上采用晶园1.2um SPDM N+衬底N-外延的P阱 CMOS工艺，电路工作电压为±5V，即采用晶园1.2um SPDM N-衬底的P阱 CMOS工艺，串并转换电路的PCM器件静态耐压为N_BVd=13V，P_BVd=14V，PMOS管的动态耐压到12V；

外延层厚度的选取采用常规的N+衬底N-外；

而在版图上对所有的MOS器件进行了抗辐照的构造，即所有MOS器件采用环形栅或者Poly包源漏直栅结构，且由于采用环形栅，故内部的所有MOS器件的W增大，L仍采用1.2um，典型尺寸设计如下：

NMOS典型尺寸为24u/1.2um，PMOS典型尺寸为50u/1.2um。

所述的马达1010安装于第一中空罩体108内。

所述的第一中空罩体108与第二中空罩体109之间构成颗粒杂质通路105，所述的第一中空罩体108的反渗透膜103与出风口间构成干净气流通路104。

本发明第二进气扇107为马达1010启动而转动，第二进气扇107在转动期间把带有颗粒杂质的气流经由反渗透膜103吸进干净气流通路104内，反渗透膜103把颗粒杂质阻隔于干净气流通路104外部，颗粒杂质于转动的反渗透膜103所产生的外向力所驱使而由反渗透膜103上分离，由此让颗粒杂质由反渗透膜103上分离，而于颗粒杂质通路105中被导出清除杂质设备的外部，无法混入干净气流通路104中，由此实现了清除颗粒杂质的作用。

附图说明

图1 为本发明的电路连接示意图。

图2为本发明的清除杂质部件的结构示意图。

具体实施方式

下面结合附图对发明内容作进一步说明：

参照图1、图2所示，带有清除杂质功能的抗辐照的串并转换装置，包括串并转换电路，所述的串并转换电路安放在清除杂质设备中,所述的串并转换电路的器件源区用环形栅包围，另外所述的清除杂质设备含有第一中空罩体108与安装在第一中空罩体108中的第二中空罩体109，所述的第一中空罩体108中安装有马达1010，所述的马达1010的马达轴上安装着第一进气扇102，所述的第一中空罩体108的一头是入风口，所述的第一中空罩体108的另一头是颗粒杂质导出口，所述的颗粒杂质导出口上罩着带有网孔的盖体106，所述的第二中空罩体109的一头是入风口，另外所述的第二中空罩体109的入风口位置套绕着反渗透膜103，所述的第二中空罩体109上还设有出风口，所述的出风口透过所述的第一中空罩体108，另外所述的第二中空罩体109中安装着为马达1010启动的第二进气扇107，所述的第二进气扇107与反渗透膜103都安装于马达1010的马达轴上，另外第二进气扇107设置在马达102与反渗透膜103间，所述的串并转换电路安装在第二中空罩体109内。

所述的第一中空罩体108与第二中空罩体109之间构成颗粒杂质通路105，所述的第一中空罩体108的反渗透膜103与出风口间构成干净气流通路104，所述的第二进气扇107为马达1010启动而转动，第二进气扇107在转动期间把带有颗粒杂质的气流经由反渗透膜103吸进干净气流通路104内，反渗透膜103把颗粒杂质阻隔于干净气流通路104外部，颗粒杂质于转动的反渗透膜103所产生的外向力所驱使而由反渗透膜103上分离，由此让颗粒杂质由反渗透膜103上分离，而于颗粒杂质通路105中被导出清除杂质设备的外部，无法混入干净气流通路104中，由此实现了清除颗粒杂质的作用。

所述的串并转换电路包括TTL接口101，所述的TTL接口101带有时钟信号引脚、第一控制信号SEL引脚以及TTL信号的数据DATA的输入引脚，所述的TTL接口101同26bit的串行移位寄存器2相连接，所述的26bit的串行移位寄存器2同26bit的数据锁存器3相连接，所述的26bit的串行移位寄存器2包括依次顺序相连的2位移位寄存器4、第一12位移位寄存器5和第二12位移位寄存器6，而26bit的数据锁存器3包括依次顺序相连的2位数据锁存器7、第一12位数据锁存器8和第二12位数据锁存器9，所述的26bit的串行移位寄存器2受第二控制信号DARY的控制，所述的2位移位寄存器4、第一12位移位寄存器5和第二12位移位寄存器6分别同2位数据锁存器7、第一12位数据锁存器8和第二12位数据锁存器9相连接，所述的、第一12位数据锁存器8和第二12位数据锁存器9还同12bit的2选1选择器10相连接，所述的12bit的2选1选择器10受第三控制信号T_R的控制，所述的12bit的2选1选择器10还同差分驱动器11相连接，另外所述的2位数据锁存器7还通过与门12同差分驱动器11相连接。

所述的串并转换电路将输入的0V~5V串行数据经过TTL接口101，转换为并行数据，再通过差分驱动器11电压转换，输出0V~-5V的互补信号，具体说来如下：

第一控制信号SEL用于控制数据接收或者数据保持，即SEL为高电平时，电路处于数据保持状态，不接收新的数据；SEL为低电平时，电路处于数据接收状态，在时钟信号CLK的下降沿接收TTL信号的数据DATA的输入引脚的数据，串行移位寄存器进行相应的移位操作；

在第二控制信号DARY的上升沿，将串行移位寄存器内的数据加载到数据锁存器中，电路输出新的数据；

第三控制信号T_R用于选择输出发射和接收状态的转换控制信号：T_R为高电平时，选择输出第一12位数据锁存器8中的A1~A12数据；T_R为低电平时，选择输出第二12位数据锁存器9中的B1~B12数据；输出信号包括有S1~S12，rf_sw1，rf_sw2，而S1~S12，rf_sw1，rf_sw2都是经过电压转换后的-5V~0V信号，每个输出由一组互补信号组成，即S1信号由S1[+]和S1[-]组成…;其中S1~S12的[+]信号与C1~C12同相，S1~S12的[-]信号则是反相位，即C1为高电平，则S1[+]=0V，S1[-]= -5V…,rf_sw1是T_R信号对应的互补信号输出； rf_sw2是串行数据的第一位ST0数据，第二位ST1数据经过与门后的互补信号输出，ST0和ST1是对应的串行输入信号的第一位信号T0，第二位信号T1的正常电压驱动输出。

所述的串并转换电路为正向设计，工艺上采用晶园1.2um SPDM N+衬底N-外延的P阱 CMOS工艺，电路工作电压为±5V，即采用晶园1.2um SPDM N-衬底的P阱 CMOS工艺，没有采用外延片，目前选用的N-外延片的浓度与常规的N-衬底浓度接近，故工艺器件特性应该接近，串并转换电路的PCM器件静态耐压为N_BVd=13V，P_BVd=14V，PMOS管的动态耐压到12V；

外延层厚度的选取采用常规的N+衬底N-外；

而在版图上对所有的MOS器件进行了抗辐照的构造，即所有MOS器件采用环形栅或者Poly包源漏直栅结构，且由于采用环形栅，故内部的所有MOS器件的W增大，L仍采用1.2um，典型尺寸设计如下：

NMOS典型尺寸为24u/1.2um，PMOS典型尺寸为50u/1.2um。

所述的马达1010安装于第一中空罩体108内。

所述的第一中空罩体108与第二中空罩体109之间构成颗粒杂质通路105，所述的第一中空罩体108的反渗透膜103与出风口间构成干净气流通路104。

MOS尺寸增大，使得驱动能力增强及栅电容增大，都有利于抗单粒子翻转。

本发明的工作原理是：开启马达，马达驱动所述的第二进气扇107与第一进气扇102实现转动，所述的第二进气扇107在转动时把所述的第二进气扇107与反渗透膜103间形成吸力，由此把外界的气流经过反渗透膜103吸进干净气流通路104内，并把颗粒杂质经反渗透膜103隔绝在反渗透膜103外，颗粒杂质于转动的反渗透膜103所产生的外向力所驱使而由反渗透膜103上分离，由此让颗粒杂质由反渗透膜103上分离，从而导进颗粒杂质通路105，并结合第一进气扇102在颗粒杂质通路中形成吸力，让颗粒杂质由颗粒杂质导出，所述的带有网孔的盖体106能够防止人体掌部进到该设备被进气扇所损害。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质，在本发明的精神和原则之内，对以上实施例所作的任何简单的修改、等同替换与改进等，均仍属于本发明技术方案的保护范围之内。

Claims (2)

1.一种带有清除杂质功能的抗辐照的串并转换装置，包括串并转换电路，所述的串并转换电路安放在清除杂质设备中,所述的串并转换电路的器件源区用环形栅包围，另外所述的清除杂质设备含有第一中空罩体与安装在第一中空罩体中的第二中空罩体，所述的第一中空罩体中安装有马达，所述的马达的马达轴上安装着第一进气扇，所述的第一中空罩体的一头是入风口，所述的第一中空罩体的另一头是颗粒杂质导出口，所述的颗粒杂质导出口上罩着带有网孔的盖体，所述的第二中空罩体的一头是入风口，另外所述的第二中空罩体的入风口位置套绕着反渗透膜，所述的第二中空罩体上还设有出风口，所述的出风口透过所述的第一中空罩体，另外所述的第二中空罩体中安装着为马达启动的第二进气扇，所述的第二进气扇与反渗透膜都安装于马达的马达轴上，另外第二进气扇设置在马达与反渗透膜间，所述的串并转换电路安装在第二中空罩体内，所述的串并转换电路包括TTL接口，所述的TTL接口带有时钟信号引脚、第一控制信号SEL引脚以及TTL信号的数据DATA的输入引脚，所述的TTL接口同26bit的串行移位寄存器相连接，所述的26bit的串行移位寄存器同26bit的数据锁存器相连接，所述的26bit的串行移位寄存器包括依次顺序相连的2位移位寄存器、第一12位移位寄存器和第二12位移位寄存器，而26bit的数据锁存器包括依次顺序相连的2位数据锁存器、第一12位数据锁存器和第二12位数据锁存器，所述的26bit的串行移位寄存器受第二控制信号DARY的控制，所述的2位移位寄存器、第一12位移位寄存器和第二12位移位寄存器分别同2位数据锁存器、第一12位数据锁存器和第二12位数据锁存器相连接，所述的第一12位数据锁存器和第二12位数据锁存器还同12bit的2选1选择器相连接，所述的12bit的2选1选择器受第三控制信号T_R的控制，所述的12bit的2选1选择器还同差分驱动器相连接，另外所述的2位数据锁存器还通过与门同差分驱动器相连接，

所述的串并转换电路将输入的0V~5V串行数据经过TTL接口，转换为并行数据，再通过差分驱动器电压转换，输出0V~-5V的互补信号，具体说来如下：

第一控制信号SEL用于控制数据接收或者数据保持，即SEL为高电平时，电路处于数据保持状态，不接收新的数据；SEL为低电平时，电路处于数据接收状态，在时钟信号CLK的下降沿接收TTL信号的数据DATA的输入引脚的数据，串行移位寄存器进行相应的移位操作；

在第二控制信号DARY的上升沿，将串行移位寄存器内的数据加载到数据锁存器中，电路输出新的数据；

第三控制信号T_R用于选择输出发射和接收状态的转换控制信号：T_R为高电平时，选择输出第一12位数据锁存器中的A1~A12数据；T_R为低电平时，选择输出第二12位数据锁存器中的B1~B12数据；输出信号包括有S1~S12，rf_sw1，rf_sw2，而S1~S12，rf_sw1，rf_sw2都是经过电压转换后的-5V~0V信号，每个输出由一组互补信号组成，即S1信号由S1[+]和S1[-]组成…;其中S1~S12的[+]信号与C1~C12同相，S1~S12的[-]信号则是反相位，即C1为高电平，则S1[+]=0V，S1[-]= -5V…,rf_sw1是T_R信号对应的互补信号输出； rf_sw2是串行数据的第一位ST0数据，第二位ST1数据经过与门后的互补信号输出，ST0和ST1是对应的串行输入信号的第一位信号T0，第二位信号T1的正常电压驱动输出，

其特征在于：所述的串并转换电路为正向设计，工艺上采用晶园1.2um SPDM N+衬底N-外延的P阱 CMOS工艺，电路工作电压为±5V，即采用晶园1.2um SPDM N-衬底的P阱 CMOS工艺，串并转换电路的PCM器件静态耐压为N_BVd=13V，P_BVd=14V，PMOS管的动态耐压到12V；

外延层厚度的选取采用常规的N+衬底N-外；

而在版图上对所有的MOS器件进行了抗辐照的构造，即所有MOS器件采用环形栅或者Poly包源漏直栅结构，且由于采用环形栅，故内部的所有MOS器件的W增大，L仍采用1.2um，典型尺寸设计如下：

NMOS典型尺寸为24u/1.2um，PMOS典型尺寸为50u/1.2um。

2.根据权利要求1所述的带有清除杂质功能的抗辐照的串并转换装置，其特征在于所述的第一中空罩体与第二中空罩体之间构成颗粒杂质通路，所述的第一中空罩体的反渗透膜与出风口间构成干净气流通路。