CN105160276B - 一种物理不可克隆功能电路 - Google Patents
一种物理不可克隆功能电路 Download PDFInfo
- Publication number
- CN105160276B CN105160276B CN201510490877.8A CN201510490877A CN105160276B CN 105160276 B CN105160276 B CN 105160276B CN 201510490877 A CN201510490877 A CN 201510490877A CN 105160276 B CN105160276 B CN 105160276B
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- switch
- resistance
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2133—Verifying human interaction, e.g., Captcha
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种物理不可克隆功能电路,包括开关电阻电路、第一译码电路、第二译码电路、参考电压电路和比较器;开关电阻电路输出一个随机电压信号,第一译码电路和第二译码电路分别接收激励信号,输出控制信号分别连接至开关电阻电路,参考电压电路输出参考电压信号至比较器的正输入端,该比较器的负输入端连接开关电阻电路输出的随机电压信号,比较器输出端输出响应信号,使能信号分别控制第一译码电路、第二译码电路、参考电压电路和比较器的打开或关闭。本发明输入激励信号产生响应信号的速度快,使用较小的面积可获得相同数目的激励响应对,功耗低,节省芯片成本。芯片掉电,响应信号消失,即使芯片不掉电,通过关闭使能信号亦可消除响应信号,提高系统安全性。
Description
技术领域
本发明涉及物理不可克隆技术和集成电路技术,具体涉及一种物理不可克隆功能电路。该电路利用2N个电阻可产生N2个激励响应对,具有低成本、低功耗等优点,适合RFID、智能卡等低成本、低功耗应用场合。
背景技术
物理不可克隆技术(Physical Unclonable Function, PUF)是利用集成电路(Integrated Circuit)制造工艺的随机偏差来产生密钥或识别码的一种集成电路技术。任意两个不同的芯片上相同的PUF电路表现出差异性,产生的密钥或识别码具有一定的差异,而单个芯片上的PUF电路则表现出稳定性,随着芯片工作条件的改变,如电源电压、温度发生改变,其产生的密钥或识别码只有少数位发生变化。
利用PUF技术产生的密钥或识别码具有唯一性,且不可预测、不可复制、不可篡改,PUF电路掉电或复位,密钥或识别码则消失。PUF电路的唯一特性在集成电路的制造过程产生,即使复制完全相同的电路并制造出来,也无法得到相同的特性。因此,PUF技术比传统上使用非易失性存储器存储密钥或识别码的方法具有更高的安全性,可以抵抗现有的以及未来可能出现的攻击手段。PUF技术可提高应用系统在加密、防伪等方面的安全性和可靠性,在信息安全领域将具有广阔的应用和市场前景。
一些应用场合,如射频识别(RFID)、智能卡等,通常工作在无源模式下,对芯片的功耗有严格的要求,并且希望芯片的成本越低越好。因此,设计一种性能好、面积小、功耗低的PUF电路具有重要的应用意义。传统的PUF电路,如仲裁器PUF、环形振荡器PUF、静态存储器PUF,或在成本上,或在功耗上,存在一些不足之处。
发明内容
本发明为解决上述技术问题,设计了一种低成本、低功耗的物理不可克隆电路,利用集成电路电阻器件的工艺偏差来实现物理不可克隆的特性,适合RFID、智能卡等应用场合。
本发明为解决上述技术问题所采用的技术方案为:一种物理不可克隆功能电路,包括开关电阻电路、第一译码电路、第二译码电路、参考电压电路和比较器;
所述开关电阻电路包括N个第一电阻和N个第二电阻和N个第一开关和N个第二开关,输出一个随机电压信号,其中每个第一电阻的一端分别通过一个第一开关连接至电源,每个第二电阻的一端分别通过一个第二开关连接至地,所有N个第一电阻未与第一开关连接的一端与所有N个第二电阻未与第二开关连接的一端连接到一个公共端,该公共端连接至输出的随机电压信号;
所述第一译码电路接收激励信号,输出N个第一控制信号分别连接至上述开关电阻电路中连接电源的N个第一开关;
所述第二译码电路接收激励信号,输出N个第二控制信号分别连接至上述开关电阻电路中连接地的N个第二开关;
所述参考电压电路包括电阻1、电阻2、开关1和开关2,电阻1与电阻2串联,该电阻1和电阻2串联连接的公共端连接至输出的参考电压信号,电阻1另一端通过开关1连接至电源,电阻2另一端通过开关2连接至地,开关1和开关2由使能信号控制;
所述比较器的正输入端连接上述参考电压电路输出的参考电压信号,负输入端连接上述开关电阻电路输出的随机电压信号,输出端连接至输出响应信号;
所述的使能信号分别连接至上述第一译码电路、第二译码电路、参考电压电路和比较器,控制所述第一译码电路、第二译码电路、参考电压电路和比较器的打开或关闭。
进一步的改进方案为,所述的激励信号包括前半部分信号和后半部分信号,前半部分信号由第一译码电路接收并译码,后半部分信号由第二译码电路接收并译码。
进一步的改进方案为,所述第一译码电路和第二译码电路由使能信号控制,使能信号有效时,该第一译码电路对接收到的激励信号的前半部分信号进行译码产生N个有效的第一控制信号,控制所述开关电阻电路中连接电源的N个第一开关中的一个开关导通,其余N-1个第一开关关断;所述的第二译码电路对接收到的激励信号的后半部分信号进行译码产生N个有效的第二控制信号,控制所述开关电阻电路中连接地的N个第二开关中的一个开关导通,其余N-1个第二开关关断。输入不同的激励信号时,第一译码电路和第二译码电路输出不同的控制信号,分别选择不同的开关导通。使能信号无效时,第一译码电路和第二译码电路输出无效的控制信号,关闭所有N个第一开关和N个第二开关。
进一步的改进方案为,所述开关电阻电路在使能信号有效时,产生并输出一个由电阻工艺偏差决定的随机电压信号;当所述使能信号有效时,第一译码电路根据激励信号的前半部分信号控制所述开关电阻电路中一个连接电源的第一开关导通,与该第一开关连接的第一电阻接通电源,第二译码电路根据激励信号的后半部分信号控制所述开关电阻电路一个连接地的第二开关导通,与该第二开关连接的第二电阻接通地,该第一开关、第二开关、第一电阻、第二电阻形成电源到地的通路,通过该第一电阻和第二电阻分压产生一个随机电压信号;所述使能信号无效时,所述的开关电阻电路中所有开关关断,该开关电阻电路输出无效的随机电压信号。
所述开关电阻电路中2N个电阻均采用相同的尺寸、类型和版图设计,上述电阻的类型为多晶硅电阻、阱电阻或热电阻等。
进一步的改进方案为,所述比较器在使能信号有效时,通过比较所述参考电压电路输出的参考电压和所述开关电阻电路输出的随机电压的大小,产生响应信号;若该参考电压高于该随机电压,所述比较器输出响应信号1,反之,该比较器输出响应信号0;所述的使能信号无效时,该比较器关闭,输出无效的响应信号。
进一步的改进方案为,输入激励信号产生响应信号,以获得密钥或者识别码的步骤包括:
步骤一,由外部电路发出有效的使能信号,打开第一译码电路、第二译码电路、参考电压电路和比较器,参考电压电路接收使能信号后产生一个参考电压信号,连接至比较器的正输入端;
步骤二,由所述外部电路发出有效的激励信号,第一译码电路接收激励信号的前半部分信号并产生第一控制信号,第二译码电路接收激励信号的后半部分信号并产生第二控制信号,分别控制所述开关电阻电路中连接电源的一个第一开关和连接地的一个第二开关导通。
步骤三,该开关电阻电路中导通的第一开关和第二开关以及与该第一开关连接的一个第一电阻和与该第二开关连接的一个第二电阻形成电源到地的通路,通过该第一电阻和第二电阻分压产生一个随机电压信号;
步骤四,所述比较器通过比较所述参考电压电路输出的参考电压和所述开关电阻电路输出的随机电压的大小,产生一位响应信号,由所述外部电路读取。
通过施加多个不同的激励信号,可获得多个响应信号,以构成多位密钥或者识别码。输入一个给定的激励信号,本发明的电路将产生并输出一个与之对应的响应信号,构成一个激励响应对,共存在N2个有效的激励响应对。通过施加多个不同的激励信号,可获得多个响应信号。
上述本发明技术方案中,N为≥1的整数。
本发明以较小的电路成本实现了一种物理不可克隆电路,电路工作时只有两个电阻分压支路和一个比较器消耗较小的电流,输入激励信号产生响应信号的速度快,功耗低,可节省芯片功耗。与传统的N选2进行比较的结构相比,本发明将激励响应对的数目由0.5×N×(N-1)提高到N2,使用较小的面积可获得相同数目的激励响应对,可节省芯片成本。芯片掉电,响应信号消失,即使芯片不掉电,通过关闭使能信号亦可消除响应信号,提高系统安全性。
附图说明
图1为本发明实施例的电路结构示意图;
图2为本发明实施例中参考电压电路示意图。
具体实施方式
下面结合附图及实施例对本发明的具体实施方式进一步加以描述,以使本发明所属技术领域的技术人员能够容易实施本发明。
请参见图1所示,本发明实施例提供的物理不可克隆电路,包括开关电阻电路、第一译码电路、第二译码电路、参考电压电路和比较器。使能信号分别连接至第一译码电路、第二译码电路、参考电压电路和比较器,控制该第一译码电路、第二译码电路、参考电压电路和比较器的打开或关闭。第一译码电路和第二译码电路输出控制信号连接至开关电阻电路。开关电阻电路输出一个随机电压信号连接至比较器的负输入端,参考电压电路输出一个参考电压信号连接至比较器的正输入端。比较器对输入的参考电压信号和随机电压信号进行比较,输出响应信号。
所述的开关电阻电路包括N个第一电阻R1和N个第二电阻R2和N个第一开关S1和N个第二开关S2,输出一个随机电压信号。其中每个第一电阻R1的一端分别通过一个第一开关S1连接至电源,每个第二电阻R2的一端分别通过一个第二开关S2连接至地,每个第一电阻R1未与第一开关S1连接的一端与每个第二电阻R2未与第二开关S2连接的一端连接到一个公共端,该公共端连接至输出的随机电压信号。第一译码电路对输入的激励信号进行译码,输出N个第一控制信号分别连接至所述开关电阻电路中连接电源的N个第一开关S1。第二译码电路对输入的激励信号进行译码,输出N个第二控制信号分别连接至开关电阻电路中连接地的N个第二开关S2。其中,N为≥1的整数。
激励信号包括前半部分信号和后半部分信号,前半部分信号由第一译码电路接收,后半部分信号由第二译码电路接收并进行译码。当使能信号有效时,第一译码电路接收激励信号的前半部分信号,并对该前半部分信号进行译码,产生N个有效的第一控制信号。该N个第一控制信号中只有一个为1,其余N-1个信号为0,控制开关电阻电路中连接电源的N个第一开关S1中对应该第一控制信号为1的一个导通,其余N-1个第一开关S1关断。第二译码电路接收激励信号的后半部分信号,并对该后半部分信号进行译码,产生N个有效的第二控制信号。该N个第二控制信号中只有一个为1,其余N-1个信号为0,控制开关电阻电路中连接地的N个第二开关S2中的对应该第二控制信号为1的一个导通,其余N-1个第二开关S2关断。输入不同的激励信号时,第一译码电路和第二译码电路输出不同的控制信号,分别选择不同的开关导通。使能信号无效时,第一译码电路和第二译码电路输出的控制信号均为无效的控制信号0,所有N个第一开关S1和所有N个第二开关S2均关断。
使能信号有效时,输入一个给定的激励信号,第一译码电路根据接收的激励信号的前半部分信号控制开关电阻电路中对应控制信号为1的连接电源的第一开关S1导通,与该第一开关S1连接的第一电阻R1接通电源。第二译码电路根据接收的激励信号的后半部分信号控制开关电阻电路中对应控制信号为的连接地的第二开关S2导通,与该第二开关S2连接的第二电阻R2接通地。该第一开关S1、第二开关S2以及第一电阻R1、地二电阻R2形成电源到地的通路,开关电阻电路通过该第一电阻R1和第二电阻R2分压产生一个随机电压信号。例如,输入某一激励信号,第一译码电路控制第一开关S1中的其中一个导通,第二译码电路控制第二开关S2中的其中一个导通,该导通的第一开关S1和第二开关S2、与该第一开关S1连接的第一电阻R1以及与该第二开关S2连接的第二电阻R2形成电源到地的通路,该第一电阻R1和该第二电阻R2通过分压产生一个电压信号。所述随机电压的大小由分别接通电源和地的该第一电阻R1和第二电阻R2的阻值决定,而电阻的阻值大小由电阻的工艺偏差决定。因此,上述随机电压的大小由电阻的工艺偏差决定,或高于理想值,或低于理想值,与理想值存在一定的随机偏差。不同的激励信号的控制下,开关电阻电路通过选择不同的两个电阻进行分压,可产生多个随机电压信号。使能信号无效时,开关电阻电路中所有开关关断,开关电阻电路产生的随机电压信号无效。开关电阻电路中,N个第一电阻R1,和N个第二电阻R2均采用相同的类型、尺寸和版图设计。第一开关S1和第二开关S2的导通电阻远小于第一电阻R1和第二电阻R2的阻值,对产生的随机电压大小的影响可以忽略。第一电阻R1和第二电阻R2的类型为多晶硅电阻、阱电阻或热电阻等。
开关电阻电路产生的随机电压信号连接至比较器的负输入端,参考电压电路产生的参考电压信号连接至比较器的正输入端。使能信号有效时,比较器通过比较所述参考电压信号和随机电压信号的大小,产生一位响应信号。若所述参考电压高于随机电压,比较器输出响应信号1,反之,比较器输出响应信号0。使能信号无效时,比较器关闭,输出无效的响应信号。由于开关电阻电路产生的随机电压信号由电阻的随机工艺偏差决定,或高于参考电压,或低于参考电压,比较器输出的响应信号具有随机性。
图2为本实施例中参考电压电路的示意图,其包括电阻1、电阻2、开关1和开关2组成。电阻1与电阻2串联,该电阻1和电阻2串联连接的公共端连接至输出的参考电压信号,电阻1的另一端连接至开关1的一端,开关1的另一端连接至电源,电阻2的另一端连接至开关2的一端,开关2的另一端连接至地。使能信号连接至开关1和开关2,控制开关1和开关2的导通和关断。当使能信号有效时,开关1和开关2导通,电阻1通过开关1接通电源,电阻2通过开关2接通地,电阻1和电阻2通过分压产生一个有效的参考电压信号。开关1和开关2的导通电阻远小于电阻1和电阻2的阻值。使能信号无效时,开关1和开关2关断,输出的参考电压无效。电阻1和电阻2在电路实现上采用相同的类型和尺寸,且采用较大的尺寸,版图设计上进行严格匹配,如采用共质心等版图匹配技术,尽量减小电阻1和电阻2在制造过程中产生的工艺偏差,通过分压产生一个较为精确的参考电压,该参考电压的大小近似等于所述开关电阻电路产生的随机电压的理想值。
输入一个给定的激励信号,本实施例的物理不可克隆电路将产生一个与之对应的响应信号,构成一个激励响应对。该物理不可克隆电路共存在N2个有效的激励信号,对应产生N2个响应信号,共存在N2个激励响应对。通过施加多个不同的激励信号,可获得多个响应信号,以构成多位密钥或者识别码。由足够多个响应信号组合而成的密钥或识别码具有唯一性,且不可预测、不可复制和篡改。
输入激励信号产生响应信号,以获得密钥或者识别码的步骤包括:
(1)由外部电路发出有效的使能信号,打开第一译码电路、第二译码电路、参考电压电路和比较器,参考电压电路接收该使能信号后,开关1和开关2导通,电阻1和电阻2通过分压产生一个精确的参考电压信号,连接至比较器的正输入端。
(2)外部电路发出有效的激励信号,第一译码电路接收激励信号的前半部分信号,并对该前半部分信号进行译码,产生N个有效的第一控制信号,控制开关电阻电路中N个与电源连接的第一开关S1中的对应该第一控制信号为1的一个导通,其余N-1个第一开关S1关断,N个第一电阻R1中,与该导通的第一开关S1连接的第一电阻R1接通电源。第二译码电路接收激励信号的后半部分信号,并对该后半部分信号进行译码,产生N个有效的第二控制信号,控制开关电阻电路中N个与地连接的第二开关S2中的对应该第二控制信号为1的一个导通,其余N-1个第二开关S2关断,N个第二电阻R2中,与该导通的第二开关S2连接的第二电阻R2接通地。
(3)开关电阻电路中,分别由第一译码电路和第二译码电路控制导通的第一开关S1和第二开关S2以及与该第一开关S1连接的第一电阻R1和与该第二开关S2连接的第二电阻S2形成电源到地的通路。开关电阻电路通过该第一电阻R1和第二电阻R2分压产生一个随机电压信号,连接至比较器的负输入端。所述随机电压的大小由电阻器件在制造过程中产生的随机工艺偏差决定,或高于参考电压,或低于参考电压。
(4)比较器比较所述参考电压信号和随机电压信号的大小,产生一位响应信号。若上述参考电压高于随机电压,比较器输出响应信号1,反之,比较器输出响应信号0,由外部电路读取。
若外部电路需要读取多个响应信号,通过在步骤(2)中从N2个激励信号中选择不同的激励信号,然后重复步骤(2)、(3)、(4),则可产生多个响应信号,构成多位密钥或识别码。
Claims (6)
1.一种物理不可克隆功能电路,其特征在于:所述功能电路包括开关电阻电路、第一译码电路、第二译码电路、参考电压电路和比较器;
所述开关电阻电路包括N个第一电阻和N个第二电阻和N个第一开关和N个第二开关,输出一个随机电压信号,其中每个第一电阻的一端分别通过一个第一开关连接至电源,每个第二电阻的一端分别通过一个第二开关连接至地,所有N个第一电阻未与第一开关连接的一端与所有N个第二电阻未与第二开关连接的一端连接到一个公共端,该公共端连接至输出的随机电压信号;
所述第一译码电路接收激励信号的前半部分信号,输出N个第一控制信号分别连接至上述开关电阻电路中连接电源的N个第一开关;
所述第二译码电路接收激励信号的后半部分信号,输出N个第二控制信号分别连接至上述开关电阻电路中连接地的N个第二开关;
其中,N为≥1的整数;
所述参考电压电路包括电阻1、电阻2、开关1和开关2,电阻1与电阻2串联,该电阻1和电阻2串联连接的公共端连接至输出的参考电压信号,电阻1另一端通过开关1连接至电源,电阻2另一端通过开关2连接至地,开关1和开关2由使能信号控制;
所述比较器的正输入端连接上述参考电压电路输出的参考电压信号,负输入端连接上述开关电阻电路输出的随机电压信号,输出端连接至输出响应信号;
所述的使能信号分别连接至上述第一译码电路、第二译码电路、参考电压电路和比较器,控制所述第一译码电路、第二译码电路、参考电压电路和比较器的打开或关闭。
2.根据权利要求1所述的物理不可克隆功能电路,其特征在于:所述第一译码电路和第二译码电路由使能信号控制,使能信号有效时,该第一译码电路对接收到的激励信号的前半部分信号进行译码产生N个有效的第一控制信号,控制所述开关电阻电路中连接电源的N个第一开关中的一个开关导通,其余N-1个第一开关关断,所述的第二译码电路对接收到的激励信号的后半部分信号进行译码产生N个有效的第二控制信号,控制所述开关电阻电路中连接地的N个第二开关中的一个开关导通,其余N-1个第二开关关断;使能信号无效时,第一译码电路和第二译码电路输出无效的控制信号,关闭所有N个第一开关和N个第二开关。
3.根据权利要求1所述的物理不可克隆功能电路,其特征在于:所述开关电阻电路在使能信号有效时,产生并输出一个由电阻工艺偏差决定的随机电压信号;当所述使能信号有效时,第一译码电路根据激励信号的前半部分信号控制所述开关电阻电路中一个连接电源的第一开关导通,与该第一开关连接的第一电阻接通电源,第二译码电路根据激励信号的后半部分信号控制所述开关电阻电路一个连接地的第二开关导通,与该第二开关连接的第二电阻接通地,该第一开关、第二开关、第一电阻、第二电阻形成电源到地的通路,通过该第一电阻和第二电阻分压产生一个随机电压信号;所述使能信号无效时,所述的开关电阻电路中所有开关关断,该开关电阻电路输出无效的随机电压信号。
4.根据权利要求1所述的物理不可克隆功能电路,其特征在于:所述开关电阻电路中N个第一电阻和N个第二电阻均采用相同的尺寸、类型和版图设计,该N个第一电阻和N个第二电阻的类型为多晶硅电阻、阱电阻或者热电阻。
5.根据权利要求1所述的物理不可克隆功能电路,其特征在于:所述比较器在使能信号有效时,通过比较所述参考电压电路输出的参考电压和所述开关电阻电路输出的随机电压的大小,产生响应信号;若该参考电压高于该随机电压,所述比较器输出响应信号1,反之,该比较器输出响应信号0;所述的使能信号无效时,该比较器关闭,输出无效的响应信号。
6.根据权利要求1所述的物理不可克隆功能电路,其特征在于:所述功能电路输入激励信号产生响应信号,以获得密钥或者识别码的步骤包括:
步骤一,由外部电路发出有效的使能信号,打开第一译码电路、第二译码电路、参考电压电路和比较器,参考电压电路接收使能信号后产生一个参考电压信号,连接至比较器的正输入端;
步骤二,由所述外部电路发出有效的激励信号,第一译码电路接收激励信号的前半部分信号并产生第一控制信号,第二译码电路接收激励信号的后半部分信号并产生第二控制信号,分别控制所述开关电阻电路中连接电源的一个第一开关和连接地的一个第二开关导通;
步骤三,该开关电阻电路中导通的第一开关和第二开关以及与该第一开关连接的一个第一电阻和与该第二开关连接的一个第二电阻形成电源到地的通路,通过该第一电阻和第二电阻分压产生一个随机电压信号;
步骤四,所述比较器通过比较所述参考电压电路输出的参考电压和所述开关电阻电路输出的随机电压的大小,产生一位响应信号,由所述外部电路读取。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510490877.8A CN105160276B (zh) | 2015-08-12 | 2015-08-12 | 一种物理不可克隆功能电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510490877.8A CN105160276B (zh) | 2015-08-12 | 2015-08-12 | 一种物理不可克隆功能电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105160276A CN105160276A (zh) | 2015-12-16 |
CN105160276B true CN105160276B (zh) | 2017-09-22 |
Family
ID=54801128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510490877.8A Active CN105160276B (zh) | 2015-08-12 | 2015-08-12 | 一种物理不可克隆功能电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105160276B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107220563B (zh) * | 2017-04-29 | 2020-02-14 | 苏州芯动科技有限公司 | 一种基于电容偏差的puf电路 |
KR102341265B1 (ko) * | 2017-05-16 | 2021-12-22 | 삼성전자주식회사 | 물리적 복제 방지 기능 회로, 이를 포함하는 시스템 및 집적 회로 |
US10243749B2 (en) * | 2017-05-16 | 2019-03-26 | Samsung Electronics Co., Ltd. | Physically unclonable function circuit, and system and integrated circuit including the same |
CN109753830B (zh) * | 2017-11-03 | 2023-04-28 | 旺宏电子股份有限公司 | 物理不可克隆函数编码的产生方法及其产生的装置 |
CN107766750B (zh) * | 2017-11-22 | 2023-05-09 | 河海大学常州校区 | 一种基于阈值电压基准的puf电路 |
US10560095B2 (en) * | 2018-05-23 | 2020-02-11 | Analog Devices, Inc. | Impedance-based physical unclonable function |
CN111241600B (zh) * | 2018-11-29 | 2023-04-11 | 裕太微电子股份有限公司 | 一种基于电阻加工不确定性的puf电路及其工作方式 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103198267A (zh) * | 2013-03-18 | 2013-07-10 | 宁波大学 | 一种可重构多端口puf电路单元 |
CN103716152A (zh) * | 2013-12-25 | 2014-04-09 | 敖海 | 一种基于工艺偏差的芯片密钥产生方法及其电路 |
US9018972B1 (en) * | 2012-06-04 | 2015-04-28 | Sandia Corporation | Area-efficient physically unclonable function circuit architecture |
CN104657630A (zh) * | 2013-11-18 | 2015-05-27 | Vixs系统公司 | 利用物理不可克隆功能的集成电路供应 |
-
2015
- 2015-08-12 CN CN201510490877.8A patent/CN105160276B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9018972B1 (en) * | 2012-06-04 | 2015-04-28 | Sandia Corporation | Area-efficient physically unclonable function circuit architecture |
CN103198267A (zh) * | 2013-03-18 | 2013-07-10 | 宁波大学 | 一种可重构多端口puf电路单元 |
CN104657630A (zh) * | 2013-11-18 | 2015-05-27 | Vixs系统公司 | 利用物理不可克隆功能的集成电路供应 |
CN103716152A (zh) * | 2013-12-25 | 2014-04-09 | 敖海 | 一种基于工艺偏差的芯片密钥产生方法及其电路 |
Non-Patent Citations (2)
Title |
---|
《A Physical Unclonable Function Defined Using Power Distribution System Equivalent Resistance Variations》;Ryan Helinski et al;《Design Automation Conference》;20090828;第676-681页 * |
《物理不可克隆函数综述》;张紫楠 等;《计算机应用》;20121101;第3115-3120页 * |
Also Published As
Publication number | Publication date |
---|---|
CN105160276A (zh) | 2015-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105160276B (zh) | 一种物理不可克隆功能电路 | |
Yin et al. | Temperature-aware cooperative ring oscillator PUF | |
CN103020552B (zh) | 基于sram的puf的片上自我注册系统及其实现方法 | |
US10498544B2 (en) | Security device having physical unclonable function | |
CN105184191B (zh) | 一种可重构物理不可克隆功能电路 | |
CN106533654B (zh) | 可配置物理不可克隆函数电路及其响应产生方法 | |
CN104318181A (zh) | 基于阈值偏差延迟的物理不可克隆函数电路 | |
CN105760785B (zh) | 一种基于时域差分电流测量的物理不可克隆芯片电路 | |
CN103198268A (zh) | 一种可重构多端口物理不可克隆函数电路 | |
CN109460681A (zh) | 一种基于延时链的可配置物理不可克隆函数电路 | |
CN104320246A (zh) | 一种可配置型的多位密钥输出TVD-PUFs电路 | |
CN105245220A (zh) | 一种物理不可克隆芯片电路 | |
CN106850227A (zh) | 一种采用cnfet实现的三值puf单元及电路 | |
Awano et al. | Ising-PUF: A machine learning attack resistant PUF featuring lattice like arrangement of arbiter-PUFs | |
US20220224333A1 (en) | Strong and weak hybrid puf circuit | |
KR101359783B1 (ko) | 부정합 부하 저항 소자 기반 물리적 복제 불가 함수 시스템 | |
CN101673351A (zh) | 一种射频识别标签芯片的伪随机数产生电路及其产生方法 | |
Agwa et al. | Power efficient AES core for IoT constrained devices implemented in 130nm CMOS | |
CN112364391A (zh) | 仲裁器puf可靠响应筛选系统及其偏置控制和响应筛选方法 | |
Jeon et al. | Towards zero bit-error-rate physical unclonable function: Mismatch-based vs. physical-based approaches in standard CMOS technology | |
Chellappa et al. | Improved circuits for microchip identification using SRAM mismatch | |
Su et al. | A machine learning attacks resistant two stage physical unclonable functions design | |
CN203299865U (zh) | 一种基于puf的银行卡 | |
CN106385316A (zh) | Puf模糊提取电路和方法 | |
Choi et al. | A 100% stable sense-amplifier-based physically unclonable function with individually embedded non-volatile memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: 519000 room 105-72750, No. 6, Baohua Road, Hengqin new area, Zhuhai City, Guangdong Province (centralized office area) Patentee after: Xindong Technology (Zhuhai) Co.,Ltd. Address before: Room 608, building D, West Jiaotong University Science and Technology Park, 99 Ren'ai Road, Dushuhu High Education District, Suzhou Industrial Park, Jiangsu Province, 215021 Patentee before: INNOSILICON TECHNOLOGIES Co.,Ltd. |