CN105116718B - 一种三冗余模拟量的优选方法及优选电路 - Google Patents
一种三冗余模拟量的优选方法及优选电路 Download PDFInfo
- Publication number
- CN105116718B CN105116718B CN201510506616.0A CN201510506616A CN105116718B CN 105116718 B CN105116718 B CN 105116718B CN 201510506616 A CN201510506616 A CN 201510506616A CN 105116718 B CN105116718 B CN 105116718B
- Authority
- CN
- China
- Prior art keywords
- output
- delay
- transmission gate
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electronic Switches (AREA)
Abstract
本发明公开了一种三冗余模拟量的优选方法及优选电路。该优选方法通过对三个模拟量信号中的两个进行不同时间的延时处理后输出,然后依据三个模拟量信号的逻辑优先级顺序输出优选的模拟量信号;三个模拟量信号来自同一模拟量信号源或功能一致的不同模拟量信号源。本发明能有效降低冗余的模拟量信号在输出端的相互影响。
Description
技术领域
本发明属于容错技术中冗余优选技术领域,具体涉及一种三冗余模拟量优选方法及电路。
背景技术
在工业控制领域中为了增加系统的可用性与可靠性,大部分的控制系统都采用了多重冗余的容错技术,使得设备在单一故障或错误发生后整个控制系统仍然能够正常运行。该措施同样使得生产过程中的人员伤亡和财产损失大大降低。
模拟量的多重冗余技术受限于其输出量的线性变化易被影响,其表决电路、冗余电路和优选电路的种类和实施方法十分有限。采用的传统方法也大多围绕着运算放大器来展开,最终的输出量多为输入端的叠加,输出结果十分容易受到冗余支路信号的影响。
发明内容
本发明的目的是为了解决现有技术中存在的缺陷,提供一种能有效降低冗余的模拟量信号在输出端的相互影响的容错技术。
为了达到上述目的,本发明提供了一种三冗余模拟量优选方法,通过对三个模拟量信号中的两个进行不同时间的延时处理后输出,然后依据三个模拟量信号的逻辑优先级顺序输出优选的模拟量信号;三个模拟量信号来自同一模拟量信号源或功能一致的不同模拟量信号源。
其中,依据三个模拟量信号的逻辑优先级顺序输出优选的模拟量信号,由以下方法实现:
上述三个模拟量信号包括未延时信号、延时短信号和延时长信号;
当未延时信号为正常值时,输出该信号;
当未延时信号为异常值、延时短信号为正常值时,输出延时短信号;
当未延时信号、延时短信号均为异常值时,输出延时长信号。
本发明还提供了一种采用上述三冗余模拟量优选方法的优选电路,包括:
输出通道1、输出通道2和输出通道3,分别用于输出三个模拟量信号;
延时电路1,用于对输出通道2的输出模拟量信号进行延时处理后,输出至输出通道优选电路;
延时电路2,用于对输出通道3的输出模拟量信号进行延时处理后,输出至输出通道优选电路;
输出通道优先电路,用于依据三个模拟量信号的逻辑优先级顺序输出优选的模拟量信号。
其中,延时电路2延时时间大于延时电路1的延时时间。
上述输出通道优选电路由传输门TG1、TG2、TG3,反相器U1、U2、U3、U4,模拟开关Q1、Q2,电阻R1、R2、R3、R4组成;其中:
传输门TG1、TG2、TG3的通道信号输入端为输入1、输入2、输入3,分别连接所述输出通道1、延时电路1、延时电路2的输出端;
传输门TG2输出端与模拟开关Q1的e脚线连接;传输门TG输出端与模拟开关Q2的e脚线连接;传输门TG1输出端与模拟开关Q1、Q2的c脚线并接输出;模拟开关Q1、Q2的e、b脚线间分别连接电阻R1、R3;
输入1,同时与传输门TG1的C端连接,通过反相器U1与传输门TG1的端连接,通过电阻R2与模拟开关Q1的b级脚线连接,通过反向器U4后分别接传输门TG3的C端和反向器U3;反向器U3接传输门TG3的端;
输入2,同时与传输门TG2的C端连接,通过反相器U2与传输门TG2的端连接,通过电阻R4与模拟开关Q2的b级脚线连接。
模拟开关Q1、Q2均采用PNP型三极管。反相器U1、U2、U3、U4均采用放大倍数为一的反相比例放大器,或采用由CMOS器件搭建的反相器。
延时电路1和延时电路2均采用缓启动电路。
本发明相比现有技术具有以下优点:本发明运用多个传输门与模拟开关建立冗余通道间的控制关系,实现了模拟量信号的优选功能,使得在最终的输出端能够保证有一路稳定的模拟量信号输出,同时添加不同延时时间的延时电路,大大提高了电路的稳定性与安全性。
附图说明
图1为本发明三冗余模拟量优选电路的结构框图;
图2为图1的等效逻辑结构图;
图3为图1中输出通道优选电路的原理图;
图4为图1中延时电路1的原理图。
具体实施方式
下面结合附图对本发明进行详细说明。
如图1所示,为三冗余模拟量优选电路,由三个完全相同的输出通道(输出通道1、输出通道2、输出通道3)、两个延时时间不同的延时电路(延时电路1、延时电路2)和输出通道优选电路组成。
其中,三个输出通道保证结构完全一致,使得同一种功能的控制信号,在三个输出通道都正常的情况下,通过该三个输出通道进行输出,输出后的控制信号仍然一致。延时电路1和延时电路2的延时时间不同,两个延时电路的结构采用经典的缓启动电路原理,如图4所示,为延时电路1的原理图,它由三个电阻R1、R2、R3、一个电容C1、一个稳压管VD1和一个P沟道MOS型晶体管Q1组成。通过电容和MOS型晶体管实现信号在传输过程中的延时,并且通过不同容值的选择构成不同延时时间的延时电路,本实施例的延时电路2延时时间大于延时电路1。延时电路的延时时间不影响信号的传输,目的保证三个输出通道中信号到达输出通道优选电路中的时间有固定迟滞。
经过在传输路径中的优先级划分,使得三个输出通道的信号构成输出通道1>输出通道2>输出通道3的不同优先级结构。若三组信号都正常,则取优先级最高的输出通道1的传输值作为最终的输出信号,类似的若只有任意两组信号正常,则取优先级高的输出通道的传输值作为最终的输出信号,当只有一组信号正常时,则选取正常的那一输出通道的传输值作为最终的输出信号。
最终的优选输出结果对应输出通道的状态如表1所示。
表1 优选结构及输出通道状态对应表
输出通道1 | 输出通道2 | 输出通道3 | 优选结果 |
X1 | X2 | X3 | X1 |
X1 | X2 | 0 | X1 |
X1 | 0 | X3 | X1 |
X1 | 0 | 0 | X1 |
0 | X2 | X3 | X2 |
0 | X2 | 0 | X2 |
0 | 0 | X3 | X3 |
0 | 0 | 0 | 0 |
表格中X1代表输出通道1的正常传输信号,X2代表输出通道2的正常传输信号,X3代表输出通道3的正常传输信号,0代表无传输信号或传输信号异常。
如图2所示为该优选方法等效的逻辑图,若将此方法应用于数字量信号的传输,其等效为一个三输入的或门逻辑电路。其对应的真值表如表2所示。
表2 优选方法等效逻辑真值表
A | B | C | V |
0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 |
0 | 1 | 0 | 1 |
0 | 1 | 1 | 1 |
1 | 0 | 0 | 1 |
1 | 0 | 1 | 1 |
1 | 1 | 0 | 1 |
1 | 1 | 1 | 1 |
如图3所示,输出通道优选电路由传输门TG1、TG2、TG3,反相器U1、U2、U3、U4,模拟开关Q1、Q2,电阻R1、R2、R3、R4组成;其中:传输门TG1、TG2、TG3的通道信号输入端为输入1、输入2、输入3,分别连接所述输出通道1、延时电路1、延时电路2的输出端;传输门TG2输出端与模拟开关Q1的e脚线连接;传输门TG输出端与模拟开关Q2的e脚线连接;传输门TG1输出端与模拟开关Q1、Q2的c脚线并接输出;模拟开关Q1、Q2的e、b脚线间分别连接电阻R1、R3;输入1,同时与传输门TG1的C端连接,通过反相器U1与传输门TG1的端连接,通过电阻R2与模拟开关Q1的b级脚线连接,通过反向器U4后分别接传输门TG3的C端和反向器U3;反向器U3接传输门TG3的端;输入2,同时与传输门TG2的C端连接,通过反相器U2与传输门TG2的端连接,通过电阻R4与模拟开关Q2的b级脚线连接。模拟开关Q1、Q2均采用PNP型三极管。反相器U1、U2、U3、U4均采用放大倍数为一的反相比例放大器,或采用由CMOS器件搭建的反相器。
冗余的三组信号分别通过相同结构的输出通道1、2、3不同时进入输出通道优选电路中,传输门TG1的通断由输出通道1的信号控制,传输门TG2的通断由输出通道2的信号控制,传输门TG3的通断由输出通道1的信号经过一个反相器U4进行控制;模拟开关Q1的导通截止由输出通道1的信号控制,模拟开关Q2的导通截止由输出通道2的信号控制;输出通道1的信号、输出通道2的信号和输出通道3的信号进入分别通过传输门TG1、传输门TG2和传输门TG3的输出端进行输出。
其中,传输门TG1、TG2和TG3的C端和端为传输门的控制端,当C端为高电压,端为低电压或C端的反向电压时,传输门导通,反之传输门关断。
只要输出通道1的信号正常就会控制Q1构成的模拟开关截止,控制TG3不导通,此时最终的输出信号为输出通道1的传输信号;当输出通道1的传输信号异常,而输出通道2的信号正常时就会控制Q2构成的模拟开关截止,此时最终的输出信号为输出通道2的传输信号;当输出通道1和输出通道2的传输信号都异常时,输出通道3的链路导通,此时最终的输出信号为输出通道3的传输信号。
除非特殊注明,本文中所描述的电路与方法的特征可以彼此相结合。
本文虽然列举了部分具体的实施示例,但是本领域的技术人员在不背离本发明的范围下,交替结合或者任何等效的实现了本发明的方法或电路可替代本文所描述的具体实施方式。本申请旨在包括文中所讨论的具体原理方法和电路,以及具体实施方式的任何变化或变更。因此,本发明仅仅受到权利要求及其等同的限制。
Claims (1)
1.一种三冗余模拟量的优选电路,其特征在于,包括:
输出通道1、输出通道2和输出通道3,分别用于输出三个模拟量信号;
延时电路1,用于对输出通道2的输出模拟量信号进行延时处理后,输出至输出通道优选电路;
延时电路2,用于对输出通道3的输出模拟量信号进行延时处理后,输出至输出通道优选电路;
所述延时电路2延时时间大于延时电路1的延时时间;
输出通道优先电路,用于依据三个模拟量信号的逻辑优先级顺序输出优选的模拟量信号;所述三个模拟量信号包括未延时信号、延时短信号和延时长信号;所述依据三个模拟量信号的逻辑优先级顺序输出优选的模拟量信号,由以下方法实现:当未延时信号为正常值时,输出该信号;当未延时信号为异常值、延时短信号为正常值时,输出延时短信号;当未延时信号、延时短信号均为异常值时,输出延时长信号;
所述输出通道优选电路由传输门TG1、TG2、TG3,反相器U1、U2、U3、U4,模拟开关Q1、Q2,电阻R1、R2、R3、R4组成;其中:
所述传输门TG1、TG2、TG3的通道信号输入端为输入1、输入2、输入3,分别连接所述输出通道1、延时电路1、延时电路2的输出端;
所述传输门TG2的输出端与模拟开关Q1的e脚线连接;所述传输门TG3的输出端与模拟开关Q2的e脚线连接;所述传输门TG1的输出端与模拟开关Q1、Q2的c脚线并接输出;所述模拟开关Q1、Q2的e、b脚线间分别连接电阻R1、R3;
所述输入1,同时与传输门TG1的C端连接,通过反相器U1与传输门TG1的端连接,通过电阻R2与模拟开关Q1的b级脚线连接,通过反向器U4后分别接传输门TG3的C端和反向器U3;反向器U3接传输门TG3的端;
所述输入2,同时与传输门TG2的C端连接,通过反相器U2与传输门TG2的端连接,通过电阻R4与模拟开关Q2的b级脚线连接;
所述模拟开关Q1、Q2均采用PNP型三极管;
所述反相器U1、U2、U3、U4均采用放大倍数为一的反相比例放大器,或采用由CMOS器件搭建的反相器;
所述延时电路1和延时电路2均采用缓启动电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510506616.0A CN105116718B (zh) | 2015-08-18 | 2015-08-18 | 一种三冗余模拟量的优选方法及优选电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510506616.0A CN105116718B (zh) | 2015-08-18 | 2015-08-18 | 一种三冗余模拟量的优选方法及优选电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105116718A CN105116718A (zh) | 2015-12-02 |
CN105116718B true CN105116718B (zh) | 2018-12-28 |
Family
ID=54664737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510506616.0A Active CN105116718B (zh) | 2015-08-18 | 2015-08-18 | 一种三冗余模拟量的优选方法及优选电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105116718B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110794805B (zh) * | 2019-10-08 | 2021-05-14 | 珠海格力电器股份有限公司 | 一种机器人安全电路及其控制方法 |
CN110780111B (zh) * | 2019-11-11 | 2022-04-26 | 杭州和利时自动化有限公司 | 一种电流型模拟量输出模块及其控制方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101252309A (zh) * | 2008-02-04 | 2008-08-27 | 中兴通讯股份有限公司 | 一种直流电源缓启动控制电路 |
CN101325411A (zh) * | 2008-04-16 | 2008-12-17 | 中兴通讯股份有限公司 | 一种直流电源上电缓启动电路 |
CN101576836A (zh) * | 2009-06-12 | 2009-11-11 | 北京航空航天大学 | 一种可降级的三机冗余容错系统 |
CN202309672U (zh) * | 2011-10-18 | 2012-07-04 | 康佳集团股份有限公司 | 多选一通道选择电路 |
CN202309659U (zh) * | 2011-11-17 | 2012-07-04 | 中兴通讯股份有限公司 | 一种电源输入负载上电缓启动装置 |
CN102606331A (zh) * | 2012-03-20 | 2012-07-25 | 西安航天动力试验技术研究所 | 三冗余表决控制系统及方法 |
-
2015
- 2015-08-18 CN CN201510506616.0A patent/CN105116718B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101252309A (zh) * | 2008-02-04 | 2008-08-27 | 中兴通讯股份有限公司 | 一种直流电源缓启动控制电路 |
CN101325411A (zh) * | 2008-04-16 | 2008-12-17 | 中兴通讯股份有限公司 | 一种直流电源上电缓启动电路 |
CN101576836A (zh) * | 2009-06-12 | 2009-11-11 | 北京航空航天大学 | 一种可降级的三机冗余容错系统 |
CN202309672U (zh) * | 2011-10-18 | 2012-07-04 | 康佳集团股份有限公司 | 多选一通道选择电路 |
CN202309659U (zh) * | 2011-11-17 | 2012-07-04 | 中兴通讯股份有限公司 | 一种电源输入负载上电缓启动装置 |
CN102606331A (zh) * | 2012-03-20 | 2012-07-25 | 西安航天动力试验技术研究所 | 三冗余表决控制系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105116718A (zh) | 2015-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103840832B (zh) | 具有毛刺抑制能力的电流舵型数模转换电路 | |
CN105116718B (zh) | 一种三冗余模拟量的优选方法及优选电路 | |
CN105471425A (zh) | 一种可实现异或门或者同或门复用的电路 | |
SE0100201D0 (sv) | Process protection system | |
CN106208358A (zh) | 一种双电源切换供电的控制电路 | |
CN103123510A (zh) | 可调恒流源电路 | |
CN104917293A (zh) | 一种智能变电站二次虚实链路的拓扑映射方法 | |
WO2006138497A3 (en) | Synchronous analog to digital conversion system and method | |
CN105187062B (zh) | 一种数模转换器 | |
JP2745566B2 (ja) | 3段スイッチの拡張方法 | |
DE102014218028B4 (de) | Slave-Vorrichtung für ein serielles, synchrones Vollduplexbussystem | |
CN104483537A (zh) | 带温度补偿的低电压检测电路 | |
CN204652436U (zh) | Io总线接口电路 | |
CN106452395A (zh) | 一种多路时钟分发电路及电子设备 | |
CN104422867B (zh) | 一种芯片器件及其测试方法 | |
CN105259792A (zh) | 一种自动仿真系统 | |
CN108494395A (zh) | 一种三重化冗余系统的do模块及其输出表决电路 | |
CN205265661U (zh) | 一种可实现异或门或者同或门复用的电路 | |
JPH06291604A (ja) | 可変遅延回路 | |
WO2009063527A3 (en) | Logic gate with a reduced number of switches, especially for applications in integrated circuits | |
CN104333337B (zh) | Ab类运算放大器的静态电流控制电路 | |
CN103368560A (zh) | 一种三模冗余表决器 | |
CN107799845A (zh) | 一种电池管理系统及其电池切换矩阵互锁电路和互锁方法 | |
US8547134B1 (en) | Architecture for high speed serial transmitter | |
CN217985221U (zh) | 一种多路hdmi+vga分割器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: Water Pavilion Road Jiangning District moling street Nanjing City, Jiangsu province 211100 No. 1266 Patentee after: Nanjing Keyuan Intelligent Technology Group Co.,Ltd. Address before: Water Pavilion Road Jiangning District moling street Nanjing City, Jiangsu province 211100 No. 1266 Patentee before: NANJING SCIYON AUTOMATION GROUP Co.,Ltd. |