CN105097645A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN105097645A CN105097645A CN201410163124.1A CN201410163124A CN105097645A CN 105097645 A CN105097645 A CN 105097645A CN 201410163124 A CN201410163124 A CN 201410163124A CN 105097645 A CN105097645 A CN 105097645A
- Authority
- CN
- China
- Prior art keywords
- silicon
- hole
- laying
- semiconductor substrate
- flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底中形成硅通孔；对硅通孔实施预处理，并在硅通孔的侧壁和底部依次沉积形成第一衬垫层和第二衬垫层；对第二衬垫层实施氮化处理，并沉积形成覆盖第二衬垫层的覆盖层。根据本发明，可以有效改善形成在硅通孔中的衬垫层的质量和特性，进一步提升硅通孔的互连性能。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种形成硅通孔中的衬垫层的方法。
背景技术
在消费电子领域，多功能设备日益受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版图上集成多个不同功能的芯片，因而出现了3D集成电路(integratedcircuit，IC)技术。3D集成电路被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的芯片通过金属线互连。但是，上述方式仍然存在很多不足，比如堆叠芯片数量较多，芯片之间的连接关系比较复杂，需要利用多条金属线，进而导致最终的布线方式比较混乱，而且也会导致电路体积的增加。
因此，现有的3D集成电路技术大都采用硅通孔(ThroughSiliconVia，TSV)实现多个芯片之间的电连接。硅通孔是一种穿透硅晶圆或芯片的垂直互连，在硅晶圆或芯片上以蚀刻或镭射方式钻孔，再用导电材料如铜、多晶硅、钨等物质填满，从而实现不同硅片之间的互连。
采用现有技术形成的硅通孔如图1所示，硅通孔101形成于半导体衬底100中，包括导电层105以及环绕在导电层105外侧的导电种子层104、阻挡层103和衬垫层102。导电层105由金属材料形成，所述金属材料包括Pt、Au、Cu、Ti和W中的一种或者多种，优选Cu，选用Cu不仅能够降低成本，而且与现有工艺能够很好地兼容，简化工艺过程。导电种子层104可以增强导电层105与阻挡层103之间的附着性。阻挡层103可以防止导电层105中的金属向半导体衬底100中的扩散，其构成材料为金属、金属氮化物或者其组合，优选Ta和TaN的组合或者Ti和TiN的组合。衬垫层102为绝缘层，其作用是为了防止导电层105中的金属和半导体衬底100发生导通，其构成材料优选低温氧化物(LTO)，例如四乙氧基硅烷(TEOS)等。
在现有技术中，采用化学气相沉积工艺形成衬垫层102，采用物理气相沉积工艺形成阻挡层103，采用溅射工艺或者化学气相沉积工艺形成导电种子层104，采用电镀工艺形成由Cu构成的导电层105。形成的衬垫层102通常存在下述问题：第一，在形成上述各层之后实施除气处理的过程中，衬垫层102通常会发生一定程度的剥离现象；第二，衬垫层102和半导体衬底100之间的附着性较差；第三，由于吸附周围环境中的潮气的缘故，如图4所示，衬垫层102自身产生的应力随着时间的推移而逐步升高。以上问题将会导致衬垫层102的失效，进而造成硅通孔101的互连功用变差。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底中形成硅通孔；对所述硅通孔实施预处理，并在所述硅通孔的侧壁和底部依次沉积形成第一衬垫层和第二衬垫层；对所述第二衬垫层实施氮化处理，并沉积形成覆盖所述第二衬垫层的覆盖层。
进一步，所述预处理依次包括：对所述半导体衬底实施炉温烘焙处理，以实现脱气的目的；实施湿法蚀刻，以去除所述硅通孔在所述烘焙过程中吸附杂质的部分；对所述硅通孔实施等离子体表面处理，所述等离子体为Ar和N2O。
进一步，所述炉温烘焙处理的温度为190-210℃，处理时间为1.5-2.5小时，压力为0.5-1.5标准大气压。
进一步，所述湿法蚀刻的腐蚀液为H2SO4和H2O的混合物，处理时间为40-50分钟。
进一步，所述Ar的流量为1500-2500sccm，所述N2O的流量为2500-3500sccm，所述等离子体表面处理的处理时间为55-65秒，压力为4-6Torr，功率为400-600W。
进一步，所述氮化处理所采用的等离子体为Ar、N2和NH3，所述Ar的流量为1500-2500sccm，所述N2的流量为2500-3500sccm，所述NH3的流量为40-60sccm，所述氮化处理的处理时间为250-350秒，压力为4-6Torr，功率为400-600W。
进一步，所述第一衬垫层的构成材料为以硅烷为基体的低温氧化物，所述第二衬垫层的构成材料为以四乙氧基硅烷为基体的低温氧化物，所述覆盖层的构成材料为低温氮化硅。
进一步，形成所述低温氮化硅的工艺参数包括：SiH4的流量为40-60sccm，NH3的流量为200-300sccm，处理时间为25-35秒，压力为3.0-4.0Torr，功率为350-450W。
进一步，形成所述硅通孔的步骤包括：在所述半导体衬底上形成光刻胶层；通过曝光、显影在所述光刻胶层中形成所述硅通孔的顶部开口的图案；以所述图案化的光刻胶层为掩膜，蚀刻所述半导体衬底以在其中形成所述硅通孔；通过灰化去除所述光刻胶层。
进一步，形成所述覆盖层之后，还包括以下步骤：通过干法蚀刻去除位于所述硅通孔的底部的所述覆盖层、所述第二衬垫层和所述第一衬垫层；在所述硅通孔中依次形成阻挡层、导电种子层和导电层；执行化学机械研磨直至露出所述硅通孔的顶部。
根据本发明，可以有效改善形成在所述硅通孔中的衬垫层的质量和特性，进一步提升所述硅通孔的互连性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为根据现有技术形成的硅通孔的示意性剖面图；
图2A-图2C为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图3为根据本发明示例性实施例的方法依次实施的步骤的流程图；
图4为分别采用现有技术和本发明提出的方法形成的衬垫层自身产生的应力随时间的推移的变化趋势图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成硅通孔中的衬垫层的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
参照图2A-图2C，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。
在半导体衬底200上形成有前端器件，为了简化，图例中未予示出。所述前端器件是指实施半导体器件的后端制造工艺(BEOL)之前形成的器件，在此并不对前端器件的具体结构进行限定。所述前端器件包括栅极结构，作为一个示例，栅极结构包括自下而上依次层叠的栅极介电层和栅极材料层。在栅极结构的两侧形成有侧壁结构，在侧壁结构两侧的半导体衬底200中形成有源/漏区，在源/漏区之间是沟道区；在栅极结构的顶部以及源/漏区上形成有自对准硅化物。
接下来，在半导体衬底200中形成硅通孔201。形成硅通孔201的步骤包括：在半导体衬底200上形成光刻胶层；通过曝光、显影等工艺在光刻胶层中形成硅通孔201的顶部开口的图案；以所述图案化的光刻胶层为掩膜，蚀刻半导体衬底200以在其中形成硅通孔201；通过灰化去除所述光刻胶层。
上述形成硅通孔201的过程是在形成连通位于半导体衬底200上的前端器件的有源区(包括栅极和源/漏区)的接触塞之后实施的，所述接触塞位于半导体衬底200上的层间介电层中，为了简化，图例中未予示出。本领域技术人员可以知晓的是，硅通孔201的制作和所述接触塞的制作可以同时进行，其详细过程已为本领域技术人员所熟习，在此不再赘述。
接着，如图2B所示，在硅通孔201的侧壁和底部依次沉积形成第一衬垫层202和第二衬垫层203。在本实施例中，第一衬垫层202的构成材料为以硅烷(SiH4)为基体的低温氧化物，第二衬垫层203的构成材料为以四乙氧基硅烷(TEOS)为基体的低温氧化物。
在实施所述沉积之前，须对硅通孔201实施预处理。在本实施例中，所述预处理依次包括以下步骤：对半导体衬底200实施炉温烘焙处理，以实现脱气(outgas)的目的，所述炉温烘焙处理的温度为190-210℃，优选200℃，处理时间为1.5-2.5小时，优选2小时，压力为0.5-1.5标准大气压，优选1标准大气压；实施湿法蚀刻，以去除硅通孔201在所述烘焙过程中吸附杂质的部分，所述湿法蚀刻的腐蚀液为SPM(H2SO4和H2O的混合物，H2SO4：H2O优选为1:5)，处理时间为40-50分钟，优选45分钟；对硅通孔201实施等离子体表面处理，所述等离子体为Ar和N2O，其中，Ar的流量为1500-2500sccm，优选2000sccm，N2O的流量为2500-3500sccm，优选3000sccm，处理时间为55-65秒，优选60秒，压力为4-6Torr，优选5Torr，功率为400-600W，优选500W。
接着，如图2C所示，对第二衬垫层203实施氮化处理。在本实施例中，所述氮化处理所采用的等离子体为Ar、N2和NH3，其中，Ar的流量为1500-2500sccm，优选2000sccm，N2的流量为2500-3500sccm，优选3000sccm，NH3的流量为40-60sccm，优选50sccm，处理时间为250-350秒，优选300秒，压力为4-6Torr，优选5Torr，功率为400-600W，优选500W。
接下来，沉积形成覆盖第二衬垫层203的覆盖层204。在本实施例中，覆盖层204的构成材料为低温氮化硅。形成所述低温氮化硅的工艺参数包括：SiH4的流量为40-60sccm，优选50sccm，NH3的流量为200-300sccm，优选250sccm，处理时间为25-35秒，优选30秒，压力为3.0-4.0Torr，优选3.5Torr，功率为350-450W，优选400W。
至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作，包括：通过干法蚀刻去除位于硅通孔201的底部的覆盖层204、第二衬垫层203和第一衬垫层202；在硅通孔201中依次形成阻挡层、导电种子层和导电层；执行化学机械研磨直至露出硅通孔201的顶部。需要说明的是，上述实施例是以在硅片的正面形成的硅通孔201为例来说明本发明提出的形成硅通孔中的衬垫层的方法是如何实施的，本领域技术人员可以理解的是，上述方法同样适用于在硅片的背面形成的硅通孔。
参照图3，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在半导体衬底中形成硅通孔；
在步骤302中，对硅通孔实施预处理，并在硅通孔的侧壁和底部依次沉积形成第一衬垫层和第二衬垫层；
在步骤303中，对第二衬垫层实施氮化处理，并沉积形成覆盖第二衬垫层的覆盖层。
本发明提出的形成硅通孔中的衬垫层的方法具有以下优点：第一，通过实施所述预处理中的湿法蚀刻，以去除硅通孔201的侧壁和底部上的不良坏点，从而有效消除后续形成的衬垫层发生剥离的潜在隐患；第二，通过实施所述预处理中的等离子体表面处理以及形成第一衬垫层202，有效增强第二衬垫层203和硅通孔201的侧壁及底部的附着性；第三，通过对第二衬垫层203实施氮化处理以及沉积形成覆盖第二衬垫层203的覆盖层204，有效改善第二衬垫层203自身具有的应力的稳定性，如图4所示，第二衬垫层203自身产生的应力随着时间的推移而恒定不变。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底中形成硅通孔；
对所述硅通孔实施预处理，并在所述硅通孔的侧壁和底部依次沉积形成第一衬垫层和第二衬垫层；
对所述第二衬垫层实施氮化处理，并沉积形成覆盖所述第二衬垫层的覆盖层。
2.根据权利要求1所述的方法，其特征在于，所述预处理依次包括：对所述半导体衬底实施炉温烘焙处理，以实现脱气的目的；实施湿法蚀刻，以去除所述硅通孔在所述烘焙过程中吸附杂质的部分；对所述硅通孔实施等离子体表面处理，所述等离子体为Ar和N2O。
3.根据权利要求2所述的方法，其特征在于，所述炉温烘焙处理的温度为190-210℃，处理时间为1.5-2.5小时，压力为0.5-1.5标准大气压。
4.根据权利要求2所述的方法，其特征在于，所述湿法蚀刻的腐蚀液为H2SO4和H2O的混合物，处理时间为40-50分钟。
5.根据权利要求2所述的方法，其特征在于，所述Ar的流量为1500-2500sccm，所述N2O的流量为2500-3500sccm，所述等离子体表面处理的处理时间为55-65秒，压力为4-6Torr，功率为400-600W。
6.根据权利要求1所述的方法，其特征在于，所述氮化处理所采用的等离子体为Ar、N2和NH3，所述Ar的流量为1500-2500sccm，所述N2的流量为2500-3500sccm，所述NH3的流量为40-60sccm，所述氮化处理的处理时间为250-350秒，压力为4-6Torr，功率为400-600W。
7.根据权利要求1所述的方法，其特征在于，所述第一衬垫层的构成材料为以硅烷为基体的低温氧化物，所述第二衬垫层的构成材料为以四乙氧基硅烷为基体的低温氧化物，所述覆盖层的构成材料为低温氮化硅。
8.根据权利要求7所述的方法，其特征在于，形成所述低温氮化硅的工艺参数包括：SiH4的流量为40-60sccm，NH3的流量为200-300sccm，处理时间为25-35秒，压力为3.0-4.0Torr，功率为350-450W。
9.根据权利要求1所述的方法，其特征在于，形成所述硅通孔的步骤包括：在所述半导体衬底上形成光刻胶层；通过曝光、显影在所述光刻胶层中形成所述硅通孔的顶部开口的图案；以所述图案化的光刻胶层为掩膜，蚀刻所述半导体衬底以在其中形成所述硅通孔；通过灰化去除所述光刻胶层。
10.根据权利要求1所述的方法，其特征在于，形成所述覆盖层之后，还包括以下步骤：通过干法蚀刻去除位于所述硅通孔的底部的所述覆盖层、所述第二衬垫层和所述第一衬垫层；在所述硅通孔中依次形成阻挡层、导电种子层和导电层；执行化学机械研磨直至露出所述硅通孔的顶部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410163124.1A CN105097645B (zh) | 2014-04-22 | 2014-04-22 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410163124.1A CN105097645B (zh) | 2014-04-22 | 2014-04-22 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097645A true CN105097645A (zh) | 2015-11-25 |
| CN105097645B CN105097645B (zh) | 2020-06-02 |
Family
ID=54577776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410163124.1A Active CN105097645B (zh) | 2014-04-22 | 2014-04-22 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105097645B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107275921A (zh) * | 2017-06-13 | 2017-10-20 | 长春理工大学 | 一种改善砷化镓基半导体激光器腔面稳定性的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251753B1 (en) * | 1999-11-23 | 2001-06-26 | Ching-Fa Yeh | Method of sidewall capping for degradation-free damascene trenches of low dielectric constant dielectric by selective liquid-phase deposition |
| CN1779915A (zh) * | 2004-11-24 | 2006-05-31 | 中芯国际集成电路制造(上海)有限公司 | 用于金属阻挡层与晶种集成的方法与系统 |
| CN102437083A (zh) * | 2011-08-17 | 2012-05-02 | 上海华力微电子有限公司 | 一种减小高深宽比工艺填充浅沟隔离槽关键尺寸损失的方法 |
| CN103187364A (zh) * | 2011-12-31 | 2013-07-03 | 中国科学院上海微系统与信息技术研究所 | 高深宽比深孔的种子层的制备方法 |
-
2014
- 2014-04-22 CN CN201410163124.1A patent/CN105097645B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251753B1 (en) * | 1999-11-23 | 2001-06-26 | Ching-Fa Yeh | Method of sidewall capping for degradation-free damascene trenches of low dielectric constant dielectric by selective liquid-phase deposition |
| CN1779915A (zh) * | 2004-11-24 | 2006-05-31 | 中芯国际集成电路制造(上海)有限公司 | 用于金属阻挡层与晶种集成的方法与系统 |
| CN102437083A (zh) * | 2011-08-17 | 2012-05-02 | 上海华力微电子有限公司 | 一种减小高深宽比工艺填充浅沟隔离槽关键尺寸损失的方法 |
| CN103187364A (zh) * | 2011-12-31 | 2013-07-03 | 中国科学院上海微系统与信息技术研究所 | 高深宽比深孔的种子层的制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107275921A (zh) * | 2017-06-13 | 2017-10-20 | 长春理工大学 | 一种改善砷化镓基半导体激光器腔面稳定性的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105097645B (zh) | 2020-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10950689B2 (en) | Semiconductor device with a through-substrate via hole having therein a capacitor and a through-substrate via conductor | |
| US11239208B2 (en) | Packaged semiconductor devices including backside power rails and methods of forming the same | |
| CN108231670B (zh) | 半导体元件及其制作方法 | |
| US9437524B2 (en) | Through-silicon via with sidewall air gap | |
| US20210375861A1 (en) | Backside Interconnect Structures for Semiconductor Devices and Methods of Forming the Same | |
| CN103579186A (zh) | 连接通孔至器件 | |
| TW201701357A (zh) | 積體電路及其製造方法 | |
| US10886222B2 (en) | Via contact, memory device, and method of forming semiconductor structure | |
| US11799002B2 (en) | Semiconductor devices and methods of forming the same | |
| TWI690025B (zh) | 絕緣體上半導體基底、其形成方法以及積體電路 | |
| US20160155685A1 (en) | Through-substrate structure and mehtod for fabricating the same | |
| TWI775278B (zh) | 半導體裝置及其製作方法 | |
| US11417767B2 (en) | Semiconductor devices including backside vias and methods of forming the same | |
| CN105990228A (zh) | 半导体器件结构及其形成方法 | |
| US20220359264A1 (en) | Methods of Forming Spacers for Semiconductor Devices Including Backside Power Rails | |
| JP2007059826A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN104347482A (zh) | 一种半导体器件及其制造方法 | |
| CN111510096A (zh) | 体声波谐振器及其制造方法 | |
| US20220367241A1 (en) | Spacers for Semiconductor Devices Including Backside Power Rails | |
| CN104347548A (zh) | 一种半导体器件及其制造方法 | |
| CN105097645A (zh) | 一种半导体器件的制造方法 | |
| TWI749986B (zh) | 半導體元件及其形成方法 | |
| CN111564467A (zh) | 兼容cmos工艺的体声波谐振器及其制造方法 | |
| CN105097646A (zh) | 一种半导体器件的制造方法 | |
| CN105244311B (zh) | 一种半导体器件及其制造方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |