CN105097596A - 半导体装置的接触孔的检测方法 - Google Patents

半导体装置的接触孔的检测方法 Download PDF

Info

Publication number
CN105097596A
CN105097596A CN201510459946.9A CN201510459946A CN105097596A CN 105097596 A CN105097596 A CN 105097596A CN 201510459946 A CN201510459946 A CN 201510459946A CN 105097596 A CN105097596 A CN 105097596A
Authority
CN
China
Prior art keywords
semiconductor device
detection method
dielectric layer
contact hole
conducting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510459946.9A
Other languages
English (en)
Other versions
CN105097596B (zh
Inventor
苏水金
罗文伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Times Full Core Storage Technology Co ltd
Being Advanced Memory Taiwan Ltd
Jiangsu Advanced Memory Semiconductor Co Ltd
Original Assignee
British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Ningbo Epoch Quan Xin Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd, Ningbo Epoch Quan Xin Science And Technology Ltd filed Critical British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Priority to CN201510459946.9A priority Critical patent/CN105097596B/zh
Publication of CN105097596A publication Critical patent/CN105097596A/zh
Application granted granted Critical
Publication of CN105097596B publication Critical patent/CN105097596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种半导体装置的接触孔的检测方法包含：提供一半导体装置，其包含至少一导电接点、覆盖导电接点的一介电层以及贯穿介电层并与导电接点电性连接的一导电材料；至少部分移除介电层，使导电材料突出于半导体装置的一表面；以及以一带电粒子显微装置撷取半导体装置的表面的一扫描影像。上述检测方法能够以成本较为低廉的检测设备快速地线上检测突出的导电材料的关键尺寸。此外，上述检测方法为非破坏性检测，有利于重新制作突出的导电材料。

Description

半导体装置的接触孔的检测方法
技术领域
本发明是有关一种半导体装置的检测方法，特别是一种半导体装置的接触孔的检测方法。
背景技术
半导体装置的功能是否能正常运作的主要决定因素之一在于半导体装置中的互连(interconnection)结构是否存在缺陷。接触孔是互连结构中常见的技术手段。当接触孔的尺寸较小时，例如小于30nm，容易在接触孔的底部形成空洞或其它缺陷，因而影响半导体装置的电性表现。
已知的接触孔检测方法大多是以离线的穿透式电子显微镜(off-linetransmissionelectronmicroscope，TEM)进行检测，以获得接触孔的剖面影像。然而，以TEM离线检测，不仅设备成本较为昂贵，且为破坏性检测，晶片必须被破坏切片，研磨制作检测样品，使得受检测的晶片已无法再利用。此外，TEM检测的检测速度较慢，导致每一晶圆只能取样几点进行检测，换言之检测的范围为局部性，无法得知整个晶片甚至整片晶圆的关键尺寸(criticaldimension，CD)是否均匀分布，也不容易获得正确的关键尺寸而需要多次检测。以上因素造成检测一片晶圆的时间约耗时一天，因而大幅增加检测的成本且无法即时修正工艺参数。
有鉴于此，如何以成本较为低廉的检测设备快速地检测半导体装置的接触孔便是目前极需努力的目标。
发明内容
本发明提供一种半导体装置的接触孔的检测方法，其是在介电层的接触孔中填充导电材料后，移除介电层而使导电材料突出半导体装置的表面，如此即能够以成本较为低廉的检测设备，例如线上关键尺寸扫描式电子显微镜(in-lineCDSEM)，快速地线上检测突出的导电材料的关键尺寸。此外，本发明的检测方法为非破坏性检测，不仅可检测局部的关键尺寸，也可检测大范围(如整个晶片或整片晶圆)的关键尺寸，以了解关键尺寸的均匀度。另者，若发现所制成元件的关键尺寸不符规格需求，则可以重新制作(重工)，并即时调整工艺参数后，立即检测其调整后的尺寸变化。
本发明一实施例的半导体装置的接触孔的检测方法包含：提供一半导体装置，其包含至少一导电接点、覆盖导电接点的一介电层以及贯穿介电层并与导电接点电性连接的一导电材料；至少部分移除介电层，使至少部分导电材料形成突出的一柱状结构；以及以一带电粒子显微装置撷取柱状结构的一扫描影像。
以下藉由具体实施例配合所附的附图详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1为一流程图，显示本发明一实施例的半导体装置的接触孔的检测方法。
图2为一示意图，显示一相变化记忆装置的结构。
图3为一示意图，显示对应图1所示的本发明一实施例的步骤S11的半导体装置的结构。
图4为一示意图，显示对应图1所示的本发明一实施例的步骤S12的半导体装置的结构。
图5为一示意图，显示对应图1所示的本发明另一实施例的步骤S12的半导体装置的结构。
图6为一显微影像，显示对应图1所示的本发明一实施例的步骤S13的半导体装置的扫描影像。
图7为一示意图，显示对应图1所示的本发明一实施例的步骤S16的半导体装置的结构。
具体实施方式
以下将详述本发明的各实施例，并配合附图作为例示。除了这些详细说明之外，本发明也可广泛地施行于其它的实施例中，任何所述实施例的轻易替代、修改、等效变化都包含在本发明的范围内，并以权利要求范围为准。在说明书的描述中，为了使读者对本发明有较完整的了解，提供了许多特定细节；然而，本发明可能在省略部分或全部特定细节的前提下，仍可实施。此外，众所周知的步骤或元件并未描述于细节中，以避免对本发明形成不必要的限制。附图中相同或类似的元件将以相同或类似符号来表示。特别注意的是，附图仅为示意之用，并非代表元件实际的尺寸或数量，有些细节可能未完全绘出，以求附图的简洁。
请参照图1，以说明本发明的一实施例的半导体装置的接触孔的检测方法。首先，提供一半导体装置(S11)。半导体装置包含至少一导电接点、一介电层以及一导电材料，其中介电层覆盖导电接点，而导电材料贯穿介电层并与导电接点电性连接。请一并参照图2，举例而言，半导体装置可为一相变化记忆装置，其包含具有存取电路11的一基板10、与存取电路11电性连接的底电极22以及加热器23以及设置于加热器23的外露表面的相变化材料40以及顶电极50。存取电路11可包含一开关元件111，以控制每一记忆单元的读写。举例而言，开关元件111可为一电晶体，其源/漏极以导电插塞21、21a与外部电性连接。底电极22则可经由导电插塞21与存取电路11电性连接。依据图2所示的相变化记忆装置，相变化材料40可通过施加适当的电流而在结晶态与非结晶态之间转换。相变化材料40的不同状态(例如结晶、半结晶、非结晶)代表不同的电阻值。一般而言，非结晶态者相较于结晶态者具有较高的电阻值，因此，通过量测电阻值即可存取资料。
请参照图3，为了提高电流密度以增加加热效果，加热器23的尺寸一般小于底电极22的尺寸。一种形成加热器23的方法是在底电极22的表面形成一介电层30以覆盖底电极22，底电极22等同于一导电接点。接着，图案化介电层30以形成通孔贯穿介电层30，并曝露出底电极22，最后，在介电层30的通孔填充导电材料作为加热器23。为了获得较小尺寸的加热器23，介电层30的通孔尺寸也相对应缩小。举例而言，介电层30的通孔尺寸小于等于30nm，如此可获得宽度与通孔尺寸相对应的加热器23。
请再参照图1，为了检测加热器23，部分移除介电层30(S12)，如图4所示，使突出的导电材料23(即加热器23)形成一柱状结构。于另一实施例中，也可完全移除介电层30，如图5所示，使突出的加热器23形成柱状结构。举例而言，移除介电层30的方法可为湿式蚀刻或高选择性的干式蚀刻。可以理解的是，依据介电层30的材料以及导电材料的不同，选择适当的蚀刻液或蚀刻方式即可在蚀刻介电层30以及导电材料时有较高的选择比，更具体而言，选择蚀刻介电层30比蚀刻导电材料快的蚀刻液或蚀刻方式，也即移除介电层30的速率远大于移除导电材料的速率。于在一实施例中，介电层的材料可为氧化物或氮化物，例如二氧化硅、氮氧化硅、氮化硅或其它介电材料；导电材料可为钨、钛、钽、氮化钛、氮化钽、氮化铝钛或氮化硅钛。
请参照图6，外露的加热器23即能够以成本较为低廉的带电粒子显微装置撷取柱状结构的一扫描影像(S13)，以进行后续分析。于一实施例中，带电粒子显微装置可为一扫描式电子显微镜(scanningelectronmicroscope，SEM)。较佳者，带电粒子显微装置可为一线上关键尺寸扫描式电子显微镜(in-lineCDSEM)。接着，即可量测扫描影像中导电材料(即加热器23)的关键尺寸(S14)，例如宽度；或者分析扫描影像中导电材料(即加热器23)与导电接点(即底电极22)之间是否存在缺陷(S15)。于一实施例中，半导体装置可为一非全工艺晶圆(shortloopwafer)。非全工艺晶圆的生产时间较短，可用来模拟实际产品的工艺参数，并检测相关的关键尺寸以评估工艺的稳定性。相较于全工艺晶圆(fullprocesswafer)，非全工艺晶圆可大幅缩短发现缺陷的时间，以降低可能造成的影响。
于一实施例中，本发明的检测方法可用于全工艺晶圆，于制作完加热器23之后(如图4或图5所示)，可执行步骤S13～S14以检测加热器23的关键尺寸，其不仅可检测局部区域的加热器23的关键尺寸外，也可快速检测大范围区域(如整片晶片或整个晶圆)的加热器23的关键尺寸。若发现所制成的加热器23的个别关键尺寸不符规格，或是大范围区域加热器23的关键尺寸均匀度不佳，于一实施例中，本发明的检测方法更包含将整片晶片的加热器23以及介电层移除(如图1的步骤S16)，使其结构如图7所示，并调整工艺参数重新制作加热器23，其结构如图3所示。接着，重复步骤S13～S14可立即检测工艺参数调整后的回馈结果。换言之，本发明的检测方法不需要破坏晶圆，且检测结果不合规格的晶圆可以重新使用，且立即反应工艺参数调整后的结果。相较于已知使用TEM检测关键尺寸，此即为本发明的突出的实质性特点和显著的进步。
依据本发明的半导体装置的接触孔的检测方法，以线上关键尺寸扫描式电子显微镜即可检测半导体装置的接触孔，其不仅设备成本较为低廉，且检测速度较快，因此约1个小时即可检测整片晶圆。换言之，检测的结果可即时回馈修正半导体工艺，以减少不良品的产出数量。
综合上述，本发明的半导体装置的接触孔的检测方法是在介电层的接触孔中填充导电材料后，移除介电层而使导电材料突出半导体装置的表面，如此即能够以成本较为低廉的检测设备进行，例如线上关键尺寸扫描式电子显微镜。因此，本发明的半导体装置的接触孔的检测方法不仅检测速度快、检测范围广，且检测结果能够即时回馈并调整生产中的半导体工艺参数，以减少不良品的产出数量。此外，本发明的检测方法为非破坏性检测，不仅可检测局部的关键尺寸，亦可检测大范围(如整个晶片或整片晶圆)的关键尺寸，以了解关键尺寸的均匀度。另者，若所制成元件的关键尺寸不符规格需求时，可以重新制作(重工)，并即时调整工艺参数后，立即检测其调整后的尺寸变化。
以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以之限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。
【符号说明】
10基板
11存取电路
111开关元件
21、21a导电插塞
22底电极/导电接点
23加热器/导电材料
30介电层
40相变化材料
50顶电极
S11～S16步骤

Claims (10)

1.一种半导体装置的接触孔的检测方法，其特征在于，包含：
提供一半导体装置，其包含：
至少一导电接点；
一介电层，其覆盖该导电接点；以及
一导电材料，其贯穿该介电层并与该导电接点电性连接；
至少部分移除该介电层，使至少部分该导电材料形成突出的一柱状结构；以及
以一带电粒子显微装置撷取该柱状结构的一扫描影像。
2.如权利要求1所述的半导体装置的接触孔的检测方法，其特征在于，更包含：
量测该扫描影像中该导电材料的关键尺寸。
3.如权利要求1所述的半导体装置的接触孔的检测方法，其特征在于，更包含：
分析该扫描影像中该导电材料与该导电接点之间是否存在缺陷。
4.如权利要求2或3所述的半导体装置的接触孔的检测方法，其特征在于，更包含：
移除该介电层以及该导电材料；
重新形成该介电层以及该导电材料；以及
再次执行至少部分移除该介电层的该步骤以及撷取该扫描影像的该步骤。
5.如权利要求1所述的半导体装置的接触孔的检测方法，其特征在于，该半导体装置为一非全工艺晶圆。
6.如权利要求1所述的半导体装置的接触孔的检测方法，其特征在于，移除该介电层的步骤是完全移除该介电层。
7.如权利要求1所述的半导体装置的接触孔的检测方法，其特征在于，移除该介电层是以湿式蚀刻或高选择性的干式蚀刻加以实现。
8.如权利要求1所述的半导体装置的接触孔的检测方法，其特征在于，该柱状结构的宽度小于等于30nm。
9.如权利要求1所述的半导体装置的接触孔的检测方法，其特征在于，该导电材料包含钨、钛、钽、氮化钛、氮化钽、氮化铝钛或氮化硅钛。
10.如权利要求1所述的半导体装置的接触孔的检测方法，其特征在于，该带电粒子显微装置包含一线上关键尺寸扫描式电子显微镜。
CN201510459946.9A 2015-07-30 2015-07-30 半导体装置的制造方法 Active CN105097596B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510459946.9A CN105097596B (zh) 2015-07-30 2015-07-30 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510459946.9A CN105097596B (zh) 2015-07-30 2015-07-30 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN105097596A true CN105097596A (zh) 2015-11-25
CN105097596B CN105097596B (zh) 2018-05-18

Family

ID=54577736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510459946.9A Active CN105097596B (zh) 2015-07-30 2015-07-30 半导体装置的制造方法

Country Status (1)

Country Link
CN (1) CN105097596B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807209A (zh) * 2018-06-08 2018-11-13 武汉新芯集成电路制造有限公司 一种接触孔的性能预估模型及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066391A (ko) * 1999-12-31 2001-07-11 박종섭 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법
US6277661B1 (en) * 2000-06-29 2001-08-21 Advanced Micro Devices, Inc. Method for detecting sloped contact holes using a critical-dimension waveform
KR20110024628A (ko) * 2009-09-02 2011-03-09 주식회사 하이닉스반도체 반도체 소자의 금속배선 불량검출을 위한 분석시료 제조방법
CN102122637A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 检测结构、检测方法及形成检测结构的方法
CN102254845A (zh) * 2010-05-21 2011-11-23 武汉新芯集成电路制造有限公司 接触插塞底部轮廓的检测方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066391A (ko) * 1999-12-31 2001-07-11 박종섭 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법
US6277661B1 (en) * 2000-06-29 2001-08-21 Advanced Micro Devices, Inc. Method for detecting sloped contact holes using a critical-dimension waveform
KR20110024628A (ko) * 2009-09-02 2011-03-09 주식회사 하이닉스반도체 반도체 소자의 금속배선 불량검출을 위한 분석시료 제조방법
CN102122637A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 检测结构、检测方法及形成检测结构的方法
CN102254845A (zh) * 2010-05-21 2011-11-23 武汉新芯集成电路制造有限公司 接触插塞底部轮廓的检测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807209A (zh) * 2018-06-08 2018-11-13 武汉新芯集成电路制造有限公司 一种接触孔的性能预估模型及方法

Also Published As

Publication number Publication date
CN105097596B (zh) 2018-05-18

Similar Documents

Publication Publication Date Title
EP1869436B1 (en) Inspection system and apparatus
Patterson et al. Methodology for trench capacitor etch optimization using voltage contrast inspection and special processing
US7567422B2 (en) Plasma processing apparatus and plasma processing method
CN101877326B (zh) 集成电路的制造方法
JP4991099B2 (ja) Ｉｃプロセスを監視する方法およびシステム
US20230178406A1 (en) Method, apparatus, and system for dynamically controlling an electrostatic chuck during an inspection of wafer
EP1947539A1 (en) Control method, and control system
JP4783801B2 (ja) 非振動式接触電位差センサおよび制御された照射を利用した半導体検査システムおよび装置
Alvis et al. Plasma FIB DualBeam delayering for atomic force nanoprobing of 14 nm finFET devices in an SRAM array
WO2013073387A1 (ja) 配線検査方法および配線検査装置
JP2005085806A (ja) 基板検査装置、基板検査方法、プログラムおよび半導体装置の製造方法
KR100707585B1 (ko) Ｍｏｓ 트랜지스터 소자의 정전용량-전압 특성을 이용한캐리어 농도 분포 측정 자동화 시스템 및 방법
CN105097596A (zh) 半导体装置的接触孔的检测方法
CN107346751B (zh) 测试结构及其形成方法以及测试方法
WO1994014078A1 (en) Method and apparatus for determining characteristic electrical properties of semi-conducting materials
KR20050045892A (ko) Ｉｃ 공정을 모니터링하는 방법 및 시스템
CN113330294A (zh) 离子束去层系统和方法以及用于其的终点监测系统和方法
JP5239163B2 (ja) 薄膜キャパシタの検査方法及び装置
US20120053723A1 (en) Method of Controlling a Process and Process Control System
US7695984B1 (en) Use of modeled parameters for real-time semiconductor process metrology applied to semiconductor processes
US20070197020A1 (en) Inline method to detect and evaluate early failure rates of interconnects
JP2003100832A (ja) 半導体装置の検査方法およびプログラム
WO2008096211A2 (en) Measurement of critical dimensions of semiconductor wafers
TW202217274A (zh) 在半導體樣本中的陣列的識別
CN110459529B (zh) 金属填充缺陷的检测结构及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 315000 Zhejiang city of Ningbo province Yinzhou Industrial Park (New Yinzhou District Jiang Shan Zhen Zhang Yu Cun)

Applicant after: NINGBO ADVANCED MEMORY TECHNOLOGY Corp.

Applicant after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 315000 Zhejiang city of Ningbo province Yinzhou District first Road No. 555 South Street Railey Huamao headquarters room 1005 No.

Applicant before: NINGBO ADVANCED MEMORY TECHNOLOGY Corp.

Applicant before: BEING ADVANCED MEMORY TAIWAN LIMITED

COR Change of bibliographic data
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170606

Address after: No. 188 East Huaihe Road, Huaiyin District, Jiangsu, Huaian

Applicant after: Jiangsu times all core storage technology Co.,Ltd.

Applicant after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Applicant after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 315000 Zhejiang city of Ningbo province Yinzhou Industrial Park (New Yinzhou District Jiang Shan Zhen Zhang Yu Cun)

Applicant before: NINGBO ADVANCED MEMORY TECHNOLOGY Corp.

Applicant before: BEING ADVANCED MEMORY TAIWAN LIMITED

GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No. 601, Changjiang East Road, Huaiyin District, Huaian, Jiangsu

Co-patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee after: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Co-patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 223300 No. 188 Huaihe East Road, Huaiyin District, Huaian City, Jiangsu Province

Co-patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee before: Jiangsu times all core storage technology Co.,Ltd.

Co-patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing

Patentee after: Beijing times full core storage technology Co.,Ltd.

Patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 223300 No. 601 East Changjiang Road, Huaiyin District, Huaian City, Jiangsu Province

Patentee before: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221110

Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing

Patentee after: Beijing times full core storage technology Co.,Ltd.

Address before: Room 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing 100094

Patentee before: Beijing times full core storage technology Co.,Ltd.

Patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED