CN105097529A - 一种硅纳米线的制备方法 - Google Patents
一种硅纳米线的制备方法 Download PDFInfo
- Publication number
- CN105097529A CN105097529A CN201410187278.4A CN201410187278A CN105097529A CN 105097529 A CN105097529 A CN 105097529A CN 201410187278 A CN201410187278 A CN 201410187278A CN 105097529 A CN105097529 A CN 105097529A
- Authority
- CN
- China
- Prior art keywords
- silicon
- preparation
- etching
- oxide layer
- silicon nanowires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明提供一种硅纳米线的制备方法,包括步骤:首先提供硅衬底,刻蚀形成多个沟槽,沟槽与沟槽之间的硅衬底定义为鳍结构;然后沉积第一氧化硅层和氮化硅层,之后采用化学机械抛光工艺去除鳍结构顶部的氮化硅层,并刻蚀沟槽中的部分氮化硅层使其表面形成圆弧形;接着沉积第二氧化硅层,并刻蚀使所述第二氧化硅层的表面呈现圆弧形;再外延硅;之后刻蚀所述鳍结构至与所述第一氧化硅层等高,同时刻蚀所述硅,形成圆柱形的硅纳米线;最后去除氮化硅层使所述硅纳米线悬空。本发明提供的硅纳米线的制备方法制备的硅纳米线可以控制为圆柱形。该制备方法与常规的MOS工艺兼容,简单、方便、周期短,在半导体器件领域有良好的应用前景。
Description
技术领域
本发明涉及半导体工艺技术领域,特别是涉及一种硅纳米线的制备方法。
背景技术
近半个多世纪以来,集成电路行业的迅猛发展,为信息时代提供了硬件上的保障。MOS器件是集成电路领域的重要元器件。1925年,J.Lilienfirld提出了场效应晶体管背后的原理。1948年,第一个场效应晶体管在实验室中诞生。由于更小尺寸的器件能够带来更大的开态电流、更高的速度、更小的面积等优势,因此,器件的按比例缩小贯穿了整个集成电路的发展史。
但是,当传统MOS器件的特征尺寸缩小到纳米尺度之后,各种负面效应开始凸现出来,其中,由于等效栅氧化层厚度无法与器件尺寸等比例缩小,导致栅与沟道的耦合作用下降,引起了包括短沟效应、漏极感应势垒降低效应在内的诸多问题,造成了器件性能的下降。因此,如何抑制短沟效应,提高器件的栅控能力是一个重要课题。
近年来,伴随着人们对纳米技术领域的不断探索和研究,具有一维纳米结构的材料,如硅纳米线,吸引了越来越多的人的眼球。硅纳米线具有显著的量子效应、超大的比表面积等特性,在MOS器件领域有着良好的应用前景,使基于硅纳米线的MOS器件具有良好的栅控能力和电流特性。然而,硅纳米线的制备一直以来是基于硅纳米线的MOS器件的一个难点所在。由于器件的尺寸在几十纳米甚至几纳米的尺度,任何工艺上的涨落都有可能造成器件特性的大幅变化,从而影响器件在集成电路中的应用前景。
传统硅纳米线的制备方法所制备的硅纳米线呈三角形结构,即,硅纳米线的下端存在尖角,基于这种三角形硅纳米线沟道结构的MOS管存在诸多问题,比如器件的开启电压不容易控制,尖角的存在会导致从沟道到栅极产生很大的漏电流。
因此,提供一种新型的硅纳米线的制备方法是本领域技术人员需要解决的课题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种硅纳米线的制备方法,用于解决现有技术中制备的硅纳米线呈现三角形导致器件的开启电压不容易控制,并且三角形尖角引起沟道到栅极间产生很大的漏电流的问题。
为实现上述目的及其他相关目的,本发明提供一种硅纳米线的制备方法,所述硅纳米线的制备方法至少包括步骤:
1)提供硅衬底,刻蚀所述硅衬底形成多个沟槽,所述沟槽与沟槽之间的硅衬底定义为鳍结构;
2)在所述硅衬底表面自下而上依次沉积第一氧化硅层和氮化硅层,之后采用化学机械抛光工艺去除鳍结构顶部氮化硅层,并采用刻蚀工艺刻蚀沟槽底部的部分氮化硅层使其表面形成圆弧形;
3)在所述氮化硅层表面的沟槽中沉积第二氧化硅层,并刻蚀所述第二氧化硅层至一定厚度,使所述第二氧化硅层的表面形成圆弧形;
4)在所述第二氧化硅物层表面外延硅,直至所述硅表面与鳍结构表面齐平;
5)刻蚀所述鳍结构至与所述第一氧化硅层等高,同时刻蚀所述硅,形成圆柱形的硅纳米线;
6)去除所述硅纳米线底部的氮化硅层,使所述硅纳米线悬空。
优选地,所述步骤1)中,刻蚀所述硅衬底形成沟槽前,采用光刻工艺在硅衬底上定义出源极区和漏极区。
优选地,所述沟槽的深度范围为1000~1200nm。
优选地,所述步骤2)中采用低压化学气相沉积的方法在硅衬底上形成第一氧化硅层和氮化硅层,形成的所述第一氧化硅层的厚度范围为61~91A;所述氮化硅层的厚度范围为750~800A。
优选地,所述步骤2)和步骤3)中均采用干法刻蚀工艺来刻蚀氮化硅层及第二氧化硅层,采用的刻蚀气体为CF4,刻蚀气体CF4的流量范围为50~200sccm,刻蚀反应腔的压力设置为40~60毫托,刻蚀的时间范围为20~40s。
优选地,所述步骤3)中刻蚀完所述第二氧化硅层之后,还包括对该步骤获得的结构进行湿法清洗的步骤。
优选地,所述步骤4)中外延的硅还覆盖于所述鳍结构表面,之后采用抛光工艺抛除所述鳍结构表面的硅。
优选地,所述步骤4)和步骤5)之间还包括对所述硅和鳍结构表面进行氧化的过程。
优选地,所述步骤5)中采用干法刻蚀工艺刻蚀所述鳍结构及硅,采用的刻蚀气体为Cl2,刻蚀气体Cl2的流量范围为180~220sccm,刻蚀反应腔的压力设置为35~65,刻蚀的时间范围为60~80s。
优选地,所述步骤5)中形成的硅纳米线的直径范围为14~60nm。
优选地,所述步骤6)中采用湿法刻蚀的方法去除硅纳米线底部的氮化硅层,刻蚀溶液为80%~86%浓度的磷酸溶液,刻蚀时间为1000~1400s。
优选地,所述步骤6)中形成硅纳米线之后将硅纳米线表面氧化形成栅介质层,最后在所述栅介质层表面沉积栅极形成最终的MOS器件。
优选地,所述栅极为金属栅极或多晶硅栅极。
如上所述,本发明的硅纳米线的制备方法,包括步骤:首先提供硅衬底,刻蚀所述硅衬底形成多个沟槽,所述沟槽与沟槽之间的硅衬底定义为鳍结构;然后在所述硅衬底表面自下而上依次沉积第一氧化硅层和氮化硅层,之后采用化学机械抛光工艺去除鳍结构顶部的氮化硅层,并采用刻蚀工艺刻蚀沟槽中的部分氮化硅层使其表面形成圆弧形;其次在所述氮化硅表面的沟槽中沉积第二氧化硅层,并刻蚀所述第二氧化硅层至一定厚度,使所述第二氧化硅层的表面形成圆弧形;接着在所述第二氧化硅物层表面外延硅,直至所述硅表面与鳍结构表面齐平;再刻蚀所述鳍结构,直至所述鳍结构与所述第一氧化硅层等高,同时刻蚀所述硅,形成圆柱形的硅纳米线;最后去除所述硅纳米线底部的氮化硅层,使所述硅纳米线悬空。本发明提供的硅纳米线的制备方法制备的硅纳米线可以控制为圆柱形,使器件的开启电压更易控制,且漏电流小。该制备方法与常规的MOS工艺兼容,简单、方便、周期短,在半导体器件领域有良好的应用前景。
附图说明
图1本发明的硅纳米线的制备方法的工艺流程图。
图2为本发明的硅纳米线的制备方法步骤1)中呈现的结构示意图。
图3~图5为本发明硅纳米线的制备方法步骤2)中呈现的结构示意图。
图6~图7为本发明硅纳米线的制备方法步骤3)中呈现的结构示意图。
图8为本发明硅纳米线的制备方法步骤4)中呈现的结构示意图。
图9~图11为本发明硅纳米线的制备方法步骤5)中呈现的结构示意图。
图12为本发明硅纳米线的制备方法步骤6)中呈现的结构示意图。
图13a为本发明硅纳米线的制备方法中在硅纳米线表面制作栅极的示意图。
图13b为本发明硅纳米线的制备方法中沿硅纳米线中心的纵截面示意图。
元件标号说明
S1~S6步骤
1硅衬底
2沟槽
3鳍结构
4第一氧化硅层
5氮化硅层
6第二氧化硅层
7硅
8第三氧化硅层
9光刻胶层
10硅纳米线
11栅介质层
12栅极
13源极区、漏极区
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
本发明提供一种硅纳米线的制备方法,如图1所示,所述硅纳米线的制备方法至少包括步骤:
S1,提供硅衬底,刻蚀所述硅衬底形成多个沟槽,所述沟槽与沟槽之间的硅衬底定义为鳍结构;
S2,在所述硅衬底表面自下而上依次沉积第一氧化硅层和氮化硅层,之后采用化学机械抛光工艺去除鳍结构顶部的氮化硅层,并采用刻蚀工艺刻蚀沟槽中的部分氮化硅层使其表面形成圆弧形;
S3,在所述氮化硅层表面的沟槽中沉积第二氧化硅层,并刻蚀所述第二氧化硅层至一定厚度,使所述第二氧化硅层的表面形成圆弧形;
S4,在所述第二氧化硅物层表面外延硅,直至所述硅表面与鳍结构表面齐平;
S5,刻蚀所述鳍结构至与所述第一氧化硅层等高,同时刻蚀所述硅,形成圆柱形的硅纳米线;
S6,去除所述硅纳米线底部的氮化硅层,使所述硅纳米线悬空。
下面结合具体附图详细介绍本发明的硅纳米线的制备方法。
首先执行步骤S1,请参阅图2,提供硅衬底1,刻蚀所述硅衬底1形成多个沟槽2,所述沟槽2与沟槽2之间的硅衬底定义为鳍结构3。
所述硅衬底1优选为单晶硅衬底。步骤S1的具体过程为:先在所述硅衬底1上旋涂光刻胶(未予以图示),之后图形化光刻胶层形成多个开口,再对开口下方的硅衬底1进行刻蚀以在所述硅衬底1中形成多个沟槽2,并去除光刻胶层。
本实施例中,所述沟槽2优选为长方形,其深度在1000~1200nm范围内。刻蚀形成多个沟槽2之后,沟槽2与沟槽2之间凸起的硅衬底1被定义为鳍结构2。当然,在刻蚀所述硅衬底1形成沟槽2前,采用光刻工艺在硅衬底1上定义出源极区和漏极区,所述源极区和漏极区用于支撑后续形成的硅纳米线的两端。
然后执行步骤S2,请参阅图3~图5,在所述硅衬底1表面自下而上依次沉积第一氧化硅层4和氮化硅层5,之后采用化学机械抛光工艺去除鳍结构3顶部的氮化硅层5,并采用刻蚀工艺刻蚀沟槽2底部的部分氮化硅层5使其表面形成圆弧形。
可以采用低压化学气相沉积的方法在硅衬底1上形成第一氧化硅层4和氮化硅层5,如图3~图4所示,形成的所述第一氧化硅层4的厚度范围为61~91埃,所述氮化硅层5的厚度范围为750~800埃。
采用干法刻蚀工艺刻蚀所述氮化硅层5,采用的刻蚀气体为CF4,刻蚀气体CF4的流量范围为50~200sccm,刻蚀反应腔的压力设置为40~60毫托,刻蚀的时间范围为20~40s。刻蚀完成后获得的结构如图5所示。
接着执行步骤S3,请参阅附图6~图7,在所述氮化硅层5表面的沟槽2中沉积第二氧化硅层6,并刻蚀所述第二氧化硅层6至一定厚度,使所述第二氧化硅层6的表面形成圆弧形。
可以采用低压化学气相沉积工艺沉积所述第二氧化硅层6,直至所述第二氧化硅层6填满所述沟槽2,如图6所示。之后,采用干法刻蚀工艺刻蚀该第二氧化硅层6,其工艺参数可以与步骤S2中刻蚀氮化硅层5时相同。刻蚀完后,剩余的圆弧形的第二氧化硅层6的厚度在70~80埃范围内。优选地,对所获得的结构进行湿法清洗,以去除残留颗粒以及鳍结构2表面被刻蚀工艺打乱的一层硅原子,露出整齐的单晶硅。
接着执行步骤S4,请参阅附图8,在所述第二氧化硅层6表面外延硅7,直至所述硅7表面与鳍结构3表面齐平。
具体地,在所述第二氧化硅层6表面外延硅7,该硅层7外延覆盖于鳍结构3表面,之后采用抛光工艺抛除鳍结构3表面的第二氧化硅层6,使第二氧化硅层6表面平坦且与所述鳍结构3表面齐平。
优选地,抛光之后,对所述硅7和鳍结构3进行热氧化,使所述硅7和鳍结构3表面生成第三氧化硅层8,该第三氧化硅层8可以修复和去除抛光工艺带来的晶格缺陷,如图9所示。
再执行步骤S5,请参阅附图9~图11,刻蚀所述鳍结构3至与所述第一氧化硅层4等高,同时刻蚀所述硅7,形成圆柱形的硅纳米线。
具体地,在所述第三氧化硅层8在旋涂光刻胶层9,并图形化所述光刻胶层9形成开口,以所述光刻胶层9为掩膜刻蚀开口下方的第三氧化硅层8和鳍结构3,直至所述鳍结构3与所述第一氧化硅层4等高,如图10所示。然后,干法刻蚀所述硅7,使所述硅7圆化形成圆柱形硅纳米线10,如图11和12所示。其中,采用的刻蚀气体为Cl2,刻蚀气体Cl2的流量范围为180~220sccm,刻蚀反应腔的压力设置为35~65毫托,刻蚀的时间范围为60~80s。形成的硅纳米线的直径在14~60nm范围内。
刻蚀完成后进行湿法清洗,去除硅纳米线表面被刻蚀工艺中的等离子体打乱的硅层。
最后执行步骤S6,请参阅附图12,去除所述硅纳米线10底部的氮化硅层5,使所述硅纳米线10悬空。
可以采用湿法刻蚀的方法去除硅纳米线10底部的氮化硅层5,使硅纳米线10悬空。具体地,刻蚀溶液采用80%~86%浓度的磷酸溶液,刻蚀时间为1000~1400s。
当然,所述硅纳米线10的两端由源极区和漏极区支撑,图12中由于视图的方向,看不到源极区和漏极区,而图13b中可以看到源极区和漏极区13。
请参阅图13a和图13b,形成硅纳米线10之后将硅纳米线10表面进行氧化形成栅介质层11,最后在所述栅介质层11表面沉积栅极12形成最终的MOS器件。所述栅极12可以是金属栅极或者多晶硅栅极。本实施例中,所述栅极12为金属栅极。
综上所述,本发明提供一种硅纳米线的制备方法,包括步骤:首先提供硅衬底,刻蚀所述硅衬底形成多个沟槽,所述沟槽与沟槽之间的硅衬底定义为鳍结构;然后在所述硅衬底表面自下而上依次沉积第一氧化硅层和氮化硅层,之后采用化学机械抛光工艺去除鳍结构顶部的氮化硅层,并采用刻蚀工艺刻蚀沟槽中的部分氮化硅层使其表面形成圆弧形;其次在所述氮化硅表面的沟槽中沉积第二氧化硅层,并刻蚀所述第二氧化硅层至一定厚度,使所述第二氧化硅层的表面形成圆弧形;接着在所述第二氧化硅物层表面外延硅,直至所述硅表面与鳍结构表面齐平;再刻蚀所述鳍结构,直至所述鳍结构与所述第一氧化硅层等高,同时刻蚀所述硅,形成圆柱形的硅纳米线;最后去除所述硅纳米线底部的氮化硅层,使所述硅纳米线悬空。本发明提供的硅纳米线的制备方法制备的硅纳米线可以控制为圆柱形。该制备方法与常规的MOS工艺兼容,简单、方便、周期短,在半导体器件领域有良好的应用前景。
所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种硅纳米线的制备方法,其特征在于,所述硅纳米线的制备方法至少包括步骤:
1)提供硅衬底,刻蚀所述硅衬底形成多个沟槽,所述沟槽与沟槽之间的硅衬底定义为鳍结构;
2)在所述硅衬底表面自下而上依次沉积第一氧化硅层和氮化硅层,之后采用化学机械抛光工艺去除鳍结构顶部的氮化硅层,并采用刻蚀工艺刻蚀沟槽中的部分氮化硅层使其表面形成圆弧形;
3)在所述氮化硅层表面的沟槽中沉积第二氧化硅层,并刻蚀所述第二氧化硅层至一定厚度,使所述第二氧化硅层的表面形成圆弧形;
4)在所述第二氧化硅层表面外延硅,直至所述硅表面与鳍结构表面齐平;
5)刻蚀所述鳍结构至与所述第一氧化硅层等高,同时刻蚀所述硅,形成圆柱形的硅纳米线;
6)去除所述硅纳米线底部的氮化硅层,使所述硅纳米线悬空。
2.根据权利要求1所述的硅纳米线的制备方法,其特征在于:所述步骤1)中,刻蚀所述硅衬底形成沟槽前,采用光刻工艺在硅衬底上定义出源极区和漏极区。
3.根据权利要求1所述的硅纳米线的制备方法,其特征在于:所述沟槽的深度范围为1000~1200nm。
4.根据权利要求1所述的硅纳米线的制备方法,其特征在于:所述步骤2)中采用低压化学气相沉积的方法在硅衬底上形成第一氧化硅层和氮化硅层,形成的所述第一氧化硅层的厚度范围为61~91埃,所述氮化硅层的厚度范围为750~800埃。
5.根据权利要求1所述的硅纳米线的制备方法,其特征在于:所述步骤2)和步骤3)中均采用干法刻蚀工艺来刻蚀氮化硅层及第二氧化硅层,采用的刻蚀气体为CF4,刻蚀气体CF4的流量范围为50~200sccm,刻蚀反应腔的压力设置为40~60毫托,刻蚀的时间范围为20~40秒。
6.根据权利要求1所述的硅纳米线的制备方法,其特征在于:所述步骤3)中刻蚀完所述第二氧化硅层之后,还包括对该步骤获得的结构进行湿法清洗的步骤。
7.根据权利要求1所述的硅纳米线的制备方法,其特征在于:所述步骤4)中外延的硅还覆盖于所述鳍结构表面,之后采用抛光工艺抛除所述鳍结构表面的硅。
8.根据权利要求1所述的硅纳米线的制备方法,其特征在于:所述步骤4)和步骤5)之间还包括对所述硅和鳍结构表面进行氧化的过程。
9.根据权利要求1所述的硅纳米线的制备方法,其特征在于:所述步骤5)中采用干法刻蚀工艺刻蚀所述鳍结构及硅,采用的刻蚀气体为Cl2,刻蚀气体Cl2的流量范围为180~220sccm,刻蚀反应腔的压力设置为35~65毫托,刻蚀的时间范围为60~80秒。
10.根据权利要求1所述的硅纳米线的制备方法,其特征在于:所述步骤5)中形成的硅纳米线的直径范围为14~60nm。
11.根据权利要求1所述的硅纳米线的制备方法,其特征在于:所述步骤6)中采用湿法刻蚀的方法去除硅纳米线底部的氮化硅层,刻蚀溶液为80%~86%浓度的磷酸溶液,刻蚀时间为1000~1400秒。
12.根据权利要求1所述的硅纳米线的制备方法,其特征在于:所述步骤6)中形成硅纳米线之后将硅纳米线表面氧化形成栅介质层,最后在所述栅介质层表面沉积栅极形成最终的MOS器件。
13.根据权利要求12所述的硅纳米线的制备方法,其特征在于:所述栅极为金属栅极或多晶硅栅极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410187278.4A CN105097529B (zh) | 2014-05-06 | 2014-05-06 | 一种硅纳米线的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410187278.4A CN105097529B (zh) | 2014-05-06 | 2014-05-06 | 一种硅纳米线的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105097529A true CN105097529A (zh) | 2015-11-25 |
CN105097529B CN105097529B (zh) | 2017-11-24 |
Family
ID=54577683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410187278.4A Active CN105097529B (zh) | 2014-05-06 | 2014-05-06 | 一种硅纳米线的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097529B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102129981A (zh) * | 2010-12-30 | 2011-07-20 | 北京大学深圳研究生院 | 一种纳米线及纳米线晶体管的制作方法 |
CN102496563A (zh) * | 2011-12-16 | 2012-06-13 | 上海集成电路研发中心有限公司 | 一种单晶硅衬底上制备硅纳米线的方法 |
US20130228833A1 (en) * | 2009-09-28 | 2013-09-05 | Semiconductor Manufacturing International (Shangai) Corporation | System and method for integrated circuits with cylindrical gate structures |
-
2014
- 2014-05-06 CN CN201410187278.4A patent/CN105097529B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130228833A1 (en) * | 2009-09-28 | 2013-09-05 | Semiconductor Manufacturing International (Shangai) Corporation | System and method for integrated circuits with cylindrical gate structures |
CN102129981A (zh) * | 2010-12-30 | 2011-07-20 | 北京大学深圳研究生院 | 一种纳米线及纳米线晶体管的制作方法 |
CN102496563A (zh) * | 2011-12-16 | 2012-06-13 | 上海集成电路研发中心有限公司 | 一种单晶硅衬底上制备硅纳米线的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105097529B (zh) | 2017-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9508795B2 (en) | Methods of fabricating nanowire structures | |
US9978834B2 (en) | Method of forming ultra-thin nanowires | |
CN103632948B (zh) | 一种半导体器件及其制造方法 | |
CN108231589B (zh) | 纳米线半导体器件中内间隔的形成 | |
CN106158633B (zh) | 纳米线场效应晶体管的形成方法 | |
CN103915316A (zh) | 堆叠纳米线制造方法 | |
CN104253048B (zh) | 堆叠纳米线制造方法 | |
CN105590845A (zh) | 堆叠围栅纳米线制造方法 | |
CN103258738A (zh) | 超晶格纳米线场效应晶体管及其形成方法 | |
WO2015192691A1 (zh) | 一种半导体结构及其形成方法 | |
CN108538911A (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
CN103855021B (zh) | 一种FinFET器件的制造方法 | |
CN105742153A (zh) | 形成级联纳米线的方法 | |
US9620589B2 (en) | Integrated circuits and methods of fabrication thereof | |
CN109698238A (zh) | 一种半导体器件的制造方法 | |
CN103632968B (zh) | 晶体管及其形成方法 | |
TW201601199A (zh) | 形成具有閘極環繞通道組構的奈米線裝置的方法及該奈米線裝置 | |
CN105097525A (zh) | 半导体器件的形成方法 | |
CN105914178A (zh) | 浅沟槽隔离结构的制作方法 | |
CN105097529A (zh) | 一种硅纳米线的制备方法 | |
CN104835738B (zh) | 一种形成FinFET器件的鳍片的方法 | |
CN104425606B (zh) | 隧穿场效应晶体管及其形成方法 | |
CN103377937B (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
CN105742175A (zh) | 形成纳米线阵列的方法 | |
CN108987274A (zh) | 半导体装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |