CN105074483B - 用于在自动测试系统中进行低延迟通信的方法和装置 - Google Patents

用于在自动测试系统中进行低延迟通信的方法和装置 Download PDF

Info

Publication number
CN105074483B
CN105074483B CN201480013305.4A CN201480013305A CN105074483B CN 105074483 B CN105074483 B CN 105074483B CN 201480013305 A CN201480013305 A CN 201480013305A CN 105074483 B CN105074483 B CN 105074483B
Authority
CN
China
Prior art keywords
buffer
mark
polymerization
communication path
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480013305.4A
Other languages
English (en)
Other versions
CN105074483A (zh
Inventor
西恩·D·阮
乔治·W·康纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of CN105074483A publication Critical patent/CN105074483A/zh
Application granted granted Critical
Publication of CN105074483B publication Critical patent/CN105074483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935Storing data, e.g. failure memory

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)

Abstract

根据一些方面,本文提供了用于在多个连续周期内处理消息的系统和方法。一个此类系统包括:多个第一电路,每个第一电路被配置为输出消息,所述多个第一电路被配置为同步工作;第一多个缓存器,每个缓存器与相应第一电路相关联并且被配置为存储由所述相应第一电路输出的消息;通信路径,所述通信路径被配置为从所述缓存器接收多个消息并且执行所述消息的聚合,从而生成聚合指示;以及一个或多个第二电路。所述一个或多个第二电路被配置为同步工作并且接收所述聚合指示,其中所述第一多个缓存器中的缓存器被配置为将来自相应第一电路的消息存储不同时间。

Description

用于在自动测试系统中进行低延迟通信的方法和装置
背景技术
半导体装置制造的一个重要阶段是确保装置性能符合设计要求。该阶段即为“测试”阶段,通常使用自动测试设备或可以自动分析装置性能的“测试器”进行测试。上述自动测试设备包括复杂的电子元件,这些电子元件能够向一个或多个受测装置(DUT)上的一个或多个测试点发送测试信号并测量来自这些测试点的测试信号的值。
为了对装置进行全面测试,测试器必须生成和测量信号,例如DUT运行环境中可能发现的信号。对于一些测试,将测试器中为生成或测量某一测试信号而进行的运行由测试模式定义。运行中,测试器内部电路(称为“模式生成器”)可执行该测试模式。对于多个测试器周期中的每一个,测试模式可指定要发送到DUT上多个测试点中的每一个的信号类型、预期在DUT上多个测试点中的每一个要测量的信号类型。测试器测量的信号提供了对测试结果的指示,也就是说对DUT性能是否符合设计要求的指示。
为使测试器正确评价半导体装置上的测试结果,测试器通常需要确定已检测到某一特定信号并且该信号出现在某一特定时间。测试器可包括“引脚电子元件”电路,“引脚电子元件”电路确定在DUT上测量到的信号是否在预期时间具有预期值。为了向其他部件发送关于这些比较结果的信号,引脚电子元件可设置标记。标记通过测试器传送,测试器各部分可以根据标记执行操作。例如,后续生成的和/或测量的信号可以基于一个或多个标记。
然而,测试器可包括多个部件,每个部件都可在生成或测量信号或这两者中发挥作用。例如,使测试器包括多个模块可以便于升级和/或维修,或便于针对某一特殊半导体装置的测试来调整测试器。为了根据标记生成和测量信号,需对整个测试器使用标记,从而使多个部件具有某一特定的时间关系。
例如,当在测试器运行周期中设置标记以指示DUT性能不符合设计要求时,则测试系统可根据该测试不合格调整后续的测试作业。为了使测试系统有效地执行测试,测试器也可能需要在生成测试信号之后立即协调其部件的后续操作。例如,一旦检测到某一DUT的某项测试不合格时,则这项测试涉及的测试器部件可停止运行以测试该已知不合格的DUT,并重置以测试另一个DUT。然而,必须对这些操作进行协调,以使得全部部件在调整时间时生成和测量信号,以测试下一个DUT。
协调部件的一种方式是提供集中电路,该集中电路通过点到点布线方式连接至所有部件,从而提供基准时钟并与所有部件交换标记。例如,各个模式生成器可以根据集中电路提供的基准时钟信号同步运行。当在一个部件上设置标记时,信号可从该部件传递至集中电路,而集中电路然后会向所有模式生成器发送命令。然而,可能会对测试系统中的部件之间的实体连接数量有实际限制。
发明内容
一些实施例提供了用于在多个连续周期中处理消息的系统,该系统包括多个第一电路,每个第一电路被配置为输出消息,所述多个第一电路被配置为同步运行;第一多个缓存器,每个缓存器与相应第一电路相关并且被配置为存储相应第一电路输出的消息;通信路径,该通信路径被配置为接收来自缓存器的所述多个消息并进行消息聚合,从而生成聚合指示;以及一个或多个第二电路,所述一个或多个第二电路被配置为同步运行并接收聚合指示,其中所述第一多个缓存器中的缓存器被配置为将来自相应第一电路的消息存储不同时间。
一些实施例包括用于在多个连续周期中处理事件信息的方法,该方法包括在第一周期中,在多个第一电路中的每一个处生成消息,并在第一多个缓存器中的一个中将每个消息缓存不同长度的时间,所述第一多个缓存器中的每一个与所述多个第一电路中的一个相关;在第二周期中,在耦接到所述第一多个缓存器中第一缓存器的通信路径的第一位置处设置值,其中所述第一多个缓存器按第一顺序耦接到通信路径;在第二周期后的多个周期中的每一个中,将该值沿通信路径传递至沿通信路径的后续位置,所述后续位置按第一顺序与后续缓存器相关,并且通过在后续位置处将该值与来自缓存器的消息进行聚合来更新该值,从而生成聚合指示;以及在第三周期中,向一个或多个第二电路中的每一个提供聚合指示。
一些实施例提供了用于其中由通信路径承载消息的自动测试系统的接口电路,该接口电路包括多个输入端口;多个输出端口;基准时钟输入;耦接到基准时钟输入的第一多个缓存器,所述第一多个缓存器中的每一个耦接到输入端口并被配置为在基准时钟控制的时间处接收消息;通信路径,该通信路径被配置为接收来自所述第一多个缓存器的多条消息并执行消息聚合,从而生成聚合指示;以及第二多个缓存器,所述第二多个缓存器中的每个缓存器耦接到输出端口,并且被配置为存储聚合指示并向相应的输出端口同步输出该聚合指示。
上述为仅由所附权利要求限定的本发明的非限制性内容。
附图说明
附图并非意图按比例绘制。在附图中,多张图中所示的每个相同或近乎相同的部件由相同的标号表示。为了清晰起见,并非对每张附图中的每个部件都进行了标记。在图中:
图1示出了适用于使用自动测试设备测试装置的系统,该自动测试设备可与本发明的实施例中的任一个结合使用;
图2示出了根据一些实施例的适用于使用串行通信路径处理消息的系统的示意图;
图3示出了根据另一些实施例的适用于使用串行通信路径处理消息的系统的示意图;
图4示出了根据一些实施例的适用于处理标记的电路的示意图,所述标记由自动测试系统中的多个模式生成器生成;
图5示出了根据一些实施例的适用于聚合自动测试系统中模块和底板上的标记的电路的示意图;
图6示出了根据一些实施例的适用于对标记进行时分复用的电路的示意图,所述标记由自动测试系统中的多个模式生成器生成;
图7示出了根据一些实施例的对标记进行时分复用的系统的示例性运行周期,所述标记由自动测试系统中的多个模式生成器生成;以及
图8示出了根据一些实施例的使用串行通信路径处理消息的方法。
具体实施方式
发明人已经认识并理解到,在除去连接至中心电路的分散式点到点布线时进行标记的可靠分配以将标记分配到多个部件上,可实现一系列所需功能。例如,测试系统的不同部分可以作为不同的“逻辑模式生成器”运行。每个逻辑模式生成器可以控制测试系统的不同部件子集使其同步运行,而与其他逻辑模式生成器相关联的部件无需也与这些部件同步。因此,与每个逻辑模式生成器相关联的部件可以响应于不同事件而在不同时间启动、停止或改变模式的执行流。这样的灵活性可通过单个测试系统例如用于同时测试多个DUT或测试具有自主运行的多个功能核心的DUT。
发明人还认识并理解到,在不具有连接至中心电路的分散式点到点布线的情况下分配标记,与采用分散式布线时的实际情况相比,可以允许在测试器中配置更多的逻辑模式生成器。此外,发明人还认识并理解到,分散式布线可能会限制测试系统的灵活性,因为布线必须针对具体模块处于适当的位置才能将其安装到测试系统中。
本文所述的测试系统的实施例可以通过模块之间的串行通信路径在配置和使用测试系统方面提供更大的灵活性。所有模块在同一测试器周期中生成的标记的值可以在通信路径上聚合。例如,如果标记在某个周期内发出不合格信号,则通信路径可以将各模块的信息聚合,以指示在该周期内该模块是否检测到不合格,使得可以在同一时间从通信路径中读取出该周期内是否发生了任何不合格结果的指示。
在一些实施例中,可以通过将标记逻辑组合成单一值来实现这种聚合。例如,可以设置聚合指示,使其在各个模块的标记中的任一个指示不合格时指示该不合格。在其他实施例中,可以通过组织通信路径上的信息来创建聚合指示,使得来自不同模块的表示同一测试器周期内事件的标记可同时用于通过通信路径接收信息的模块。
为了提供标记与聚合指示的适当的时序关系,可以通过缓存器将模块的输入和/或输出耦接到通信路径。缓存器可被配置为将信息缓存一定时间,该时间与沿通信路径传送临时相关信息的时间有关。例如,通信路径可以将模块串联,从而限定顺序。在每个周期内,信息包可以按该顺序从与一个模块相关联的接口电路传递至与下一个模块相关联的接口电路。用于生成标记的模块可以在该顺序中首先连接。用于响应标记的模块可以在该顺序中最后连接。
由于特定周期内表示事件的信息包从一个模块的接口电路传递至下一个模块的接口电路,因此接口电路将提供与特定周期相关的信息,以便与信息包中已经存在的与该周期相关的信息聚合。因此,信息包穿过与生成周期内事件相关的信息的模块相关联的路径的第一部分后,该信息包将包含所有模块的聚合标记。
由于该信息包继续沿通信路径传递,因此该特定周期的聚合信息可用于该顺序中最后连接的模块。例如,连续的接口电路可以使用每个连续周期中的信息包。因此,N个周期后,X个模块可以向信息包中添加信息,Y个信息包可以获得这些信息,其中(X+Y)=N。
为了提供正确的标记分配时序,可以使用将信息存储不同时间长度的缓存器将模块的输入和/或输出耦接到通信路径。当模块与通信路径之间存在特定时序关系时,可以使用缓存器将模块输出的标记存储一定时间长度,使得根据缓存器向通信路径输出标记的时间体现出时序关系。例如,如果模块在特定周期内生成标记,并且通信路径被配置为将在M个周期后读取该标记,则可以将该标记存储在缓存器中,以便在M个周期后读取该标记。
这种方法可能有利于模块同步提供标记,例如以便在特定时间协调来自测试系统的多个模块的关于测试系统的信息。因此,这类标记的聚合可以提供对特定时间的测试系统状态的指示。例如,多个模块可提供标记,以指示每个周期的测试结果(例如,合格或不合格)。通过聚合这些标记,可以向测试系统的其他部分提供关于这些模块是通过还是未通过测试的指示。
测试系统可以同步使用标记和/或聚合指示。例如,可以使用标记和/或聚合指示,以保持标记间和/或聚合指示的时间关系。上述时间关系可包括标记和/或聚合指示在同一时间或在测试系统的单个周期内生成,但也可以包括在不同时间生成并进行处理,使得生成的时间关系在处理过程中得以保持。
测试系统的部件可以根据一个或多个标记和/或聚合指示的读取结果执行操作,从而可以使测试系统的部件共同执行测试功能。例如,如果聚合指示提供有关测试合格或不合格的指示,则测试系统可以同步读取测试系统内各模块的聚合指示并根据该指示协调后续操作。
下面将详细介绍用于在自动测试系统中实施低延迟通信的方法和装置的各种相关概念和实施例。应当理解,本文所述各个方面都可以采用多种方式中的任一种实施。本文所提供的具体实施的例子仅出于示意性说明的目的。此外,下面的实施例中所述的各个方面可单独使用,也可以任何组合形式使用,并且不限于本文明确描述的组合方式。
图1示出了适用于使用自动测试设备测试装置的系统,该自动测试设备可与本发明的实施例中的任一个结合使用。具体地讲,图1示出了包括控制器120的测试器100,该控制器在每个周期内控制通道1301、1302、…130N,以便为受测装置(DUT)110生成信号或测量来自DUT的信号。通道1301、1302、…130N分别经由线路1701、1702、…170N向DUT 110发送信号或从DUT 110接收信号。应当理解,N可以根据测试系统的需要采用任何合适的值。
控制器120可包括例如计算机,该计算机经过编程可指导测试器100执行的测试过程。这种示例性控制器可以在测试期间进一步收集和/或处理数据,并且可以为操作人员提供操作界面。控制器120还可包括电路,该电路由多个通道1301、1302、…130N共享。
在图1的例子中,进一步详细示出通道1301,该通道包括模式生成器140、时序生成器150和引脚电子元件160。模式生成器140用于执行测试模式,该模式限定了测试系统的各个周期内测试通道1301的运行。例如,运行可以执行测试模式的一部分,使测试系统与DUT110交互。这种交互可包括向DUT 110上的一个或多个测试点传递一个或多个测试信号,和/或从DUT 110上一个或多个测试点接收一个或多个测试信号。被编程为采用测试模式的自动测试系统(如系统100)可以将测试模式存储在任何合适的位置,从而使模式生成器能够检索并执行该测试模式。作为非限制性例子,测试模式可以存储在位于系统100内,例如模式生成器140内的存储器中。
时序生成器150生成时序信号,以控制测试信号间的转换。例如,时序生成器150可以定义开始向DUT 110提供测试信号的时间或应当对来自DUT 110的测试信号进行测量的时间。
引脚电子元件160提供了接口,以经由线路1701向DUT 110发送测试信号和从DUT110接收测试信号。具体地讲,引脚电子元件160包括可以向DUT 110上的一个或多个测试点提供测试信号的驱动电路,并且包括接收来自DUT 110上一个或多个测试点的测试信号的检测电路。驱动电路包括驱动器162和触发器164。触发器164由时序生成器150提供的时序信号进行时钟控制,并由模式发生器140提供数据。因此,触发器164能够控制驱动器162输出的特定测试信号以及该信号的输出时间。
引脚电子元件160还可以经由线路1701和比较器166检测来自DUT 110的测试信号。除了可编程参照值生成器168提供的参照值外,比较器还接收来自DUT 110上一个或多个测试点的一个或多个测试信号。比较器166可以确定所接收到的测试信号是否与可编程参照值生成器168提供的指定值或一系列指定值相匹配。例如,比较器166可用于确定从DUT110接收的测试信号是否与所进行的测试的预期结果相匹配,并且可以根据测试信号是高于还是低于预期值而提供高值或低值。因此,可以生成指示测试合格或不合格的标记,并将该标记提供给模式生成器140。锁存器165由时序生成器150进行时钟控制,将比较器166的输出发送至模式生成器140以进行进一步处理。
图1的例子是使用模式生成器向受测装置提供测试信号并从该受测装置接收测试信号的非限制性例子。然而,可以使用自动测试系统的任何合适的具体实施,因为本发明在这方面并没有限制。应当理解,图1是执行测试的概念性例子,而测试系统中的实际电路可包括图1中未示出的部件,和/或可以使用一种不同的配置方式连接图中所示的部件。例如,在实际电路中,模式生成器可以不向触发器164或锁存器165提供时钟或数据;相反,模式生成器可以向时序生成器150提供控制信号,并且可以接收来自时序生成器和/或系统中其他部件的控制信号。
如上所述,为使测试系统的部件可以根据消息执行操作,测试结果可以体现在消息(如标记)中,并且可以在整个测试系统中分配。例如,图1所示的模式生成器140可以接收有关DUT 110测试不合格的指示。为了根据所述失败对位于图1中所示通道2、…N中任一个内的任何模式生成器进行调整,使其与各自的测试相适应,可以将不合格指示传递给这些模式生成器中的一个或多个。然而,为了使模式生成器根据该指示进行后续运行,各模式生成器可能需要利用特定时序关系(例如,同时)执行操作。如上所述,在配置和使用测试系统方面具有灵活性的系统可以通过在模块间提供串行通信路径来实现。
图2示出了根据一些实施例的适用于使用串行通信路径处理消息的系统的示意图。在图2的例子中,系统200包括串行通信路径230,该路径可以将源自消息生成器211-213的消息传递至消息使用器241-243。
消息生成器211-213可包括能够将消息作为输出提供的任何电路。例如,消息生成器211-213可以是作为自动测试系统的一部分的模式生成器,也可以是自动测试系统中的模块(可包括任意数量的模式生成器)。然而,可以使用任何合适的消息生成器,因为本发明在这方面并没有限制。
消息生成器211-213同步运行,以向各个缓存器221-223提供消息。例如,系统200可以以时钟的连续周期运行,消息生成器211-213可分别输出指示事件的消息,其中所有事件均发生在测试系统的同一周期内。然而,可以使用确保消息生成器211-213同步输出消息的任何技术。
在消息生成器包括一个或多个模式生成器的任何实施例中,所提供的消息可以反映来自一个或多个模式生成器的任何部件的任何合适指示。例如,消息可以指示由单个模式生成器进行的单个测试的合格或不合格,或可以指示由模式生成器集合执行的测试集合的合格或不合格。例如,消息生成器可以是模式生成器,所提供的消息可以是测试不合格的指示,例如以标记形式(例如,单个比特)表示合格或不合格的测试。又如,消息生成器可以是模式生成器的逻辑组,其可以分别包含电路以组合每个逻辑组中模式生成器的输出并提供用于指示由模式生成器执行的测试的总体合格或不合格情况的单个输出。
无论消息的内容为何,缓存器221-223接收来自相应消息生成器的消息(例如,缓存器221接收来自消息生成器211的消息)。每个缓存器存储来自消息生成器的消息。缓存器可以将消息存储任何一段合适的时间长度,该时间长度可以是系统200的多个运行周期,但也可以将消息存储短于一个周期的时间(即,缓存器在接收消息的同一周期内将消息传递出去)。
缓存器221-223可包括能够存储消息的任何合适硬件,例如队列、栈或环形缓存区。在一些实施例中,缓存器是先入先出(FIFO)缓存器。但是,一般来讲,可以使用用于缓存消息的任何合适机制。缓存器221-223可以为一定类型,该类型可使缓存器中一个位置的内容在缓存器运行的每个周期中作为输出而提供。例如,缓存器可以是FIFO缓存器,在这些缓存器中,消息在输出前进行多个周期的缓存处理。
在一些实施例中,缓存器在不同时间将消息存储于缓存器内。例如,缓存器可以将消息存储于缓存器中的第一位置,在系统200的后续周期中,可以将另一消息存储于缓存器中的相同位置。例如,缓存器为FIFO缓存器时,这样可以在将消息存储在缓存器中之后的不同时间使消息从缓冲器输出至通信路径。
无论缓存器221-223如何存储消息,当缓存器输出消息时,都会将消息提供至执行消息聚合的通信路径230。通信路径可以通过任何合适的方式(包括对消息执行逻辑运算或将一些或所有消息合并到另一消息中)聚合消息。在一些实施例中,在通信路径中的多个位置处进行聚合。例如,从缓存器221输出的消息可在通信路径中进行聚合,随后该聚合消息可与从缓存器222输出的消息聚合。该聚合过程可以适时进行,使得可以同时读取与事件有关的多个消息。作为另一种选择或除此之外,可以通过将消息合并成单个值来完成聚合,该单个值提供对事件是否在任一已聚合的电路中出现的指示。然而,一般来讲,任何聚合运算都可以在通信路径230中的任意数量的位置处进行。
无论消息聚合是怎样进行的,都会将聚合消息提供给缓存器241-243。与缓存器221-223一样,缓存器241-243可以包括能够存储消息的任何合适硬件,例如队列、栈或环形缓存区,包括FIFO缓存区。缓存器221-223可以为一定类型,该类型可使缓存器中一个位置的内容在缓存器运行的每个周期中作为输出而提供。例如,缓存器可以是FIFO缓存器,在这些缓存器中,消息在输出前进行多个周期的缓存处理。在一些实施例中,一个或多个缓存器存储消息的时间短于系统200的一个周期(即,缓存器在接收消息的同一周期内将消息传递出去)。
缓存器241-243将聚合消息输出至相应消息使用器251-253。例如,缓存器241将聚合消息输出至消息使用器251。消息使用器251-253可以是能够根据所接收的聚合消息执行一个或多个操作(或发信号通知其他电路执行一个或多个操作)的任何电路。例如,消息使用器可以是根据所接收的聚合消息执行后续操作的测试系统的部件。
应当理解,图2的具体例子是非限制性的,并且系统200可被配置为按照上述描述使用任意数量的消息生成器、缓存器和消息使用器。此外,通信路径230不需要与缓存器221-223或缓存器241-243串联,而是可以沿着其路径与任何缓存器有多个连接。消息生成器和/或消息使用器也可以不与图2的例子中所示的缓存器具有一对一关系。例如,单个消息生成器可以向多个缓存器提供消息,和/或单个缓存器可以从多个消息生成器接收消息。此外,通信路径可包含多条轨道,这样多个消息可以并行通过通信路径进行传递(也可以进行聚合)。
在一些实施例中,用于生成消息的电路是使用消息的相同电路的一部分。例如,测试系统中的模式生成器可以响应于测试不合格而生成消息并且使用测试不合格的聚合指示(如,用以确定测试过程中的后续操作)。在此类实施例中,通信路径230将会成为回路,用于接收来自消息生成器的消息、执行消息的聚合,然后将聚合消息返回给消息生成器。这些实施例在图3的例子中示出。
图3示出了根据一些实施例的适用于使用串行通信路径处理消息的系统的示意图。在图3的例子中,系统300向通信路径330提供来自消息生成器/使用器311-313的消息,该通信路径330执行消息聚合,并将聚合消息返回给消息生成器/使用器311-313。
图4示出了根据一些实施例的适用于处理标记的电路的示意图,所述标记由自动测试系统中的多个模式生成器生成。在图4的例子中,系统400对模式生成器411-414生成的标记进行聚合,并将聚合指示返回给模式生成器。系统400执行此过程的时间为系统的十个周期;在每个周期结束时,通过系统传送的数据被锁存在触发器436-439或471-473中的一个处,或被锁存在缓存器421-424或461-464中的一个内。系统400包含通信路径401,该通信路径通过或门431-434进行聚合并在每个周期结束时将数据锁存在触发器436-439或471-473中。
在图4的例子中,缓存器421-424将接收到的标记存储在其队列的底部;每个队列的有效深度可能根据其在连接到通信路径401时在缓存器和模式生成器顺序中的位置而不同。
缓存器421-424以具有四个时隙的队列的形式示于图4中;然而,应当理解,该示图仅仅用于清楚展示所述概念,可以使用与本文描述一致的缓存器的任何具体实施。作为具体的例子,缓存器421-424可以是FIFO,并且图4中所示的缓存器可被实施为在FIFO存储器中的读取指针和写入指针之间具有四个不同距离(如,与缓存器424的指针相比,缓存器421的指针相互之间更加靠近)。然而,可以使用其中标记根据其在系统400中的位置存储特定时间长度的任何类型缓存器的任何具体实施,因为本发明在这一点上并没有限制。
此外,在图4中,在连续周期内存储于缓存器421-424中的标记用“C2”、“C3”和“C4”表示,同时也应理解,该指示用以表示在缓存器内存储标记达多个系统400周期的概念,并且实际电路可能不同于图4所示电路。如在FIFO缓存器421-424的例子中,指示“C2”、“C3”和“C4”可以指示在标记首先被存储于缓存器之后的连续周期中,读取指针与存储于缓存器中的标记之间的有效距离。
在系统400的第一周期(在图4中由“C1”表示)中,模式生成器411-414分别生成一个标记,用以指示由相应模式生成器执行的测试是合格还是不合格。例如,标记可以是指示测试合格或不合格的单比特值(即,高或低)。在此周期中,模式生成器411-414为相应缓存器421-424提供标记。
在系统400的第一周期中,从模式生成器411输出的标记存储在缓存器421的时隙425内。缓存器421被配置为使得时隙425的内容将在下一个周期中从缓存器输出。同样在系统400的第一周期中,从模式生成器412输出的标记存储在缓存器422的时隙426内。缓存器422被配置为使得时隙426的内容将在下一个周期中传送到缓存器422的下一个时隙内,在图4中被标记为“C2”。相似地,在系统400的第一周期中,从模式生成器413输出的标记存储在缓存器423的时隙427内;并且从模式生成器414输出的标记存储在缓存器424的时隙428内。
在系统400的第二周期中,存储于缓存器421的时隙425内的标记从缓存器421输出。同样在此周期中,将在第一周期中分别存储于缓存器422、423和424的时隙426、427和428内的标记传送到相应缓存器的下一个时隙内,每个缓存器在图4中都被标记为“C2”。
将从缓存器421输出的标记输入到或门431,或门431将标记与通信路径401的被输入到或门的其他输入中的内容进行聚合。例如,通信路径401可能会向或门431的输入提供低值,使得或门的输出能够指示从缓存器421提供的值。然而,可提供任何合适的值,用于与缓存器所提供的值聚合。在第二周期结束时,从或门输出的值被锁存在触发器436中。
在系统400的第三周期中,缓存器422输出在第一周期中向时隙426提供的标记。同样在此周期中,将在第一周期中分别存储于缓存器423和424的时隙427和428内的标记传送到相应缓存器的下一个时隙内,每个缓存器在图4中都被标记为“C3”。将从缓存器422输出的标记输入到或门432,或门432将该值与锁存在触发器436中的值(即,在前一周期中从或门431输出的值)聚合。在第三周期结束时,从或门432输出的值被锁存在触发器437中。
在系统400的第四周期中,缓存器423输出在第一周期中向时隙427提供的标记。同样在此周期中,将在第一周期中存储于缓存器424的时隙428内的标记传送到该缓存器的下一个时隙内,在图4中标记为“C4”。将从缓存器423输出的标记输入或门433,或门433将该值与锁存在触发器437中的值(即,在前一周期中从或门432输出的值)聚合。在第四周期结束时,从或门433输出的值被锁存在触发器438中。
在系统400的第五周期中,缓存器424输出在第一周期中向时隙428提供的标记。将从缓存器424输出的标记输入到或门434,或门434将该值与锁存在触发器438内的值聚合。在第五周期结束时,从或门434输出的值被锁存在触发器439中。
在系统400的上述运行周期中,模式生成器411-414在第一周期中提供的四个标记由此聚合,从而得到聚合指示,该聚合指示在第五周期结束时被锁存在触发器439中。
在图4的例子中,将聚合指示经由缓存器461-464提供给模式生成器411-414。这样可允许模式生成器接收来自模式生成器461-464中任一个的对任何测试不合格的指示。例如,如果模式生成器411未生成测试不合格指示,但是模式生成器414生成了测试不合格指示,则在系统400的几个周期内,模式生成器411可以经由聚合指示接收该测试不合格的指示。
在系统400的第六周期中,将锁存在触发器439中的聚合指示提供给缓存器461的时隙465,并另外将其锁存在触发器471中。缓存器461被配置为使得时隙471的内容将在下一个周期传送到缓存器461的下一个时隙内,在图4中被标记为“C7”。缓存器461-464类似地被配置为将每个时隙的内容传送到各个缓存器的后续时隙内,如下所述。
在系统400的第七周期中,将锁存在触发器471中的聚合指示提供给缓存器462的时隙466,并另外将其锁存在触发器472中。同样在此周期中,将在第六周期中存储于缓存器461的时隙465内的标记传送到该缓存器的下一个时隙内,在图4中标记为“C7”。
在系统400的第八周期中,将锁存在触发器472中的聚合指示提供给缓存器463的时隙467,并另外将其锁存在触发器473中。同样在此周期中,将在第六周期中存储于缓存器461的时隙465内的标记和在第七周期中存储于缓存器462的时隙466内的标记分别传送到这些缓存器的下一个时隙内,在图4中标记为“C8”。
在系统400的第九周期中,将锁存在触发器473中的聚合指示提供给缓存器464的时隙468,并另外将其锁存在触发器474中。同样在此周期中,将在第六周期中存储于缓存器461的时隙465内的标记、在第七周期中存储于缓存器462的时隙466内的标记和在第八周期中存储于缓存器463的时隙467内的标记分别传送到这些缓存器的下一个时隙内,在图4中标记为“C9”。
在系统400的第十周期中,聚合指示从缓存器461-464中的每一个输出到相应模式生成器411-414。如上所述,例如,这可能允许模式生成器在系统400的多个周期内接收来自模式生成器411-414中任一个的测试不合格指示。
应当理解,图4的例子仅仅是聚合来自模式生成器的消息的通信路径的示例性配置,本发明的其他实施例可采用图4中未示出的配置。例如,可以采用任何聚合方法,因为本发明不限于在单比特标记上执行或运算,相反,可以执行任何合适的运算,不限于逻辑运算。此外,应当理解,可以采用任意数量的模式生成器。
此外,应当理解,虽然图4的例子示出了多个周期内的聚合,但是在每个聚合步骤中,本发明的其他实施例可以使用不同(但是固定的)的系统400周期数量。在此类实施例中,在第一周期中标记存储于缓存器内的位置将会作出相应调整,以确保缓存器在适当时间输出标记以进行聚合。例如,可与每个聚合步骤相关的硬件(如从触发器436至触发器437)采用了四个系统400周期,而不是图4的例子中所示的单个周期。在此例子中,缓存器421-424将会需要具有多达13个时隙用的存储区,以足以确保在第一周期中可以将标记分别存储在缓存器421-424的时隙1、5、9和13内。
此外,应当理解,在任何周期中,系统400可以在聚合过程中的一些或所有步骤中处理数据。虽然图4的例子示出了从由模式生成器411-414输出的示例性标记开始的十个周期的序列,但应当理解,可以在图4的示例性序列开始后的任何时间重新开始相同的序列。例如,模式生成器在每个周期都可以输出标记;模式生成器在每个周期都可以接收聚合指示;触发器436-439和471-473在每个周期结束时都可以锁存数据。因此,系统400可以为一组模式生成器中的任一个的测试不合格提供固定且已知的时间,以便传送回所有相同的模式生成器。
如上所述,测试系统可以在多个模块中包括多个模式生成器。此外,模块可以连接到包含多个时隙的底板上,和/或在测试系统中可以有多个底板。因此,除了结合上面的图4所述的跨越模块内的模式生成器进行的聚合外,还可以跨越时隙和/或底板进行另外聚合。
图5示出了根据一些实施例的适用于聚合自动测试系统中模块和底板上的标记的电路的示意图。在图5的例子中,一旦在每个模块内确定了聚合指示,就会进一步跨越两个底板中的每一个中的四个模块进行聚合,然后再进一步跨越两个底板进行聚合。在每个模块内(例如,在图4所示的触发器439处)确定的聚合指示可以提供给系统500进行进一步聚合。例如,可以通过将触发器439的输出作为输入提供给系统500,来将图5的例子与图4的例子组合(如,通过将图5中的触发器505视作触发器439)。相似地,其他模块也可以提供在这些模块中确定的聚合指示作为图5所示的其他输入。然后,作为由触发器562提供的聚合指示,系统500的输出将返回至八个模块中的每一个,以便在6-10个周期内按照图4所述的方式进行分配。
在图5的例子中,从模块511-514输出的聚合指示通过或门531、532和533进行三个周期的聚合。如上文结合图4所述,表示测试合格或不合格不合格的标记的聚合指示可被聚合以生成指示,以指示在生成标记的模式生成器内是否发生任何不合格测试。模块511的输出由此表示模块511中模式生成器的聚合指示,模块512表示模块512中模式生成器的聚合指示,等等。或门533的输出由此为模块511-514中的所有模式生成器提供聚合指示。同样,或门543的输出为模块521-524中的所有模式生成器提供聚合指示。
在图5的示例中,模块511-514在底板551中,模块521-524在底板552中。之后从每个底板输出的聚合指示在或门561中聚合,从而可生成整个测试系统的“总体”聚合指示。由于每个底板内的聚合可与另一个底板内的聚合同时发生,因此,与在图4的例子中执行的处理相比,系统500内的聚合可采用4个额外的周期。例如,在有2块底板的测试系统中,每块底板中有4个模块,每个模板中有4个模式生成器(共计32个模式生成器),该系统中所有模式生成器的聚合指示可在所生成的标记的14个周期内同步提供给所有32个模式生成器。
因此,图4和5中的例子可以向自动测试系统中的所有模式生成器提供该系统内任意一处不合格的低延迟指示。然而,图4和5中的例子描述了这样的系统,在该系统中针对测试系统的一部分生成测试不合格的单一指示(即聚合指示);在该使用案例中没有提供生成不合格测试标记的部件的相关信息。
在某些使用案例中,可能有利的是运用不同的聚合技术来保留生成该不合格测试标记的部件的相关信息。例如,通过时分复用该标记,可在聚合指示中提供产生该不合格的部件的更多信息。然而,由于利用该系统的特定部件生成的指示每隔M(M大于1)个周期就会生成,而不是在图4和5中例子示出的每一周期中生成,所以该技术可能会导致时间分辨率较低。
图6示出了根据一些实施例的适用于对标记进行时分复用的电路的示意图,所述标记由自动测试系统中的多个模式生成器生成。在图6的例子中,指示测试系统执行的测试合格或不合格的标记由模式生成器611-614输出,并由通信路径621聚合。
在系统600的多个周期内,模式生成器611-614中的每一个输出的标记与由相同模式生成器输出的后续标记聚合。该过程生成聚合指示,其指示是否存在指示模式生成器在这些周期内发生了不合格的任何标记。例如,模式生成器611在系统600的四个周期内输出的标记可聚合生成聚合指示,其指示模式生成器611是否生成了指示在四个周期中发生了测试不合格的任何标记。因此,图6中的例子生成的聚合指示包括系统600中各模式生成器的聚合指示。
通过将生成的聚合指示时分复用为具有多个时隙的单个信号,其中每个时隙包括来自模式生成器中的一个的聚合指示,可向一个或多个电路提供所述聚合指示。应当理解,这种特定方法仅是一个例子,通常情况下,任何适用于随时间推移聚合标记的技术以及适用于对聚合指示进行时分复用的技术都可使用。在图4的例子中,为缓存器提供聚合指示,在系统600的一系列周期内,缓存器逐个输出聚合指示。
在系统600的第一周期内,模式生成器611-614各自输出一个标记,指示测试是否合格。如上所述,这种标记可为任何形式;例如,标记可能为表示测试合格(低值)或不合格(高值)的单个比特。无论标记如何表示,都在第一周期内向或门631提供标记。在图6的例子中,在单独的并行路径中对四个模式生成器611-614进行处理,每条路径包括四个或门和四个串联的触发器。为了清楚起见,这些路径在图6中由从电路中的部件619开始的标有“4”的单一路径表示。例如,将模式生成器611输出的标记提供给其中第一个或门631,并在第一个周期结束时在第一个触发器636上锁存。类似地,将模式生成器612输出的标记提供给第二个或门631,并在第一个周期结束时在第二个触发器636上对或门输出的聚合标记进行锁存,等等。
在一些实施例中,部件619为配置为在将标记提供至通信路径631之前对模式生成器611-614的标记存储多个周期的缓存器。
为或门631提供的每个标记与输入到其他或门输入的通信路径621的内容聚合。例如,通信路径621可能会向或门631的输入提供低值,使或门的输出指示从模式生成器611-612获得的值。然而,可提供任何适当的值以用于与模式生成器提供的值聚合。
例如,如果通信路径621向或门631输入一个低值,模式生成器611输出一个高值,模式生成器612-614输出多个低值,第一个触发器636将在第一个周期结束时锁存一个高值,而其他三个触发器636将锁存多个低值。
在系统600的第二周期内,模式生成器611-614各自输出另一个标记,指示测试是否合格。这些标记,与模式生成器在第一周期输出的标记分开,被提供给或门632。在第一周期内锁存于触发器636中的聚合标记被提供给这些或门的其他输入。例如,第一个触发器636作为第一个或门632的输入提供,模式生成器611的输出作为第一个或门632的另一个输入提供。
在系统600的第三和第四周期内,从模式生成器611-614连续输出的标记类似地由或门633和634聚合。在系统600的第四周期结束时,或门634输出四个表示相应模式生成器611-614的聚合标记,这些标记在系统600的四个周期内聚合。因此,这些聚合指示可指示是否每个模式生成器611-614至少输出了一个指示在这四个周期内发生了测试失败的标记。
向缓存器650提供聚合标记,缓存器650在四个时隙651-654中的一个时隙内存储该聚合指示。在图6的例子中,缓存器650被描述为具有4个时隙的队列;然而,应当理解,该描绘仅仅用于清楚地说明,并且可采用与本文描述一致的缓存器的任何具体实施。
在系统600的第五、第六、第七和第八周期内,从缓存器650连续输出四个聚合标记。例如,在第五周期内,通过模式生成器611输出的标记生成的聚合指示从缓存器输出至每个模式生成器611-14。同样在此周期内,通过模式生成器612输出的标记生成的聚合指示在缓存器650中从时隙652转到时隙651。同样,时隙653和时隙654中的聚合指示分别转到时隙652和时隙653。
在图6的例子中,四个周期内每个模式生成器输出的标记的聚合指示由此提供给系统600的四个模式生成器中的每一个。
应当理解,图6的例子仅作为聚合并时分复用来自模式生成器的消息的通信路径的示例性配置,并且本发明的其他实施例可以采用未在图6中示出的其他配置。例如,图6所示的模式生成器611-614可以是测试系统中的模块,或者模式生成器的其他逻辑集合。在这种使用案例中,耦接至通信路径621的逻辑模式生成器可以聚合由逻辑模式生成器组成的物理模式生成器输出的标记,然后将这些标记提供给部件619。因此,逻辑模式生成器输出的标记可包括物理模式生成器进行的测试合格或不合格的聚合指示,例如,在系统先前的工作周期内。可通过采用本文所述的任何技术在逻辑模式生成器内进行聚合,例如,在上文结合图4描述的聚合技术。
在一些实施例中,在使用一个以上的缓存器650的系统内利用模式生成器(或逻辑模式生成器)储存并分配聚合指示。在这些实施例中,聚合指示可能是具有多个时隙和多个轨道的信号;时隙对应于从其中一个缓存器中输出的连续聚合指示,并且轨道与缓存器的数量相对应。例如,包括128个模式生成器(或逻辑模式生成器)的系统采用4个轨道和32个时隙。每个模式生成器输出的标记在32个周期内聚合,并作为包括32个单周期时隙和4个轨道的聚合指示进行输出。聚合指示将由此包括四个聚合标记,每个标记在32个周期内在每个时隙中通过单个模式生成器生成。然而,可以采用提供时分复用聚合指示的任何合适的方法,因为本发明在这方面并没有限制。
在一些实施例中,采用在上文结合图6描述的技术生成的聚合指示被提供给用于存储系统之前所进行测试的指示的存储器。例如,存储器可存储系统运行期间某个特定时间的“历史数据”,例如DUT的引脚状态或者当时所执行测试模式部分的详情。在一些实施例中,数据在存储器中的存储时间长度与聚合阶段的长度相对应。在一些实施例中,存储器作为缓存器实施,例如作为FIFO。
例如,在上述包括128个采用4个轨道和32个时隙的模式生成器的示例性系统中,可将历史数据在存储器中存储至少64个周期;存储时间应足够长,使得模式生成器生成测试标记,并使聚合指示能够传送回模式生成器。例如,本技术可能够根据聚合指示和储存在存储器中的数据确定测试系统的后续表现。例如,如果存储器储存了DUT的引脚状态,则聚合指示可允许测试系统确定特定不合格的详情,并根据这些详情进行后续操作。
应当理解,虽然图6的例子描绘了多个周期内的聚合,但是在每个聚合步骤中,本发明的其他实施例可以使用系统600的不同(但是固定的)周期数量。例如,只要聚合指示内的每个时隙的宽度都是固定的,且聚合指示的时间窗口等于生成聚合指示所需的时间,则在该过程的各步骤中,系统600计算的物理周期的数量无关紧要。
此外,应当理解,不要求系统600使用的时钟与系统600中任何模式生成器(或逻辑模式生成器)使用的时钟相同。由于不要求时钟在相同的频率上运行,所以可以采用将系统600与模式生成器的运行同步的任何适用技术。
图7是示意图,描绘了图6所示的系统600的12个示例性周期。在图7的例子中,从模式生成器611-614输出的标记分别显示为线条721-724。当标记输出表示测试不合格时,线条721-724的值为高,当标记输出表示测试合格时,线条721-724的值为低。例如,在图7所示的12个周期内,模式生成器611输出了两个高值和十个低值。
系统600生成的聚合指示由“轨道1”730和输出740指示。与当前的时隙相对应的聚合指示为高值时,输出740为高值,当相应的聚合指示为低值时,输出740为低值。
系统600采用的时钟示出于图7例子中的线条750。如上所述,没有要求一个周期的时长等于聚合指示中的时隙的时长。例如,图7例子中的时钟周期可为所示值的二分之一或四分之一(例如,使得时隙分别为时钟周期的两倍或四倍),并与本文所述的技术相符。
如在上文结合图6所述,在系统600的前四个周期内,生成了四个模式生成器611-614的聚合指示。这四个周期显示为聚合阶段711,并在示意图700底部以时钟周期C1-C4表示。在系统600的后四个周期内,聚合指示作为时分复用输出740提供,它在图7中的聚合阶段712内示出,并在示意图700底部以时钟周期C5-C8示出。同时,在这四个周期内生成了模式生成器611-614输出的后四个标记的聚合指示;这些聚合指示在聚合阶段713内作为时分复用输出提供。
在图7的例子中,在聚合阶段711内,指示测试不合格并由模式生成器611-614中的任意一个模式生成器输出的唯一标记在周期1内由模式生成器611输出,并在周期3内由模式生成器612输出(分别由线条721和722示出)。如上所述,来自各模式生成器的标记在聚合阶段711内聚合,并且在聚合阶段712期间,在输出740的四个时隙中的一个内提供。由于输出740的第一时隙在之前的聚合阶段内对应于模式生成器611输出的标记,所以在这个时隙内输出740的值为高。同样,由于输出740的第二时隙在之前的聚合阶段内对应于模式生成器612输出的标记,所以在第二时隙内输出740的值为高。输出740的第三和第四时隙分别对应于模式生成器613和614输出的标记;由于这些模式生成器没有输出任何指示在之前的聚合阶段内发生测试不合格的标记,所以在这些时隙内,输出740的值为低。
在图7的例子中,在聚合阶段712内,指示测试不合格的标记在周期2内由模式生成器611输出,在周期1和周期4内,由模式生成器612输出,在周期4内,由模式生成器613输出(分别由线条721-723示出)。来自各模式生成器的标记在聚合阶段712内聚合,并且在聚合阶段713期间,在输出740的四个时隙中的一个内提供。由于聚合阶段713期间输出740的前三个时隙与模式生成器611-613相对应,而且这些模式生成器中的每一个均在此聚合期间输出高值,所以这三个时隙的值均为高。聚合阶段713内的其余时隙与模式生成器614输出的标记相对应;由于该模式生成器没有输出任何指示在之前的聚合阶段内发生测试不合格的标记,所以在该时隙内,输出740的值为低。
应当理解,由于在聚合阶段内能够产生高值的任何由模式生成器输出的标记可能已在之前的聚合阶段内输出(未在图7的例子中示出),所以仅为了清楚起见,在整个聚合阶段711内,显示的输出740的值都为低。
图8示出了根据一些实施例的使用串行通信路径处理消息的方法。可在任何能够利用串行通信路径处理消息的合适测试系统上使用图8中所示的方法800,包括上述实施例。
方法800的第一步是操作810,该操作生成M个消息。这些消息可包括可在测试系统内生成的任何合适消息。例如,在操作810中生成的M个消息可包括该测试系统的测试结果的指示。这些消息可以采用任何形式,例如,可包含一个或多个比特的信息。如上所述,这些消息可以是由模式生成器生成的关于测试合格还是不合格的单比特指示,如上所述。
在操作820中,在通信路径的第一位置设置某个值。设置的值可包括能够与操作810生成的一个或多个消息聚合的任何合适值。例如,该值可为单个设为低值的比特,但也可包括任何形式的任意比特。
在操作830中,操作810中生成的M个消息中的第一消息与操作820中设置的值聚合。聚合可能包括任何合适的运算或运算集合,因此结果取决于消息和值两者。例如,消息和值的聚合可包括逻辑运算,例如或运算或者与运算。
在操作840中,操作810中生成的M个消息中的第二消息与操作830中执行的聚合的结果聚合。该聚合可包括与操作830中执行的相同或不同的聚合运算。在操作850中,如果M个消息中的最后一个消息未聚合,则使用M个消息中的下一个消息以及之前聚合的结果再次执行操作840。该聚合可包括与方法800到目前为止执行的任何聚合运算相同或不同的聚合运算。
在操作850中,如果M个消息中的最后一个消息已聚合,则将最终聚合的结果提供至目的地,例如一个或多个电路。最终聚合消息可例如提供在执行测试时测试系统中有一个或多个电路发生故障的指示。
本文概述的各种方法或过程可以在任何合适的硬件中执行,诸如一个或多个处理器、现场可编程门阵列(FPGA)或专用集成电路(ASIC)。数据结构(包括缓存器)可以任何合适的形式存储于非暂态计算机可读存储介质中,并且/或者可包括数字电路。为了例示简明起见,数据结构可示为具有与其在数据结构中的位置相关的字段。同样可通过将非暂态计算机可读介质中表示字段之间关系的位置分配给字段作为存储来实现此类关系。然而,任何合适的机制均可用于在数据结构的字段中的信息之间建立关系,包括通过使用在数据元素之间建立关系的指针、标签或其他机制。
另外,本发明的各种构思可实施为一种或多种方法,并且已提供其例子。作为该方法一部分的操作可以任何合适的方式进行排序。因此,可构建以不同于所示的顺序执行操作的实施例,可包括同时执行一些操作,即使在示例性实施例中示为顺序执行的操作。
本文所定义和使用的所有定义应被理解为约束词典定义、以引用方式并入的文件中的定义和/或所定义术语的通常含义。
如本文中在说明书和权利要求书中所使用的不定冠词“一”和“一个”应被理解为意指“至少一个”,除非明确指出相反的意思。
如说明书和权利要求书中所用,短语“至少一个”在与一个或多个元件的列表有关时,应被理解为意指选自元件列表中的任何一个或多个元件中的至少一个元件,但不一定包括元件列表内具体列出的每个元件中的至少一个并且不排除元件列表中元件的任何组合。该定义还允许,可以任选地存在除元件列表内具体确定的短语“至少一个”所指的元件之外的元件,这些元件无论与具体确定的那些元件相关还是不相关都可以。
如本文在说明书和权利要求书中所用的短语“和/或”应被理解为意指如此结合的元件中的“任一者或两者”,即,在某些情况下共同存在且在其他情况下分开存在的元件。用“和/或”列出的多个元件应以相同的方式解释,即,如此结合的元件中的“一个或多个”。除了用“和/或”从句具体确定的元件外,可以任选地存在其他元件,这些元件无论与具体确定的那些元件相关还是不相关都可以。因此,作为非限制性例子,当结合开放式语言(诸如“包含”)提及“A和/或B”时,在一个实施例中可单指A(任选地包括除B以外的元件),在另一个实施例中可单指B(任选地包括除A以外的元件),在其他实施例中可指A和B两者(任选地包括其他元件),等等。
如这里在说明书和权利要求书中所用,“或”应被理解为与上文所定义的“和/或”具有相同的含义。例如,当区分列表中的项目时,“或”或“和/或”应被解释为是包括性的,即包括至少一个,但还包括多个元件或元件列表以及可选的另外未列出项目中的不止一个。只有明确地指示相反意思的术语,例如,“只有其中一个”或“恰好其中一个”或权利要求书中使用的“由…组成”将是指包括多个元件或元件列表中的恰好一个元件。一般来讲,当排他性术语,诸如“任一”、“其中之一”、“仅其中之一”或“恰好其中之一”在前时,本文使用的术语“或”应仅被解释为表示两者其中之一(即两者中的一个而不是两者)。当在权利要求书中使用“基本由…组成”时,应具有其在专利法领域中使用时的普通含义。
在权利要求书中使用次序术语诸如“第一”、“第二”、“第三”等等来修改要权利求元件,其本身并不意味着一个权利要求元件优先于、领先于另一个元件或排在另一个元件前面,也不意味着执行方法各操作的时间顺序。这种术语仅用作标记以区别具有特定名称的权利要求元件与具有相同名称的另一权利要求元件(仅针对次序性术语)。
本文所用的短语和术语均是用于说明的目的,并且不应视为限制。所使用的“包括”、“包含”或“具有”、“内含”、“涉及”和它们的变型形式均意味着包含其后所列的项目以及额外的项目。
根据本发明详细描述的若干实施例,各种修改和改进对于本领域的技术人员将是显而易见的。
例如,描述了测试系统中的串行通信路径的设计和操作技术。这些技术可被应用于其他环境中。例如,在任何数字电路(包括在计算机系统中)中使用串行通信路径进行低延迟通信时,可使用这些技术。
此外,以单比特失效标记为例说明了事件的指示。不要求事件为失效事件。本文所述的技术可用于聚合和分布关于任何合适的事件类型的信息,包括例如执行更改测试系统的操作的程序指令。此外,不要求事件为单比特。事件可以多比特格式传送,因此可传送多个事件或多值事件。
此类修改和改进旨在包括在本发明的精神和范围之内。因此,上述说明仅以举例的方式示出,并不旨在进行限制。本发明只受以下权利要求书及其等同形式的限制。

Claims (28)

1.一种用于处理指示受测装置的状态的标记的系统,在多个连续周期中处理所述标记,所述系统包括:多个模式生成器,每个模式生成器被配置为从受测装置接收信号并且输出标记,所述标记基于所述接收的信号指示所述受测装置的状态,所述多个模式生成器被配置为同步工作;
第一多个缓存器,每个缓存器与相应模式生成器相关联,并被配置为存储由所述相应模式生成器输出的标记;
通信路径,所述通信路径被配置为从所述缓存器接收所述多个标记并执行所述标记的聚合,从而生成聚合指示;和
一个或多个电路,所述一个或多个电路被配置为同步工作并接收所述聚合指示,
其中所述第一多个缓存器中的缓存器被配置为将来自相应模式生成器的标记存储不同时间。
2.根据权利要求1所述的系统,还包括第二多个缓存器,每个缓存器与所述一个或多个电路的相应电路相关联,并被配置为存储来自所述通信路径的所述聚合指示,
其中,所述第二多个缓存器中的缓存器被配置为将来自所述通信路径的所述聚合指示存储不同时间。
3.根据权利要求2所述的系统,其中所述第一多个缓存器和所述第二多个缓存器中的缓存器为先进先出(FIFO)缓存器。
4.根据权利要求2所述的系统,其中所述一个或多个电路是多个模式生成器。
5.根据权利要求4所述的系统,其中:
所述多个模式生成器各自包括向所述第一多个缓存器中的相应缓存器提供标记的输出;
所述一个或多个电路各自包括从所述第二多个缓存器中的相应缓存器接收所述聚合指示的输入,并且
所述通信路径被配置为包括正向路径和反向路径的回路,所述正向路径顺序地连接所述第一多个缓存器中的缓存器,并且所述反向路径顺序地连接所述第二多个缓存器中的缓存器。
6.根据权利要求1所述的系统,其中所述系统为自动测试系统,并且所述标记的至少一部分表示所述自动测试系统中受测装置的测试的不合格。
7.根据权利要求6所述的系统,其中所述一个或多个电路包括测试模式生成器。
8.根据权利要求6所述的系统,其中:
所述系统包括底板和通过所述底板耦接的多个仪器模块,并且
所述多个模式生成器电路和/或所述一个或多个电路包括所述多个仪器模块中的仪器模块。
9.根据权利要求2所述的系统,其中所述第二多个缓存器被配置为向所述一个或多个电路提供所述聚合指示。
10.根据权利要求1所述的系统,其中:
所述第一多个缓存器以某种顺序耦接至所述通信路径,
所述聚合指示包括具有多个时隙的信号,并且
所述通信路径被配置为基于来自所述多个模式生成器中的相应模式生成器的标记,通过设定在所述多个时隙中的时隙内的值,执行所述标记的聚合。
11.根据权利要求10所述的系统,其中:
所述通信路径包括至少一个轨道,所述至少一个轨道中的第一轨道被配置为在每个周期内从所述第一多个缓存器的子集中的一个接收标记,并且
所述通信路径被配置为通过在所述第一轨道上聚合从所述子集中的缓存器接收的所述标记来执行所述标记的聚合。
12.根据权利要求11所述的系统,其中所述第一多个缓存器的所述子集包括N个缓存器,并且所述通信路径被配置为在N个周期内将聚合指示从所述通信路径的第一端传播到所述通信路径的第二端。
13.根据权利要求12所述的系统,其中所述一个或多个电路包括存储器,所述存储器被配置为存储历史数据,并且其中所述系统被配置为基于所述聚合指示保留或丢弃所述存储器中的数据。
14.根据权利要求2所述的系统,其中:
所述第一多个缓存器以某种顺序耦接至所述通信路径,并且
所述第一多个缓存器被配置为基于所述第一多个缓存器的所述顺序在连续阶段内的第一时间提供指示事件的相应标记,其中阶段为固定数量的周期。
15.根据权利要求14所述的系统,其中:
所述多个模式生成器被配置为同时在所述第一时间向所述第一多个缓存器中的每一个输出指示事件的标记,并且
所述第二多个缓存器各自被配置为同时在所述第一时间向所述相应电路提供事件的聚合指示。
16.一种在多个连续周期内处理事件信息的方法,所述方法包括:
在第一周期内,在多个第一电路中的每一个上生成消息;
将每个消息在第一多个缓存器中的一个中缓存可变时间长度,所述第一多个缓存器中的每一个与所述多个第一电路中的一个相关联;
在第二周期内,在耦接到所述第一多个缓存器中的第一缓存器的通信路径的第一位置设置某个值,其中所述第一多个缓存器以第一顺序耦接到所述通信路径;
在所述第二周期之后的多个周期中的每一个中,将所述值沿着所述通信路径传递到沿着所述通信路径的后续位置,所述后续位置与按所述第一顺序的后续缓存器相关联,并且通过将所述值与来自所述后续位置处的所述缓存器的消息进行聚合来更新所述值,从而生成聚合指示;并且
在第三周期内,向一个或多个第二电路中的每一个提供所述聚合指示。
17.根据权利要求16所述的方法,还包括,在生成所述聚合指示之后并且在所述第三周期之前:
在多个周期中的每一个内,将所述聚合指示沿着所述通信路径传递到第二多个缓存器,所述第二多个缓存器以第二顺序耦接至所述通信路径;并且
将所述聚合指示在所述第二多个缓存器中的每一个中缓存可变时间长度,其中
每个第二电路与所述第二多个缓存器中的一个相关联。
18.根据权利要求16所述的方法,其中所述多个第一电路和所述多个第二电路由相同的多个电路组成。
19.根据权利要求18所述的方法,所述通信路径被配置为包括正向路径和反向路径的回路,所述正向路径顺序地连接所述第一多个缓存器中的缓存器,并且所述反向路径顺序地连接所述第二多个缓存器中的缓存器。
20.根据权利要求16所述的方法,其中所述方法用于自动测试系统,并且所述消息的至少一部分表示所述自动测试系统中测试的不合格。
21.根据权利要求20所述的方法,其中所述多个第一电路和/或所述多个第二电路包括测试模式生成器。
22.根据权利要求16所述的方法,其中:
所述聚合指示包括具有多个时隙的信号,并且
更新所述值包括通过将沿着所述通信路径传递的所述值与来自所述第一多个缓存器中的相应缓存器的消息进行聚合,在所述多个时隙中的时隙内聚合所述值。
23.一种用于自动测试系统的接口电路,其中通信路径携带指示受测装置的状态的标记,所述接口电路包括:
多个输入端口;
多个输出端口;
基准时钟输入;
第一多个缓存器,所述第一多个缓存器耦接到所述基准时钟输入,所述第一多个缓存器中的每一个缓存器耦接到输入端口,并且被配置为接收指示受测装置的状态的标记,在由所述基准时钟控制的时间处接收所述标记;
通信路径,所述通信路径被配置为从所述第一多个缓存器接收标记并且执行所述标记的聚合,从而生成所述受测装置的状态的聚合指示;和
第二多个缓存器,所述第二多个缓存器中的每一个缓存器耦接到输出端口,被配置为存储所述聚合指示并且同步向相应输出端口输出所述聚合指示。
24.根据权利要求23所述的接口电路,其中所述第一多个缓存器和所述第二多个缓存器中的缓存器为先进先出(FIFO)缓存器。
25.根据权利要求23所述的接口电路,其中:
所述通信路径被配置为包括正向路径和反向路径的回路,所述正向路径顺序地连接所述第一多个缓存器中的缓存器,并且所述反向路径顺序地连接所述第二多个缓存器中的缓存器。
26.根据权利要求23所述的接口电路,其中所述接口电路为被配置为要在自动测试系统中使用的底板接口电路,并且所述标记的至少一部分表示所述自动测试系统中测试的不合格。
27.根据权利要求23所述的接口电路,其中:
所述第一多个缓存器以某种顺序耦接至所述通信路径,
所述聚合指示包括具有多个时隙的信号,并且
所述通信路径被配置为基于来自所述多个输入端口中的相应输入端口的标记设定在所述多个时隙中的时隙内的值,以执行所述标记的聚合。
28.根据权利要求27所述的接口电路,其中:
所述通信路径包括至少一个轨道,所述至少一个轨道中的第一轨道被配置为在每个周期内从所述第一多个缓存器的子集中的一个接收标记,并且
所述通信路径被配置为通过在所述第一轨道上聚合从所述子集中的缓存器接收的所述标记来执行所述标记的聚合。
CN201480013305.4A 2013-03-15 2014-03-07 用于在自动测试系统中进行低延迟通信的方法和装置 Active CN105074483B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/836,567 US9791511B2 (en) 2013-03-15 2013-03-15 Method and apparatus for low latency communication in an automatic testing system
US13/836,567 2013-03-15
PCT/US2014/021695 WO2014149975A1 (en) 2013-03-15 2014-03-07 Method and apparatus for low latency communication in an automatic testing system

Publications (2)

Publication Number Publication Date
CN105074483A CN105074483A (zh) 2015-11-18
CN105074483B true CN105074483B (zh) 2018-01-05

Family

ID=51531675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480013305.4A Active CN105074483B (zh) 2013-03-15 2014-03-07 用于在自动测试系统中进行低延迟通信的方法和装置

Country Status (6)

Country Link
US (1) US9791511B2 (zh)
JP (1) JP6473736B2 (zh)
KR (1) KR102151416B1 (zh)
CN (1) CN105074483B (zh)
SG (1) SG11201507175SA (zh)
WO (1) WO2014149975A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2017348375B2 (en) 2016-10-28 2022-07-28 Insight Energy Ventures, Llc Method of disaggregating an energy usage signal of a usage area
AU2017350912A1 (en) 2016-10-28 2019-05-30 Insight Energy Ventures, Llc Method of intelligent demand response
JP7316818B2 (ja) * 2019-03-28 2023-07-28 株式会社アドバンテスト 波形データ取得モジュールおよび試験装置
US11953518B2 (en) 2020-12-30 2024-04-09 Star Technologies, Inc. Switching matrix system and operating method thereof for semiconductor characteristic measurement
TWI760157B (zh) * 2021-03-24 2022-04-01 德律科技股份有限公司 多核並行測試單一待測物的系統及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1056003A (zh) * 1990-04-20 1991-11-06 德克萨斯仪器股份有限公司 用于多频率电路的扫描测试电路
US5659783A (en) * 1993-12-27 1997-08-19 Kabushiki Kaisha Toshiba Operation unit with plural operation circuits having plural data buses providing plural operation modes
US6625557B1 (en) * 1998-07-10 2003-09-23 Ltx Corporation Mixed signal device under test board interface
CN101158708A (zh) * 2007-10-23 2008-04-09 无锡汉柏信息技术有限公司 基于可编程逻辑器件的多芯片自动测试方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369624A (en) * 1993-03-26 1994-11-29 Siemens Medical Systems, Inc. Digital beamformer having multi-phase parallel processing
US20040187049A1 (en) 2003-02-27 2004-09-23 Nptest, Inc. Very small pin count IC tester
US7080168B2 (en) 2003-07-18 2006-07-18 Intel Corporation Maintaining aggregate data counts for flow controllable queues
US20050207436A1 (en) 2004-03-18 2005-09-22 Anujan Varma Switching device based on aggregation of packets
EP1600784A1 (en) 2004-05-03 2005-11-30 Agilent Technologies, Inc. Serial/parallel interface for an integrated circuit
US7046027B2 (en) * 2004-10-15 2006-05-16 Teradyne, Inc. Interface apparatus for semiconductor device tester
US7652598B2 (en) * 2007-10-26 2010-01-26 Tektronix, Inc. Serial data analysis improvement
US9032421B2 (en) * 2011-02-21 2015-05-12 Nec Corporation Computation device and computation execution method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1056003A (zh) * 1990-04-20 1991-11-06 德克萨斯仪器股份有限公司 用于多频率电路的扫描测试电路
US5659783A (en) * 1993-12-27 1997-08-19 Kabushiki Kaisha Toshiba Operation unit with plural operation circuits having plural data buses providing plural operation modes
US6625557B1 (en) * 1998-07-10 2003-09-23 Ltx Corporation Mixed signal device under test board interface
CN101158708A (zh) * 2007-10-23 2008-04-09 无锡汉柏信息技术有限公司 基于可编程逻辑器件的多芯片自动测试方法

Also Published As

Publication number Publication date
SG11201507175SA (en) 2015-10-29
US20140278177A1 (en) 2014-09-18
KR102151416B1 (ko) 2020-09-03
JP6473736B2 (ja) 2019-02-20
KR20150131052A (ko) 2015-11-24
JP2016510899A (ja) 2016-04-11
CN105074483A (zh) 2015-11-18
US9791511B2 (en) 2017-10-17
WO2014149975A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
CN105074483B (zh) 用于在自动测试系统中进行低延迟通信的方法和装置
CN100444078C (zh) 使低频电路与高频电路同步的电路、自动测试设备和方法
US20050262409A1 (en) Smart capture for ATPG (automatic test pattern generation) and fault simulation of scan-based integrated circuits
US20150137862A1 (en) Synchronous on-chip clock controllers
KR20000029237A (ko) 반도체 집적 회로 평가 시스템
US7296195B2 (en) Bit synchronization for high-speed serial device testing
DE112008002113T5 (de) Prüfgerät
KR20010099723A (ko) 이벤트 기반 테스트 시스템을 위한 다중 테스트 종료 신호
CN103430155A (zh) 具有与模式无关的测试访问机制的测试调度
US9234938B2 (en) Monitoring on-chip clock control during integrated circuit testing
JP4446892B2 (ja) 半導体試験装置
US20170272431A1 (en) Method and apparatus for analyzing a transmission signal
JP2016510899A5 (zh)
CN103165405A (zh) 一种通过gpib接口实时生成多维变量密码方法
US20120010857A1 (en) Method and apparatus for complex time measurements
DE102009007480A1 (de) Jitterinjektionsschaltung, Mustergenerator, Prüfvorrichtung und elektronische Vorrichtung
CN109143045B (zh) 一种时序及波形生成装置及方法
US20060101309A1 (en) Debugging simulation of a circuit core using pattern recorder, player & checker
CN102571041B (zh) 检测电路延时和时序的方法及采用该方法校准延时的方法
JP2002090421A (ja) 半導体試験装置
CN106093746B (zh) 一种小时延缺陷演绎模拟器实现方法
JP3890057B2 (ja) 多重チャネルアーキテクチャ及び自動試験機及び送信方法及びソフトウェアプログラムあるいは製品
CN108155979A (zh) 一种检测设备
Pomeranz Static test compaction for transition faults under the hazard-based detection conditions
CN110289891A (zh) 身份识别标签芯片时钟频率的无线测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant