CN105045556A - 一种动静态混合式加法器 - Google Patents

一种动静态混合式加法器 Download PDF

Info

Publication number
CN105045556A
CN105045556A CN201510405950.7A CN201510405950A CN105045556A CN 105045556 A CN105045556 A CN 105045556A CN 201510405950 A CN201510405950 A CN 201510405950A CN 105045556 A CN105045556 A CN 105045556A
Authority
CN
China
Prior art keywords
nmos tube
pmos
drain electrode
source electrode
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510405950.7A
Other languages
English (en)
Other versions
CN105045556B (zh
Inventor
张章
谢溪铮
谢玉芳
魏一勤
解光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei University of Technology
Original Assignee
Hefei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei University of Technology filed Critical Hefei University of Technology
Priority to CN201510405950.7A priority Critical patent/CN105045556B/zh
Publication of CN105045556A publication Critical patent/CN105045556A/zh
Application granted granted Critical
Publication of CN105045556B publication Critical patent/CN105045556B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

一种动静态加法器,其包括静态部分与动态部分，所述静态部分的输出端连接一第一反相器的输入端，所述第一反相器输出进位信号；所述静态部分输出端还连接所述动态部分，所述动态部分完成对加法的求和运算，所述动态部分输出端连接一第二反向器；其中所述动态部分包括一求和电路与电位保持电路，所述求和电路用于完成加法的求和运算，所述电位保持电路与所述第二反相器输出端连接，电位保持电路用于对浮空节点的电荷补偿并减小加法器在计算时的信号争抢。本发明电路形式简单，受工艺参数变化影响比较小，能有效在低电压环境下操作；通过电位保持电路，打断了原本在计算过程中的信号争抢，降低了功耗，在临界电压值附近达到能量利用效率的最高点。

Description

一种动静态混合式加法器
技术领域
本发明设计VLSI设计领域中的加法器模块，具体涉及一种动静态结合的加法器。
背景技术
随着VLSI技术进步，各种数字电子产品蓬勃发展，各种应用中，随着电子产品的体积不断缩小，电池容量渐渐成为设计瓶颈，降低操作电压来达到降低电路功耗的做法固然可行，但是却不是最高效率的做法，在同样的能量下能进行更多笔数据的运算，这才是提高电路效率的方向。而加法器作为VLSI中间的一个不可或缺的模块，降低加法器的pdp(powerdelayproduct)可有效提高电路的能量使用效率。
发明内容
为解决上述技术问题，本发明提供了一种动静态加法器,其包括静态部分与动态部分，所述静态部分完成对加法的进位运算,所述静态部分的输出端输出反向进位信号，所述静态部分的输出端连接一第一反相器的输入端，所述第一反相器输出进位信号；
所述静态部分输出端还连接所述动态部分，所述静态部分输出反向进位信号至所述动态部分，所述动态部分完成对加法的求和运算，所述动态部分输出端连接一第二反向器，所述动态部分输出反向求和信号至第二反相器，所述第二反相器输出求和信号；
其中所述动态部分包括一求和电路与电位保持电路，所述求和电路用于完成加法的求和运算，所述电位保持电路与所述第二反相器输出端连接，电位保持电路用于对浮空节点的电荷补偿并减小加法器在计算时的信号争抢。
较佳地，所述静态部分包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管,第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管；
所述第一PMOS管源极、第二PMOS管源极、第四PMOS管源极分别接电源，所述第一PMOS管漏极、所述第二PMOS管漏极与所述第三PMOS管源极连接；所述第三PMOS管漏极、第一NMOS管漏极、第五PMOS管漏极、第二NMOS管漏极连接并作为静态部分的输出端；所述第一NMOS管源极、第三NMOS管漏极、第四NMOS管漏极连接；所述第四PMOS管漏极连接所述第五PMOS管源极；所述第二NMOS管源极连接所述第五NMOS管漏极；所述第三NMOS管源极、第四NMOS管源极、第五NMOS管源极分别接地；
所述第一PMOS管栅极、第五PMOS管栅极、第三NMOS管栅极分别接输入A，所述第二PMOS管栅极、第四PMOS管栅极、第四NMOS管栅极、第五NMOS管栅极分别接输入B，所述第三PMOS管栅极、第一NMOS管栅极分别接输入C。
较佳地，所述求和电路包括第七PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十二NMOS管、第十三NMOS管；
其中第七PMOS管源极接电源，所述第七PMOS管漏极、第六NMOS管漏极、第十一NMOS管漏极相连；所述第六NMOS管源极、第八NMOS管漏极、第九NMOS管漏极、第十NMOS管漏极相连；第八NMOS管源极、第九NMOS管源极、第十NMOS管源极、第十三NMOS管源极、第七NMOS管漏极相连；所述第七NMOS管源极接地；第十一NMOS管源极与第十二NMOS管漏极连接；第十二NMOS管源极与第十三NMOS管漏极连接；
所述第七PMOS管栅极、第七NMOS管栅极接时钟信号clk，所述第八NMOS管栅极、第十一NMOS管栅极分别接输入信号A，第九NMOS管栅极、第十二NMOS管栅极分别接输入信号B，所述第十NMOS管栅极、第十三NMOS管栅极分别接输入信号C。
较佳地，所述电位保持电路包括第八PMOS管、第九PMOS管以及一第三反相器；
所述第八PMOS管源极接电源，所述第八PMOS管漏极与所述第九PMOS管源极连接，所述第九PMOS管栅极与所述第三反相器输出端连接，所述第三反相器输入端接入clk信号，所述第九PMOS管漏极、第七PMOS管漏极连接并作为动态部分的输出端；所述第二反相器输出端连接所述第八PMOS管栅极。
较佳地，所述第一PMOS管、第二PMOS管、第四PMOS管、第三PMOS管、第五PMOS管、第六PMOS管、第七PMOS管以及第十PMOS管的沟道长度为PMOS标准工艺下最小沟道长度的1.3～1.4倍；所述第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第十五NMOS管、第六NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管为NMOS标准工艺下最小沟道长度的1.3～1.4倍；所述第八PMOS管、第九PMOS管的沟道长度为PMOS标准工艺下最小沟道长度的4.5～4.6倍；所述第七NMOS管的沟道长度为NMOS标准工艺下最小沟道长度的13倍；所述第十四NMOS管的沟道长度为NMOS标准工艺下最小沟道长度的6.8倍。
较佳地，所述各PMOS管的衬底均接地，所述各NMOS管的衬底均接电源。
本发明具有以下有益效果：本发明通过设计动静态结合的加法器电路的电位保持电路，很大程度上避免了信号争抢，从而节省了这个过程中加法器大量的能量耗散。
本发明电路形式简单，时序不复杂，受工艺参数变化影响比较小，能有效在低电压环境下操作；本技术的电位保持电路，打断了原本在计算过程中的信号争抢，使得在计算过程中产生的短路电流急剧减小，从而降低了功耗；
在临界电压值附近达到能量利用效率的最高点，相比现有技术要更高。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的动静态混合式加法器电路示意图；
图2为本发明实施例提供的静态混合式加法器和现有技术的能量效率对比图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种动静态加法器,其包括静态部分1与动态部分3，所述静态部分1完成对加法的进位运算,所述静态部分1的输出端输出反向进位信号，所述静态部分1的输出端连接一第一反相器2的输入端，所述第一反相器2输出进位信号；
所述静态部分1输出端还连接所述动态部分3，所述静态部分1输出反向进位信号至所述动态部分3，所述动态部分3完成对加法的求和运算，所述动态部分3输出端连接一第二反向器4，所述动态部分3输出反向求和信号至第二反相器4，所述第二反相器4输出求和信号；
其中动态部分3包括一求和电路与电位保持电路5，所述求和电路用于完成加法的求和运算，所述电位保持电路5与所述第二反相器4输出端连接，电位保持电路5用于对浮空节点的电荷补偿并减小加法器在计算时的信号争抢。
其中，静态部分1包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5,第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5，
第一PMOS管MP1源极、第二PMOS管MP2源极、第四PMOS管MP4源极分别接电源；第一PMOS管MP1漏极、第二PMOS管MP2漏极与第三PMOS管MP3源极连接；第三PMOS管MP3漏极、第一NMOS管NM1漏极、第五PMOS管MP5漏极、第二NMOS管NM2漏极连接并作为静态部分1的输出端；第一NMOS管NM1源极、第三NMOS管NM3漏极、第四NMOS管NM4漏极连接；第四PMOS管MP4漏极连接第五PMOS管MP5源极；第二NMOS管NM2源极连接第五NMOS管NM5漏极；第三NMOS管NM3源极、第四NMOS管NM4源极、第五NMOS管NM5源极分别接地；
第一PMOS管MP1栅极、第五PMOS管MP5栅极、第三NMOS管NM3栅极分别接输入A，第二PMOS管MP2栅极、第四PMOS管MP4栅极、第四NMOS管NM4栅极、第五NMOS管NM5栅极分别接输入B，第三PMOS管MP3栅极、第一NMOS管NM1栅极分别接输入C。
所述求和电路包括第七PMOS管MP7、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十二NMOS管MN12、第十三NMOS管MN13；
其中第七PMOS管MP7源极接电源，第七PMOS管MP7漏极、第六NMOS管MN6漏极、第十一NMOS管MN11漏极相连；第六NMOS管MN6源极、第八NMOS管MN8漏极、第九NMOS管MN9漏极、第十NMOS管MN10漏极相连；第八NMOS管MN8源极、第九NMOS管MN9源极、第十NMOS管MN10源极、第十三NMOS管MN13源极、第七NMOS管MN7漏极相连；第七NMOS管MN7源极接地；第十一NMOS管MN11源极与第十二NMOS管MN12漏极连接；第十二NMOS管MN12源极与第十三NMOS管MN13漏极连接；
第七PMOS管MP7栅极、第七NMOS管MN7栅极接时钟信号clk，第八NMOS管MN8栅极、第十一NMOS管MN11栅极分别接输入信号A，第九NMOS管MN9栅极、第十二NMOS管MN12栅极分别接输入信号B，第十NMOS管MN10栅极、第十三NMOS管栅极分别接输入信号C。
电位保持电路5包括第八PMOS管MP8、第九PMOS管MP9以及一第三反相器；
第八PMOS管MP8源极接电源，第八PMOS管MP8漏极与第九PMOS管MP9源极连接，第九PMOS管MP9栅极与所述第三反相器输出端连接，所述第三反相器输入端接入clk信号，第九PMOS管MP9漏极、第七PMOS管MP7漏极连接并作为动态部分的输出端；第二反相器4输出端连接第八PMOS管MP8栅极。
所述各PMOS管的衬底均接地，所述各NMOS管的衬底均接电源。
所述第一PMOS管、第二PMOS管、第四PMOS管、第三PMOS管、第五PMOS管、第六PMOS管、第七PMOS管以及第十PMOS管的沟道长度为PMOS标准工艺下最小沟道长度的1.3～1.4倍；所述第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第十五NMOS管、第六NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管为NMOS标准工艺下最小沟道长度的1.3～1.4倍；所述第八PMOS管、第九PMOS管的沟道长度为PMOS标准工艺下最小沟道长度的4.5～4.6倍；所述第七NMOS管的沟道长度为NMOS标准工艺下最小沟道长度的13倍；所述第十四NMOS管的沟道长度为NMOS标准工艺下最小沟道长度的6.8倍。
所述第一PMOS管、第二PMOS管、第四PMOS管、第三PMOS管、第五PMOS管、第六PMOS管、第七PMOS管以及第十PMOS管的沟道长度为PMOS标准工艺下最小沟道长度的1.3～1.4倍；所述第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第十五NMOS管、第六NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管为NMOS标准工艺下最小沟道长度的1.3～1.4倍；所述第八PMOS管、第九PMOS管的沟道长度为PMOS标准工艺下最小沟道长度的4.5～4.6倍；所述第七NMOS管的沟道长度为NMOS标准工艺下最小沟道长度的13倍；所述第十四NMOS管的沟道长度为NMOS标准工艺下最小沟道长度的6.8倍。
A、B为输入端，C为输入进位端口，clk为时钟信号。
本发明工作过程为：当clk为0时候，输入信号进来，这段时间为动态部分3预充电，并且完成静态部分1的运算，当clk从0变为1时，开始运算，由于第三反相器的延时，在开始计算的一开始，电位保持电路5并不会立刻打开，因此这段延迟很大程度上减小了信号争抢，降低的延迟且减少了一瞬间的短路电流，很大程度上降低了功耗，提高了能量利用效率，如果计算结果为1，那么电位保持电5就不需要打开；若计算结果为0，电位保持电路5将会给第七PMOS管MP7的漏极节点充电，完成持续给浮空节点补充电荷，以防止在低电压环境下因为漏电造成第七PMOS管MP7漏极节点电位下降，使得输出结果出错误。.如图2所示为本发明实施例提供的静态混合式加法器和现有技术的能量效率对比图。
本发明电路形式简单，时序不复杂，受工艺参数变化影响比较小，能有效在低电压环境下操作；本技术的电位保持电路，打断了原本在计算过程中的信号争抢，使得在计算过程中产生的短路电流急剧减小，从而降低了功耗；
在临界电压值附近达到能量利用效率的最高点，相比现有技术要更高。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (6)

1.一种动静态加法器,其特征在于，包括静态部分与动态部分，所述静态部分完成对加法的进位运算,所述静态部分的输出端输出反向进位信号，所述静态部分的输出端连接一第一反相器的输入端，所述第一反相器输出进位信号；
所述静态部分输出端还连接所述动态部分，所述静态部分输出反向进位信号至所述动态部分，所述动态部分完成对加法的求和运算，所述动态部分输出端连接一第二反向器，所述动态部分输出反向求和信号至第二反相器，所述第二反相器输出求和信号；
其中所述动态部分包括一求和电路与电位保持电路，所述求和电路用于完成加法的求和运算，所述电位保持电路与所述第二反相器输出端连接，电位保持电路用于对浮空节点的电荷补偿并减小加法器在计算时的信号争抢。
2.如权利要求1所述的动静态加法器,其特征在于，所述静态部分包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管,第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管，
所述第一PMOS管源极、第二PMOS管源极、第四PMOS管源极分别接电源；所述第一PMOS管漏极、所述第二PMOS管漏极与所述第三PMOS管源极连接；所述第三PMOS管漏极、第一NMOS管漏极、第五PMOS管漏极、第二NMOS管漏极连接并作为静态部分的输出端；所述第一NMOS管源极、第三NMOS管漏极、第四NMOS管漏极连接；所述第四PMOS管漏极连接所述第五PMOS管源极；所述第二NMOS管源极连接所述第五NMOS管漏极；所述第三NMOS管源极、第四NMOS管源极、第五NMOS管源极分别接地；
所述第一PMOS管栅极、第五PMOS管栅极、第三NMOS管栅极分别接输入A，所述第二PMOS管栅极、第四PMOS管栅极、第四NMOS管栅极、第五NMOS管栅极分别接输入B，所述第三PMOS管栅极、第一NMOS管栅极分别接输入C。
3.如权利要求2所述的动静态加法器,其特征在于，所述求和电路包括第七PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十二NMOS管、第十三NMOS管；
其中第七PMOS管源极接电源，所述第七PMOS管漏极、第六NMOS管漏极、第十一NMOS管漏极相连；所述第六NMOS管源极、第八NMOS管漏极、第九NMOS管漏极、第十NMOS管漏极相连；第八NMOS管源极、第九NMOS管源极、第十NMOS管源极、第十三NMOS管源极、第七NMOS管漏极相连；所述第七NMOS管源极接地；第十一NMOS管源极与第十二NMOS管漏极连接；第十二NMOS管源极与第十三NMOS管漏极连接；
所述第七PMOS管栅极、第七NMOS管栅极接时钟信号clk，所述第八NMOS管栅极、第十一NMOS管栅极分别接输入信号A，第九NMOS管栅极、第十二NMOS管栅极分别接输入信号B，所述第十NMOS管栅极、第十三NMOS管栅极分别接输入信号C。
4.如权利要求3所述的动静态加法器,其特征在于，所述电位保持电路包括第八PMOS管、第九PMOS管以及一第三反相器；
所述第八PMOS管源极接电源，所述第八PMOS管漏极与所述第九PMOS管源极连接，所述第九PMOS管栅极与所述第三反相器输出端连接，所述第三反相器输入端接入clk信号，所述第九PMOS管漏极、第七PMOS管漏极连接并作为动态部分的输出端；所述第二反相器输出端连接所述第八PMOS管栅极。
5.如权利要求4所述的动静态混合式加法器，其特征在于，所述第一PMOS管、第二PMOS管、第四PMOS管、第三PMOS管、第五PMOS管、第六PMOS管、第七PMOS管以及第十PMOS管的沟道长度为PMOS标准工艺下最小沟道长度的1.3～1.4倍；所述第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第十五NMOS管、第六NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管为NMOS标准工艺下最小沟道长度的1.3～1.4倍；所述第八PMOS管、第九PMOS管的沟道长度为PMOS标准工艺下最小沟道长度的4.5～4.6倍；所述第七NMOS管的沟道长度为NMOS标准工艺下最小沟道长度的13倍；所述第十四NMOS管的沟道长度为NMOS标准工艺下最小沟道长度的6.8倍。
6.如权利要求4所述的动静态混合式加法器，其特征在于，所述各PMOS管的衬底均接地，所述各NMOS管的衬底均接电源。
CN201510405950.7A 2015-07-09 2015-07-09 一种动静态混合式加法器 Expired - Fee Related CN105045556B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510405950.7A CN105045556B (zh) 2015-07-09 2015-07-09 一种动静态混合式加法器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510405950.7A CN105045556B (zh) 2015-07-09 2015-07-09 一种动静态混合式加法器

Publications (2)

Publication Number Publication Date
CN105045556A true CN105045556A (zh) 2015-11-11
CN105045556B CN105045556B (zh) 2018-01-23

Family

ID=54452124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510405950.7A Expired - Fee Related CN105045556B (zh) 2015-07-09 2015-07-09 一种动静态混合式加法器

Country Status (1)

Country Link
CN (1) CN105045556B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105958998A (zh) * 2016-04-22 2016-09-21 宁波大学 一种基于FinFET混合逻辑的一位全加器
CN105958997A (zh) * 2016-04-22 2016-09-21 宁波大学 一种基于FinFET管的一位全加器
CN110597485A (zh) * 2019-09-10 2019-12-20 北京嘉楠捷思信息技术有限公司 模块化多位加法器及计算系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875124A (en) * 1995-02-22 1999-02-23 Texas Instruments Japan Ltd. Full adder circuit
KR100203302B1 (ko) * 1995-12-30 1999-06-15 김영환 엔-모스를 이용한 스테이틱 및 다이나믹 가산기
CN1232561A (zh) * 1996-10-02 1999-10-20 Arm有限公司 数字加法器电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875124A (en) * 1995-02-22 1999-02-23 Texas Instruments Japan Ltd. Full adder circuit
KR100203302B1 (ko) * 1995-12-30 1999-06-15 김영환 엔-모스를 이용한 스테이틱 및 다이나믹 가산기
CN1232561A (zh) * 1996-10-02 1999-10-20 Arm有限公司 数字加法器电路

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
AMINUL ISLAM 等: "Energy Efficient and Process Tolerant Full Adder Design in Near Threshold Region Using FinFET", 《2010 INTERNATIONAL SYMPOSIUM ON ELECTRONIC SYSTEM DESIGN》 *
BIPUL C PAUL 等: "Impact of Body Bias on Delay Fault Testing of Nanoscale CMOS Circuits", 《ITC INTERNATIONAL TEST CONFERENCE》 *
HAO SU 等: "Effects of Forward Body Bias on High-Frequency Noise in 0.18-m CMOS Transistors", 《IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES》 *
SALENDRA.GOVINDARAJULU 等: "Design of High Performance Arithmetic and Logic Circuits in DSM Technology", 《INTERNATIONAL JOURNAL OF ENGINEERING AND TECHNOLOGY》 *
SEUNGSOO KIM 等: "Investigation of forward body bias effects on TSPC RF frequency dividers in 0.18 μm CMOS", 《2008 INTERNATIONAL SOC DESIGN CONFERENCE》 *
XIN-XIANG LIAN 等: "Dynamic-static hybrid near-threshold-voltage adder design for ultra-low power applications", 《IEICE ELECTRONICS EXPRESS》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105958998A (zh) * 2016-04-22 2016-09-21 宁波大学 一种基于FinFET混合逻辑的一位全加器
CN105958997A (zh) * 2016-04-22 2016-09-21 宁波大学 一种基于FinFET管的一位全加器
CN105958998B (zh) * 2016-04-22 2018-08-14 宁波大学 一种基于FinFET混合逻辑的一位全加器
CN105958997B (zh) * 2016-04-22 2018-10-09 宁波大学 一种基于FinFET管的一位全加器
CN110597485A (zh) * 2019-09-10 2019-12-20 北京嘉楠捷思信息技术有限公司 模块化多位加法器及计算系统

Also Published As

Publication number Publication date
CN105045556B (zh) 2018-01-23

Similar Documents

Publication Publication Date Title
TWI413127B (zh) 電荷泵電路及其單元
CN105045556A (zh) 一种动静态混合式加法器
CN105958994A (zh) 一种具有宽输入电压范围的亚阈值电平转换器
CN103227635A (zh) 一种高速低功耗的cmos全加器及其运算方法
CN102355255A (zh) Cmos全加器及其方法
Yadav et al. Low power high speed 1-bit full adder circuit design at 45nm CMOS technology
CN108551257B (zh) 一种电荷泵结构
CN102594299B (zh) 一种方波发生器电路
CN203813657U (zh) 一种电源自适应的电荷泵装置
CN105162468B (zh) 一种带有电压自举的高速基准缓冲电路
TW201421907A (zh) 脈衝式正反器
CN104734691B (zh) 一种单轨输入双轨输出绝热逻辑电路及一位全加器
KR102243755B1 (ko) 클러킹 회로, 이를 포함하는 차지 펌프, 및 전압 증배기 코어의 제어 방법
CN104270145B (zh) 一种多pdn型电流模rm逻辑电路
CN106533447B (zh) 一种动态比较器
Shrivastava et al. Comparative analysis of low power 10T and 14T full adder using double gate MOSFET at 45nm technology
CN104467815A (zh) 一种基于延时的双轨预充逻辑p型及n型全加器电路
CN104333366B (zh) 一种数字io电路
CN207184317U (zh) 一种负压产生电路
CN103856189A (zh) 脉冲式正反器
CN102510212B (zh) 一种双路输出电荷泵电路
CN109873635A (zh) 一种基于翻转电压跟随器的电阻串相位差值电路
Zhang et al. Leakage Reduction of Power-Gating Sequential Circuits Based on Complementary Pass-Transistor Adiabatic Logic Circuits
CN205666811U (zh) 一种比较器型上电复位电路
CN203014673U (zh) 开关电源转换器及提高电荷泵充放电电流匹配度的电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: 230000 Tunxi Road, Anhui, China, No. 193, No.

Applicant after: Hefei University of Technology

Address before: 242000 Xuancheng campus, 301, fuming Road, Xuanzhou District, Anhui, Xuancheng

Applicant before: Hefei University of Technology

COR Change of bibliographic data
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Xie Xizheng

Inventor after: Zhang Zhang

Inventor after: Xie Yufang

Inventor after: Wei Yiqin

Inventor after: Xie Guangjun

Inventor before: Zhang Zhang

Inventor before: Xie Xizheng

Inventor before: Xie Yufang

Inventor before: Wei Yiqin

Inventor before: Xie Guangjun

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180123

CF01 Termination of patent right due to non-payment of annual fee