CN105025663A - 具有线路式电子元件的封装结构及其制造方法 - Google Patents
具有线路式电子元件的封装结构及其制造方法 Download PDFInfo
- Publication number
- CN105025663A CN105025663A CN201410182893.6A CN201410182893A CN105025663A CN 105025663 A CN105025663 A CN 105025663A CN 201410182893 A CN201410182893 A CN 201410182893A CN 105025663 A CN105025663 A CN 105025663A
- Authority
- CN
- China
- Prior art keywords
- connecting line
- electronic component
- mould sealing
- encapsulating structure
- circuit type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本发明提供一种具有线路式电子元件的封装结构的制造方法。该封装结构的制造方法包括:首先,根据一预设电子元件的规格,计算出一线路式电子元件所需的多个参数。接着,转换该些参数。之后,依据转换后的该些参数形成该封装结构,该封装结构至少包括一基板、该线路式电子元件与一模封层。另外,转换步骤至少参考该模封层的介电常数。
Description
技术领域
本发明涉及一种封装结构及其制造方法,且特别涉及一种具有线路式电子元件的封装结构及其制造方法。
背景技术
在一些电路板模组的设计中,会将一些电子元件内埋至电路板中,或者是印刷形成于电路板上,前者内埋设计过程中电子元件会考虑电路板的介电常数(dielectric constant)与损失系数(dissipation factor),后者例如微带型传输线(Micro-strip Transmission Line)或是共平面波导(Coplanar waveguide,CPW)架构。共平面波导架构与微带型传输线比较起来最大的优点就是所有金属均在同一平面上,因此可省去一些工艺。
然而,在设计电子模组或具电路基板的封装结构过程中,有些电子元件的尺寸较大,需要较大的空间,也会占据基板上较大的面积,而其它相对较小的电子元件与其并存时,大、小电子元件高度上的落差变成无法使用的空间而形成一种浪费;另一方面,随着电路板模组功能的提升,所需电子元件的数量将跟着增加,因此增加了电路板上接垫、线路的复杂程度与密度。
在不增加电路板模组的尺寸,却要拥有更多功能的条件下,如何使电子模组、电路板模组达到微小化成为产业追求的目标。
发明内容
本发明主要目的在于利用模封层材料的特性,将线路式电子元件设计制造整合于模封层中,并且通过模封层提供三维的电性连接路线。
基于上述目的,本发明提供一种具有线路式电子元件的封装结构的制造方法,其包括:根据预设电子元件的规格,计算出其相对应的线路式电子元件所需的多个参数;转换前述参数,转换过程的计算依据至少包括封装结构所选定的模封层的介电常数;依据前述转换后的参数形成封装结构,此封装结构包括基板、线路式电子元件与模封层。其中转换过程可依预设电子元件规格可容许误差范围选择性地利用模拟软件来微调参数值。
本发明提供一种具有线路式电子元件的封装结构,其包括基板、线路式电子元件以及模封层。线路式电子元件包括至少一传输线,每一传输线具至少三个连接线,第一连接线位于基板上,第二连接线位于模封层中,第三连接线位于模封层上表面,第二连接线连接第一连接线以及第三连接线。
为了能更进一步了解本发明为达成既定目的所采取的技术、方法及功效,请参阅以下有关本发明的详细说明、附图,相信本发明的目的、特征与特点,当可由此得以深入且具体的了解,然而说明书附图与附图仅提供参考与说明用,并不用来对本发明加以限制。
附图说明
图1为本发明实施例具有线路式电子元件的封装结构的制造流程图。
图2为本发明第一实施例的封装结构立体示意图。
图3A-3E为本发明第一实施例的封装结构制造流程剖面示意图。
图4为本发明一实施例的线路式滤波器模拟的频率响应图。
图5为本发明第二实施例的封装结构立体示意图。
图6A-6E为本发明第二实施例的封装结构制造流程剖面示意图。
图7为本发明第三实施例的封装结构剖面示意图。
附图标记说明:
1、1’、1’’ 封装结构
10 基板
20、20’、20’’ 模封层
210、210’’ 孔洞
30 线路式滤波器
310、410、910 传输线
320 电容
312、412、912 第一连接线
314、414、914 第二连接线
316、416、916 第三连接线
318、418 连接端
40 线路式耦合器
50 电子元件
60 焊料
70 基材
80 第二模封层
90 线路式电子元件
920 第二传输线
922 第四连接线
924 第五连接线
926 第六连接线
d1、d2 间距
L1、L2 长度
w1、w2 宽度
S101、S102、S103 步骤
具体实施方式
本发明所称的线路式电子元件是指其整体电子元件中的一部分存在于模封层或封装结构之中,也就是说,电子元件的设计及其制造会考量模封层材料的介电常数与损失系数,即为本发明的线路式电子元件。
以下实施例中的线路式电子元件将以滤波器以及耦合器为例,说明线路式电子元件形成于立体封装结构及其制造方法,实际应用上线路式电子元件的种类还可以是非平衡变压器、电感或任何集成元件,本发明不以此为限。
图1为本发明实施例的制造流程图,其对应的封装结构1、1’绘示于图2以及图5中。图2为本发明第一实施例的立体示意图,此封装结构1中的线路式电子元件为线路式滤波器30。图3A-3E为制造流程剖面示意图,对应图2的剖面线A-A。
请参照图2及图3E,封装结构1包括基板10、模封层20’、线路式滤波器30以及电子元件50。基板10可以是印刷电路板(print circuit board, PCB)、半导体基板或者是低温共烧多层陶瓷基板(low-temperature cofired ceramics,LTCC)。模封层材料例如是环氧树脂成形模料(Epoxy Molding Compounds,EMCs)。电子元件50可以是主动元件,例如是裸晶或者是封装后的晶片,或是无源元件,例如是电容器、电阻器、电感器。当然,在实际应用上,封装结构1可以包括基板10、模封层20’和线路式滤波器30,而不包含电子元件50,如后述的第二实施例。
在本实施例中,线路式滤波器30包括三条传输线310以及三个电容320,其中每一个电容320分别和一条传输线310的一端相连接。三条传输线310彼此互相并排,相邻两条传输线310的间距为d1。传输线310的数目、电容320的电容值、两相邻传输线310的间距d1、传输线310的长度以及宽度w1等数值,可视为本发明线路式滤波器30的参数。所述参数是根据预设滤波器的规格进行计算而得,所有参数会根据不同需求与规格进行调整。
本实施例中,每条传输线310皆由导电线路所形成,包含三个第一连接线312、四个第二连接线314以及两个第三连接线316。位于两侧的传输线310进一步包括连接端318用以分别和邻近的第一连接线312相连接,以作为线路式滤波器30的输入端或者是输出端。
接下来,介绍封装结构1的制造方法,请参阅图1以及图3A-3E。如步骤S101,首先依照预设滤波器的规格及设计程序完成平面(X-Y)印刷式滤波器,此时可得多个参数,例如电容值及等效于电感的并联耦合线(parallelcoupled line)的长度。此时要注意到的是,并联耦合线的线宽、线距(width/gap)此时要参考后续工艺的模封层中进行局部线路式电子元件工艺的最小设计规范,否则会发生元件设计出来却面临到工艺无法配合的状况。另外,此时的平面(X-Y)并联耦合线的长度也不会是最终长度,主要是提供后续在模封层中进行三维布局时参考用。也就是此步骤所得的多个参数会需要一个转换计算的过程,即下一步骤S102,为方便理解,可称转换前的参数为平面参数,而转换后的参数称为三维参数。
接着步骤S102转换参数,即,将前一步骤的平面参数转换成三维参数,此三维参数是考量模封层材料的介电常数与损失系数、以及连接线结构、连接点的电性阻抗。一般而言,转换前的参数数值与转换后的参数数值会有所差异。转换后,可依预设滤波器可容许误差范围选择性地利用模拟软件来微调、验证,使线路式滤波器30符合预设滤波器的规格,最后做出三维参数,以作为后续制造线路式滤波器的工艺依据。在此步骤中,除了对线路式滤波器进行参数的微调与验证,可更进一步对封装结构1做整体特性优化的微调与验证,也就是说其内部包含线路式电子元件在内的所有电子元件间电性连接的相关参数也进行了微调与验证。
接着步骤S103,依据转换后的参数形成封装结构,也就是说,将线路式滤波器30相关参数落实形成于基板10及模封层20’中,以形成封装结构1。电性连接的相关参数亦可于此步骤制作形成。
在此针对步骤S103进一步举例说明,请参考图3A-3E并对照图2。图3A,提供基板10,形成电子元件50、电容320、第一连接线312以及连接端318于基板10上。图3B,形成模封层20于基板10上。模封层20会覆盖基板10、电容320、三个第一连接线312、连接端318以及电子元件50。图3C,形成四个孔洞210于模封层20’中。位于左右两侧的两个孔洞210会暴露出位于左右两侧的第一连接线312的一端。位于中间的两个孔洞210会暴露出位于中间的第一连接线312的两端。图3D,分别形成四个第二连接线314于孔洞210中,并分别连接第一连接线312。图3E,形成两个第三连接线316于模封层20’的上表面,并且分别与第二连接线314相连接,以使第一连接线312、第二连接线314以及第三连接线316形成一传输路径。
上述第二连接线314的形成方法例如可以是利用直通模封穿孔(throughmolding via,TMV),然而在其他实施例中,也可以是利用堆叠式导电凸块(stacked stud bump)来形成第二连接线314,也就是说,将堆叠式导电凸块当做一种电子元件,跟第一连接线、电容等其它电子元件一起先形成在基板上方,并使其分别连接于第一连接线;之后再形成模封层覆盖电容等其它电子元件、第一连接线,并且暴露出堆叠式导电凸块的一端。
传输线310除了可以布线于基板10之上,还可以布线于模封层20’之中以及模封层20’的表面,模封层20’实际上提供了传输线310更多的布线空间。
传输线310只有部分长度存在于基板10表面,其它部分则存在于模封层之中或表面,所以传输线310在封装结构1中占有的直线距离L1会小于传输线310的总长度。因而线路式滤波器30在基板10上的空间可以大幅的减少,增加了基板10的面积使用率,使用者可以根据实际需求将传输线310设计在模封层20’之中或者是之上。
另一方面,由于电子元件50以及传输线310皆设置于模封层20’中或模封层20’上,电子元件50可以和其它其电子元件50或任一连接线的传输线电性连接。如此,提供了线路式电子元件和其它电子元件50空间利用上相当大的设计灵活性。
图4为本发明第一实施例的线路式滤波器30频率响应模拟结果图。预设滤波器的工作频率可大约等于2.45GHz,利用插入损耗(insertion loss)以及折返损耗(return loss)来表示线路式滤波器30在工作频率为2.45GHz的情况下滤波的情形。
以下说明本发明第二实施例,请参阅图5,此实施例和前一实施例不同的地方在于封装结构1’中仅有线路式电子元件,例如是线路式耦合器40,而没有其它的电子元件。和前一实施例相似的部分在此不再赘述。在本实施例中,线路式耦合器40包括两条彼此平行的传输线410,并沿同一方向延伸。
图6A-6E为本发明第二实施例的封装结构1’的制造流程剖面示意图。图6A-6E的剖面图是沿着图5中封装结构1’的剖面线B-B进行剖面而得。制造方法与步骤和前一实施例相似,在此不多做赘述。
本发明还可以用于层叠封装(package on package,PoP)。图7为本发明第三实施例的封装结构1’’的剖面示意图,不同于第一实施例的地方在于本实施例中,封装结构1’’除了基板10以及模封层20’外,还包括第二模封层80以及焊料60、基材70。而线路式电子元件90包括模封层20’中的传输线910以及第二模封层80中的第二传输线920。其中,传输线910可划分为第一连接线912、第二连接线914以及第三连接线916,而第二传输线920还可以划分成第四连接线922、第五连接线924以及第六连接线926。
另外,第三连接线916与焊料60位于模封层20’以及基材70之间,第二传输线920位于基材70上,第二模封层80位于基材上。详细而言,第二模封层80覆盖基材70、第四连接线922与第五连接线924,第六连接线926位于第二模封层80上表面。传输线910通过焊料60电性连接第二传输线920,而第五连接线连接第四连接线与第六连接线。基板10、模封层20’以及传输线910的材料、结构、相对元件关系大致与第一实施例相同,在此不多做赘述。
此层叠封装的制造方法包括上述步骤S101、S102及S103,相似的部分在此不多做赘述,需特别注意部分说明如下。其中步骤S101的参数在计算时需同时包含个别的模封层20’内及第二模封层80内计划转换成线路式电子元件的预设电子元件的规格。
步骤S102在转换计算前一步骤的参数时,需考量个别的模封层20’、第二模封层80的介电常数与损失系数、以及焊料60的电性阻抗。在其它应用上,若此封装结构1’’更具有如第一实施例的其它电子元件50,则亦需同时考量线路式电子元件、电子元件50之间连接线的电性阻抗。
步骤S103,形成线路式电子元件90于封装结构1’’中,也就是说将线路式电子元件90相关参数落实形成于基板10与模封层20’、焊料60,以及基材70与第二模封层80,以形成封装结构1’’。此步骤中,可以分别完成传输线910于模封层20’中,以及第二传输线920于第二模封层80中,再通过焊料60连接此两部分。也可以先形成基板10、模封层20’以及传输线910,而方法和第一实施例相同,在此不多做赘述;之后,形成焊料60以及基材70于模封层20’上,接着形成第四连接线922于基材70上,再形成第五连接线924与第二模封层80,最后形成第六连接线926。其中第五连接线924的形成方法例如前述的直通模封穿孔(through molding via,TMV)或是堆叠式导电凸块(stacked stud bump)。
本发明实施例中所举的数量、间距、长度、宽度,以及排列方式仅为举例参数的种类,以说明本发明如何将预设电子元件的规格转换成线路式电子元件并实现在封装结构中,在其他实施例中,也可以针对其他种类的电子元件来进行各项参数的设计,本发明不限制参数的种类。另需特别说明的是,在实际应用上,线路式电子元件也可以是一条传输线所构成,例如电感,所以本发明所举传输线数目仅为举例说明。
综上所述,本发明线路式电子元件利用模封层做为布线的空间,相较于以往的二维平面电性连接路线,本发明通过模封层提供三维的电性连接路线。另,因本发明可以整合模封层材料的特性,例如介电常数(dielectric constant)、损失系数(dissipation factor),连接点的材料,例如焊料,连接线的连接结构,例如直通模封穿孔、堆叠式导电凸块等等,将线路式电子元件设计制造整合于封装结构中,封装结构的设计因而更具灵活性;且,将局部线路式电子元件形成于垂直基板面积方向的空间中,可以减少线路式电子元件在基板上占据的面积,达到微小化的目的。
以上所述仅为本发明的实施例,其并非用以限定本发明的专利保护范围。任何熟习相像技艺者,在不脱离本发明的精神与范围内,所作的更动及润饰的等效替换,仍为本发明的专利保护范围内。
Claims (10)
1.一种具有线路式电子元件的封装结构的制造方法,其特征在于,该封装结构的制造方法包括:
根据一预设电子元件的规格,计算出一线路式电子元件所需的多个参数;
转换该些参数;
依据转换后的该些参数形成该封装结构,该封装结构至少包括一基板、该线路式电子元件与一模封层;
其中该转换步骤至少参考该模封层的介电常数。
2.如权利要求1所述的封装结构的制造方法,其特征在于,该转换步骤还包括:利用模拟软件来微调该些参数。
3.如权利要求1所述的封装结构的制造方法,其特征在于,形成该线路式电子元件于该封装结构中的步骤还包括:
形成至少一传输线,其中该传输线的至少一第一连接线位于该基板上;
形成该模封层于该基板上,该模封层包含该传输线的至少一第二连接线;
形成该传输线的至少一第三连接线于该模封层上方;
其中该第一连接线、该第二连接线以及该第三连接线相互电性连接。
4.如权利要求3所述的封装结构的制造方法,其特征在于,还包括:
形成至少一焊料以及一基材于该模封层上;
形成至少一第四连接线于该基材上,该些第四连接线至少其中之一通过该焊料连接该第三连接线;
形成至少一第五连接线与一第二模封层;
形成至少一第六连接段位于该第二模封层上方;
其中,该些第五连接线分别对应地连接该些第四连接线与该些第六连接线。
5.一种具有线路式电子元件的封装结构,其特征在于,该具有线路式电子元件的封装结构包括:
一基板;
一线路式电子元件,该线路式电子元件包括至少一传输线;
一模封层,该模封层位于该基板上,
其中该传输线具有至少一第一连接线、至少一第二连接线以及至少一第三连接线,该第一连接线位于该基板上且为该模封层覆盖,该第二连接线位于该模封层中,该第三连接线位于该模封层上,且该第二连接线连接该第一连接线以及该第三连接线;
其中该线路式电子元件是根据多个参数进行设计,该些参数是根据一预设电子元件的规格以及参考该模封层的介电常数、该传输线的电性阻抗计算而得,使得该线路式电子元件符合该预设电子元件的规格。
6.如权利要求5所述的封装结构,其特征在于,还包括一电子元件,该电子元件位于该基板上,且该模封层覆盖该电子元件。
7.如权利要求5所述的封装结构,其特征在于,该封装结构还包括:
一基材,该基材位于该模封层上,其中该第三连接线位于该模封层以及该基材之间;
一第二传输线,位于该基材上,该第二传输线具有至少一第四连接线、至少一第五连接线以及至少一第六连接线,该第四连接线电性连接该第三连接线;
一第二模封层,该第二模封层位于该基材上,且覆盖该第四连接线以及该第五连接线,而该第六连接段位于该第二模封层上,该第五连接线连接该第四连接线与该第六连接线,其中该传输线以及该第二传输线构形成一传输路径。
8.如权利要求7所述的封装结构,其特征在于,该第二连接线或该第五连接线是为直通模封穿孔或堆叠式导电凸块。
9.如权利要求5所述的封装结构,其特征在于,该些参数包括该传输线的长度及宽度。
10.如权利要求5所述的封装结构,其特征在于,该基板包括印刷电路板、半导体基板或是低温共烧多层陶瓷基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410182893.6A CN105025663B (zh) | 2014-04-30 | 2014-04-30 | 具有线路式电子元件的封装结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410182893.6A CN105025663B (zh) | 2014-04-30 | 2014-04-30 | 具有线路式电子元件的封装结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105025663A true CN105025663A (zh) | 2015-11-04 |
CN105025663B CN105025663B (zh) | 2019-05-10 |
Family
ID=54415252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410182893.6A Active CN105025663B (zh) | 2014-04-30 | 2014-04-30 | 具有线路式电子元件的封装结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105025663B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113193878A (zh) * | 2021-04-25 | 2021-07-30 | 环旭(深圳)电子科创有限公司 | 信号路径搜寻方法及其系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101150107A (zh) * | 2007-10-30 | 2008-03-26 | 日月光半导体制造股份有限公司 | 基板阻抗匹配的装置 |
CN101393579A (zh) * | 2008-11-10 | 2009-03-25 | 福建星网锐捷网络有限公司 | 一种高速互连系统的仿真设计方法及系统 |
CN102027633A (zh) * | 2008-06-24 | 2011-04-20 | 国际商业机器公司 | 用于提供具有固定特性阻抗的片上可变延迟传输线的设计结构、结构和方法 |
CN102543927A (zh) * | 2010-12-14 | 2012-07-04 | 欣兴电子股份有限公司 | 嵌埋穿孔中介层的封装基板及其制造方法 |
CN103094244A (zh) * | 2011-10-31 | 2013-05-08 | 欣兴电子股份有限公司 | 嵌埋穿孔中介层的封装基板及其制法 |
CN103400829A (zh) * | 2012-08-01 | 2013-11-20 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
-
2014
- 2014-04-30 CN CN201410182893.6A patent/CN105025663B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101150107A (zh) * | 2007-10-30 | 2008-03-26 | 日月光半导体制造股份有限公司 | 基板阻抗匹配的装置 |
CN102027633A (zh) * | 2008-06-24 | 2011-04-20 | 国际商业机器公司 | 用于提供具有固定特性阻抗的片上可变延迟传输线的设计结构、结构和方法 |
CN101393579A (zh) * | 2008-11-10 | 2009-03-25 | 福建星网锐捷网络有限公司 | 一种高速互连系统的仿真设计方法及系统 |
CN102543927A (zh) * | 2010-12-14 | 2012-07-04 | 欣兴电子股份有限公司 | 嵌埋穿孔中介层的封装基板及其制造方法 |
CN103094244A (zh) * | 2011-10-31 | 2013-05-08 | 欣兴电子股份有限公司 | 嵌埋穿孔中介层的封装基板及其制法 |
CN103400829A (zh) * | 2012-08-01 | 2013-11-20 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113193878A (zh) * | 2021-04-25 | 2021-07-30 | 环旭(深圳)电子科创有限公司 | 信号路径搜寻方法及其系统 |
Also Published As
Publication number | Publication date |
---|---|
CN105025663B (zh) | 2019-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150131248A1 (en) | Three-dimensional modules for electronic integration | |
CN104170076A (zh) | 用于毫米波半导体裸片的电子封装 | |
CN1338119A (zh) | 用于具有高q电抗元件的集成电路的设备和方法 | |
WO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
CN103295979A (zh) | 封装结构及其制造方法 | |
US9538644B2 (en) | Multilayer wiring substrate and module including same | |
CN110268520A (zh) | 用于集成功率芯片以及形成散热器的汇流条的方法 | |
CN105025663A (zh) | 具有线路式电子元件的封装结构及其制造方法 | |
CN205213161U (zh) | 多层基板 | |
CN101802989A (zh) | 形成用于集成电路器件的任意结构的方法和设备 | |
US9155198B2 (en) | Electronic module allowing fine tuning after assembly | |
CN105024556A (zh) | 基于低温共烧陶瓷混合集成的dc-dc变换器及其制造方法 | |
TWI557871B (zh) | 具有線路式電子元件的封裝結構及其製造方法 | |
US20170162549A1 (en) | Electronic assemblies | |
US20130133928A1 (en) | Printed circuit board and method for manufacturing the same | |
CN112151487A (zh) | 布线结构及其制造方法 | |
TWI775280B (zh) | 電容集成結構、電容單元及其製造方法 | |
CN108811368A (zh) | 连接元件和基于该连接元件的pcb板的组装方法 | |
CN104604341A (zh) | 布线基板及其制造方法 | |
Chauhan et al. | Design and performance of power amplifier integration with BAW filter on a silicon-ceramic composite and standard epoxy/glass substrate | |
KR100913722B1 (ko) | 멀티 칩 패키지 및 그 제조방법 | |
CN111446528B (zh) | 基于立体电感的双层硅基滤波器 | |
KR102434441B1 (ko) | 세라믹 적층형 반도체 패키지 및 패키징 방법 | |
JP2011044847A (ja) | 多層回路及びパッケージ | |
US20230402356A1 (en) | Interdigital capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |