CN112151487A - 布线结构及其制造方法 - Google Patents

布线结构及其制造方法 Download PDF

Info

Publication number
CN112151487A
CN112151487A CN201910802387.5A CN201910802387A CN112151487A CN 112151487 A CN112151487 A CN 112151487A CN 201910802387 A CN201910802387 A CN 201910802387A CN 112151487 A CN112151487 A CN 112151487A
Authority
CN
China
Prior art keywords
layer
insulating wall
cells
cell
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910802387.5A
Other languages
English (en)
Inventor
黃文宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN112151487A publication Critical patent/CN112151487A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种布线结构包含第一单元、第二单元、第一绝缘壁、第一重分布层和第三单元。所述第一单元安置在第一高程处并且具有第一电路层和围绕所述第一电路层的第一介电层。所述第二单元安置在所述第一高程处并且具有第二电路层和围绕所述第二电路层的第二介电层。所述第一绝缘壁安置在所述第一单元与所述第二单元之间。所述第一重分布层安置在所述第一单元和所述第二单元上，并且电连接在所述第一单元与所述第二单元之间。所述第三单元安置在所述第一重分布层上并且具有第三电路层和围绕所述第三电路层的第三介电层。

Description

布线结构及其制造方法
技术领域
本发明涉及布线结构，并且更确切地说，涉及解离布线结构及其制造方法。
背景技术
随着技术的进步，半导体芯片集成了增长数量的电子组件以增强性能。相应地，半导体芯片配备有相对更多的输入/输出(I/O)连接件。
用于封装或组装半导体芯片的衬底可能需要按比例放大直到实现半导体芯片的增大数量的I/O连接件。然而，随着封装衬底的大小的增长，半导体芯片(装置)封装的弯曲可以是相对严重的，这可能不利地影响半导体装置封装的产率。
发明内容
在一些实施例中，本发明公开了一种布线结构。布线结构包含第一单元、第二单元、第一绝缘壁、第一重分布层和第三单元。第一单元安置在第一高程处并且具有第一电路层和围绕第一电路层的第一介电层。第二单元安置在第一高程处并且具有第二电路层和围绕第二电路层的第二介电层。第一绝缘壁安置在第一单元与第二单元之间。第一重分布层安置在第一单元和第二单元上。第一重分布层电连接在第一单元与第二单元之间。第三单元安置在第一重分布层上并且具有第三电路层和围绕第三电路层的第三介电层。
在一些实施例中，本发明公开了一种制造布线结构的方法。所述方法包含：提供多个第一单元；囊封多个第一单元以形成第一单元的层；在第一单元的层上形成第一重分布层；提供多个第二单元；囊封多个第二单元以形成第二单元的层；以及将第二单元的层堆叠到第一重分布层上。
在一些实施例中，本发明公开了一种多层衬底。多层包含第一层、第一重分布层和第二层。第一层具有嵌入在第一绝缘材料中的多个第一单元。第一重分布层安置在第一层上。第二层具有嵌入在第二绝缘材料中的多个第二单元，并且安置在第一重分布层上。
在一些实施例中，本发明公开了一种布线结构。布线结构包含第一子单元、第二子单元、第一绝缘壁和第三重分布层。第一子单元安置在第一高程处并且具有第一电路层、围绕第一电路层的第一介电层，以及安置在第一电路层上的第一重分布层。第二子单元安置在第一高程处并且具有第二电路层、围绕第二电路层的第二介电层，以及安置在第二电路层上的第二重分布层。第一绝缘壁安置在第一子单元与第二子单元之间。第三重分布层安置在第一子单元和第二子单元上，并且电连接在第一子单元与第二子单元之间。
在一些实施例中，本发明公开了一种制造布线结构的方法。方法包含提供多个第一子单元、囊封多个第一子单元以形成多个第一单元，以及囊封多个第一单元以形成第一单元的层。
在一些实施例中，本发明公开了一种衬底。衬底包含嵌入在第一绝缘材料中的多个单元，并且多个单元中的至少一个包括嵌入在第二绝缘材料中的多个子单元。
附图说明
当结合附图阅读时，从以下详细描述容易理解本发明的一些实施例的方面。应注意各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见任意增大或减小。
图1说明根据本发明的一些实施例的布线结构的面板的透视图。
图2说明如图1中所示的面板1的层10的布局。
图3说明根据本发明的一些实施例的布线结构。
图3A、图3B、图3C、图3D和图3E说明根据本发明的一些实施例的制造布线结构的方法。
图4说明根据本发明的一些实施例的另一布线结构的截面图。
图5说明本发明的布线结构的面板的比较实施例。
图6A说明根据本发明的一些实施例的布线结构的面板的组装视图。
图6B说明如图6A中所示的布线结构的面板的分解视图。
图7A说明根据本发明的一些实施例的布线结构的截面图。
图7B说明根据本发明的一些实施例的另一布线结构的截面图。
图8A、图8B、图8C、图8D和图8E说明根据本发明的一些实施例的制造布线结构的方法。
图9说明本发明的布线结构的比较实施例。
具体实施方式
贯穿图式和详细描述使用共同参考标号来指示相同或类似组件。根据以下结合附图作出的详细描述将容易理解本发明的实施例。
下文详细论述本发明的实施例。然而，应了解，本发明提供了可在多种多样的特定情境中实施的许多适用的概念。所论述的特定实施例仅仅是说明性的且并不限制本发明的范围。
为了满足增大I/O计数的要求，应增大衬底的介电层的数量。在一些比较性实施例中，核心衬底的制造过程可包含以下阶段。首先，提供具有安置在核心的两侧上的两个铜箔的核心。随后，多个介电层和多个电路层形成或堆叠在两个铜箔上。一个电路层可以嵌入在一个对应的介电层中。因此，核心衬底可包含多个堆叠介电层和在核心的两侧上嵌入在介电层中的多个电路层。由于此类核心衬底的电路层的线宽/线距(L/S)可大于或等于10微米(μm)/10μm，所以此类核心衬底的介电层的数量相对较大。虽然此类核心衬底的制造成本相对较低，但是此类核心衬底的电路层和介电层的制造产率也相对较低，并且因此，此类核心衬底的产率相对较低。
本发明的至少一些实施例提供具有产率和制造成本的有利的妥协的布线结构。本发明的至少一些实施例进一步提供用于制造布线结构的技术。
图1说明根据本发明的一些实施例的布线结构1的面板的透视图。
参考图1，布线结构1的面板可包含层10和重分布层10'。面板1可包含多层结构。面板1可包含层10和重分布层10'的堆叠结构。面板1可包含多个布线结构11。
布线结构11可包含多层结构。通过使用沿切割线(或划痕线)S的切割技术布线结构11可以与面板1分离。虽然在图1中布线结构11布置或安置成矩形或类矩形形状，然而，预期布线结构11可以布置成除上述形状之外的形状。
图2说明如图1中所示的面板1的层10的布局。
参考图2，层10可包含单元11a、单元11b、单元11c和单元11d。可包含多层结构的布线结构11可包含如虚线框中所示的单元11a、单元11b、单元11c和单元11d。虽然图2说明可具有四个单元的布线结构11的层10，然而，预期布线结构11的层10可包含更多或更少单元。
图3说明根据本发明的一些实施例的布线结构11。
参考图3，布线结构11可包含单元111、单元112、单元113、单元114和其它单元(未在图3中表示)。
单元111可以安置在高程E1处。单元111可具有电路层111a。单元111可具有介电层111b。介电层111b可以围绕电路层111a。单元111可具有核心111c。在本发明的一些其它实施例中可以消除核心111c。
单元112可以安置在与高程E1基本上相同的高程处。单元112可具有电路层112a。单元112可具有介电层112b。介电层112b可以围绕电路层112a。单元112可具有核心112c。在本发明的一些其它实施例中可以消除核心112c。
布线结构11可具有安置在单元111与112之间的绝缘壁115。布线结构11可具有安置在单元111和112上的重分布层116。重分布层116可以电连接在单元111与112之间。绝缘壁115可包含基本上不同于介电层111b的材料。绝缘壁115可包含基本上与介电层111b相同的材料。绝缘壁115可包含囊封物或囊封材料。绝缘壁115可包含微粒。绝缘壁115可包含树脂和填充物(或微粒)。绝缘壁115可包含模制化合物。绝缘壁115可包含热固性材料。绝缘壁115可包含热塑性材料。
绝缘壁115可以围绕单元111。绝缘壁115可以包围单元111。绝缘壁115可以与单元111直接接触。
绝缘壁115可以围绕单元112。绝缘壁115可以包围单元112。绝缘壁115可以与单元112直接接触。
重分布层116可以安置在绝缘壁115上。重分布层116可以与绝缘壁115直接接触。
单元113可以安置在重分布层116上。单元113可具有电路层113a。单元113可具有介电层113b。介电层113b可以围绕电路层113a。单元113可具有核心113c。重分布层116可以电连接到单元113。在本发明的一些其它实施例中可以消除核心113c。
电路层111a可能具有基本上与电路层112a相同的间距。电路层111a可能具有基本上与电路层112a相同的导线长度/空间。电路层111a可能具有基本上与电路层113a相同的间距。电路层111a可能具有基本上与电路层113a相同的导线长度/空间。电路层111a可能具有基本上与重分布层116相同的间距。电路层111a可能具有基本上与重分布层116相同的导线长度/空间。电路层111a可能具有基本上不同于重分布层116的间距。电路层111a可能具有基本上不同于重分布层116的导线长度/空间。电路层111a可能具有大致10μm的间距。电路层111a可能具有大致10μm/10μm的导线长度/空间。电路层111a可能具有小于大致10μm/10μm的导线长度/空间。
单元114可以安置在重分布层116上。单元114可以具有电路层114a。单元114可以具有介电层114b。介电层114b可以围绕电路层114a。单元113和114可以安置在基本上相同的高程E2处。电路层113a可能具有基本上与电路层114a相同的间距。电路层113a可能具有基本上与电路层114a相同的导线长度/空间。
布线结构11可包含安置在单元113与114之间的绝缘壁117。绝缘壁117可包含基本上与绝缘壁115相同的材料。绝缘壁117可包含基本上不同于绝缘壁115的材料。绝缘壁117可以围绕单元113。绝缘壁117可以包围单元113。绝缘壁117可以与单元113直接接触。
绝缘壁117可以围绕单元114。绝缘壁117可以包围单元114。绝缘壁117可以与单元114直接接触。
布线结构11可包含安置在单元113和单元114上的重分布层118。重分布层118可以电连接在单元113与114之间。重分布层118可以安置在绝缘壁117上。重分布层118可以与绝缘壁117直接接触。
电路层113a可以具有基本上与重分布层118相同的间距。电路层113a可能具有基本上与重分布层118相同的导线长度/空间。电路层113a可能具有基本上不同于重分布层118的间距。电路层113a可能具有基本上不同于重分布层118的导线长度/空间。
图3A、图3B、图3C、图3D和图3E说明根据本发明的一些实施例的制造布线结构的方法。
图3A说明一些布线结构单元11a、11b、11c、11d、11e、11f、11g、11h和11i，其可通过测试并且可被称作良好单元或功能单元。
图3B说明如图3A中所示的单元的布局。
参考图3B，单元11a、11b、11c、11d、11e、11f、11g、11h和11i可以布置、安置或构建在图案中，例如但不限于正方形、类正方形形状、矩形、类矩形形状、圆形形状或其它形状。单元11a、11b、11c、11d、11e、11f、11g、11h和11i中的一个可以由绝缘壁12或绝缘材料12围绕。单元11a、11b、11c、11d、11e、11f、11g、11h和11i中的一个可以由绝缘壁12或绝缘材料12包围。绝缘壁12或囊封材料12可囊封单元11a、11b、11c、11d、11e、11f、11g、11h和11i。囊封材料12可用于通过例如但不限于模制技术来囊封单元11a、11b、11c、11d、11e、11f、11g、11h和11i。绝缘壁12或囊封材料12可以与单元11a、11b、11c、11d、11e、11f、11g、11h和11i中的一个的横向表面(未表示)直接接触。
图3C说明跨越如图3B中所示的线AA'的结构的截面图。
参考图3C，单元11a和11b可以安置在基本上相同的高程处。单元11a和11b可以通过绝缘壁12分离。绝缘壁12可以围绕单元11a。绝缘壁12可以围绕单元11b。绝缘壁12可以包围单元11a。绝缘壁12可以包围单元11b。绝缘壁12可以与单元11a直接接触。绝缘壁12可以与单元11b直接接触。绝缘壁12可以与单元11a的横向表面(未表示)直接接触。绝缘壁12可以与单元11b的横向表面(未表示)直接接触。
单元11a和11b中的每一个可以具有表面11a1、与表面11a1相对的表面11a2，以及在表面11a1与表面11a2之间延伸的表面11a3。囊封单元11a和11b可包含囊封单元11a和11b中的每一个的表面11a3，并且暴露单元11a和11b中的每一个的表面11a1和表面11a2。
参考图3D，重分布层116'形成在经重构结构上，如图3B中所示。重分布层116'可以与如图1中所示的重分布层10'相同或类似。
在如图3C中所示的结构上形成重分布层116'可包含将重分布层116'电连接到经重构结构。重分布层116'可以安置在绝缘壁12上。重分布层116'可以形成在单元11a上。重分布层116'可以形成在单元11b上。
参考图3E，如图3A、图3B和图3C中所示的操作可以重复以形成如图1中所示的布线结构1的堆叠结构或面板。切割技术可以沿划痕线S应用或执行以形成如参考图3所说明和描述的一些布线结构11。
单元11c和11d中的每一个可以具有表面11c1、与表面11c2相对的表面11c2，以及在表面11c1与表面11c2之间延伸的表面11c3。囊封单元11c和11d可包含囊封单元11c和11d中的每一个的表面11c3并且暴露单元11c和11d中的每一个的表面11c1和表面11c2。
单元11c和11d的层可以堆叠到单元11a和11b的层上。在单元11c和11d的层上形成重分布层118'可包含将重分布层118'电连接到单元11c和11d的层。重分布层118'可以安置在绝缘壁117'上。重分布层118'可以形成在单元11c上。重分布层118'可以形成在单元11d上。单元11c和11d的层可以堆叠到重分布层116'上。将单元11c和11d的层堆叠到重分布层116'上可包含将重分布层116'电连接到单元11c和11d的层。
图3E说明多层结构衬底。如图3E中所示，多层结构衬底可能具有层，所述层具有嵌入在绝缘材料12中的多个单元(例如，单元11a和11b)。多层结构衬底可能具有安置在单元11a和11b的层上的重分布层116'。多层结构衬底可包含层，所述层具有嵌入在绝缘材料12中的多个单元(例如，单元11c和11d)。单元11c和11d的层可以安置在重分布层116'上。多个单元(例如，单元11a和11b)中的一个可以通过绝缘材料12与另一个分离。多个单元(例如，单元11c和11d)中的一个可以通过绝缘材料12与另一个分离。重分布层118'可以安置在单元11c和11d的层上。重分布层118'可以电连接到单元11c和11d的层。重分布层116'可以电连接到单元11a和11b的层。重分布层116'可以电连接到单元11c和11d的层。
如图3A、图3B、图3C、图3D和图3E中所说明的操作可以改进产率。假设布线结构1的面板可包含总共X个单元，并且如果在制造期间布线结构单元故障，那么故障率可被确定为
Figure BDA0002182685100000071
假设布线结构1的面板中的单元的每个层(例如，如图1中所示的层10)的缺陷计数是每层6个单元，并且一个单层的故障率可被确定为
Figure BDA0002182685100000072
假设布线结构1的面板可包含布线结构单元的Y个层，并且布线结构1的面板的产率可被确定为
Figure BDA0002182685100000073
举例来说，假设布线结构1的面板具有80个单元和10个层，五层结构可以通过如参考图3A、图3B、图3C、图3D和图3E所描述和说明的方法形成，具有大致
Figure BDA0002182685100000074
的产率。另一五层结构可以通过如参考图3A、图3B、图3C、图3D和图3E所描述和说明的方法形成，具有大致
Figure BDA0002182685100000075
的产率。相应地，十层结构可以通过堆叠两个五层结构形成，具有大致
Figure BDA0002182685100000076
的产率。
此外，在图3B中单元11a、11b、11c、11d、11e、11f、11g、11h和11i中的每一个可能已经通过测试并且经重构，这可以促进布线结构1的面板的产率的改进。
图4说明根据本发明的一些实施例的另一布线结构的截面图。
参考图4，布线结构11a'类似于如参考图3所说明和描述的布线结构11，不同之处在于布线结构11a'进一步包含重分布层121。
重分布层121可以安置在重分布层118上。布线结构11a可进一步包含中间层122，所述中间层可以安置在重分布层118与121之间。
图5说明本发明的布线结构的面板的比较实施例。
布线结构1'的面板可包含堆叠电路层10”。电路层10”可以具有一些布线结构单元11a'、11b'、11c'、11d'……。布线结构1'的面板可能不具有安置在电路层10”与另一邻近电路层10”之间的分布层。电路层10”不同于如图1中所示的层10。电路层10”不含囊封材料。布线结构1'的面板可以通过堆叠电路层10”形成。
假设布线结构1'的面板可包含总共X个单元，并且如果在制造期间布线结构单元故障，那么故障率可被确定为
Figure BDA0002182685100000077
假设布线结构1'的面板中的单元的每个层(例如，如图5中所示的层10”)的缺陷计数是每层6个单元，并且一个单层的故障率可被确定为
Figure BDA0002182685100000078
假设布线结构1'的面板可包含布线结构单元的Y个层，并且布线结构1'的面板的产率可被确定为
Figure BDA0002182685100000081
举例来说，假设布线结构1'的面板具有20个单元和10个层，十层结构1'可以通过如上文所描述的堆叠方法形成，具有大致
Figure BDA0002182685100000082
的产率。
此外，一个单个电路层10”中的每个故障的单元可能引起布线结构11A'的故障，这可能不利地影响布线结构1'的面板的产率。
图6A说明根据本发明的一些实施例的布线结构的面板的组装视图。
参考图6A，布线结构2的面板可包含层20和重分布层20'。面板2可包含多层结构。面板2可包含层20和重分布层20'的堆叠结构。
虽然未在图6A中说明，但是预期布线结构2的面板可包含堆叠到彼此的更多层20'和20。虽然并未在图6A中说明，但是预期布线结构2的面板可包含彼此交错的更多层20'和20。
图6B说明如图6A中所示的布线结构的面板的分解视图。
参考图6B，布线结构2a可包含多层结构。可包含单元201和重分布单元201'的布线结构2a可以通过沿切割线(或划痕线)S使用切割技术而与面板2分离。虽然在图6B中面板2的布线结构布置或安置成矩形或类矩形形状，然而，预期布线结构可以布置成除上述形状之外的形状。
参考图6B，层20可包含各种单元(例如，单元201、202、203、204……)。单元201可包含子单元201a、子单元201b、子单元201c和子单元201d。虽然图6B说明层20的单元201可以具有四个子单元201a、201b、201c和201d，然而，在本发明的一些其它实施例中预期层20的单元201可包含更多或更少子单元。子单元201a、201b、201c和201d可以通过绝缘材料201e囊封。子单元201a、201b、201c和201d可以由绝缘材料201e围绕。子单元201a、201b、201c和201d可以由绝缘材料201e包围。子单元201a、201b、201c和201d可以与绝缘材料201e直接接触。
层20的单元(例如，单元201、202、203、204……)可以通过绝缘材料201f囊封。层20的单元(例如，单元201、202、203、204……)可以由绝缘材料201f围绕。层20的单元(例如，单元201、202、203、204……)可以由绝缘材料201f包围。层20的单元(例如，单元201、202、203、204……)可以与绝缘材料201f直接接触。
图7A说明如图6B中所示的布线结构2a的截面视图。布线结构2a可包含子单元201a、子单元201b、子单元201c(未在图7A中示出)、子单元201d(未在图7A中示出)，以及重分布单元201'。
重分布单元201'可以安置在子单元201a上。重分布单元201'可以安置在子单元201b上。重分布单元201'可以安置在子单元201c上。重分布单元201'可以安置在子单元201d上。重分布单元201'可以电连接到子单元201a。重分布单元201'可以电连接到子单元201b。重分布单元201'可以电连接到子单元201c。重分布单元201'可以电连接到子单元201d。
子单元201a可以安置在高程E3处。子单元201a可能具有电路层2011。子单元201a可能具有介电层2012。介电层2012可以围绕电路层2011。子单元201a可以具有核心2013。在本发明的一些其它实施例中可以消除核心2013。
子单元201b可以安置在与高程E3基本上相同的高程处。子单元201b可能具有电路层2021。子单元201b可能具有介电层2022。介电层2022可以围绕电路层2021。子单元201b可能具有核心2023。在本发明的一些其它实施例中可以消除核心2023。子单元201b可以具有与子单元201a相同或类似的结构。
布线结构2a可以具有安置在子单元201a与子单元201b之间的绝缘壁201e'。布线结构2a可以具有安置在子单元201a与子单元201c之间的绝缘壁201e'。布线结构2a可以具有安置在子单元201a与子单元201d之间的绝缘壁201e'。布线结构2a可以具有安置在子单元201b与子单元201c之间的绝缘壁201e'。布线结构2a可以具有安置在子单元201b与子单元201d之间的绝缘壁201e'。布线结构2a可以具有安置在子单元201c与子单元201d之间的绝缘壁201e'。
绝缘壁201e'可以围绕子单元201a。绝缘壁201e'可以围绕子单元201b。绝缘壁201e'可以围绕子单元201c。绝缘壁201e'可以围绕子单元201d。绝缘壁201e'可以包围子单元201a。绝缘壁201e'可以包围子单元201b。绝缘壁201e'可以包围子单元201c。绝缘壁201e'可以包围子单元201d。绝缘壁201e'可以与子单元201a直接接触。绝缘壁201e'可以与子单元201b直接接触。绝缘壁201e'可以与子单元201c直接接触。绝缘壁201e'可以与子单元201d直接接触。
绝缘壁201e'可包含基本上不同于介电层2012的材料。绝缘壁201e'可包含基本上与介电层2012相同的材料。绝缘壁201e'可包含囊封物或囊封材料。绝缘壁201e'可包含微粒。绝缘壁201e'可包含树脂和填充物(或微粒)。绝缘壁201e'可包含模制化合物。绝缘壁201e'可包含热固性材料。绝缘壁201e'可包含热塑性材料。
子单元(例如，子单元201a、子单元201b、子单元201c和子单元201d)中的每一个可包含重分布层。举例来说，子单元201a可包含重分布层2014。举例来说，子单元201b可包含重分布层2024。
子单元(例如，子单元201a、子单元201b、子单元201c和子单元201d)中的每一个可包含安置在重分布层与电路层之间的中间层。举例来说，子单元201a可包含安置在重分布层2014与电路层2011之间的中间层2015。举例来说，子单元201b可包含安置在重分布层2024与电路层2021之间的中间层2025。
绝缘壁201e'可包含基本上与介电层2022相同或类似的材料。绝缘壁201e'可包含基本上不同于介电层2022的材料。绝缘壁201e'可以围绕重分布层2014。绝缘壁201e'可以包围重分布层2014。绝缘壁201e'可以与重分布层2014直接接触。
绝缘壁201e'可以围绕重分布层2024。绝缘壁201e'可以包围重分布层2024。绝缘壁201e'可以与重分布层2024直接接触。
重分布层201'可以安置在绝缘壁201e'上。重分布层201'可以与绝缘壁201e'直接接触。
绝缘壁201e'可以具有暴露于空气的横向表面S1。重分布层201'可以具有横向表面(未表示)。重分布层201'可以具有可以与绝缘壁201e'的表面S1基本上共面的横向表面(未表示)。绝缘壁201e'的表面S1可能具有相对大的表面粗糙度。
电路层2011可能具有基本上与电路层2012相同的间距。电路层2011可能具有基本上与电路层2012相同的导线长度/空间。电路层2011可能具有基本上与重分布层201'相同的间距。电路层2011可能具有基本上与重分布层201'相同的导线长度/空间。电路层2011可能具有基本上不同于重分布层201'的间距。电路层2011可能具有基本上不同于重分布层201'的导线长度/空间。电路层2011可能具有大致10μm的间距。电路层2011可能具有大致10μm/10μm的导线长度/空间。电路层2011可能具有小于大致10μm/10μm的导线长度/空间。
重分布层2014可能具有基本上不同于电路层2012的间距。重分布层2014可能具有基本上小于电路层2012的间距。重分布层2014可能具有基本上不同于电路层2012的导线长度/空间。重分布层2014可能具有基本上小于电路层2012的导线长度/空间。重分布层2014可能具有基本上不同于重分布层201'的导线长度/空间。重分布层2014可能具有基本上小于重分布层201'的导线长度/空间。
重分布层2014可包含扇出层。重分布层2014可能具有大致2μm/2μm的导线长度/空间。重分布层2014可能具有小于大致2μm/2μm的导线长度/空间。重分布层2014可以有助于减小子单元201a的大小。重分布层2014可以有助于减小子单元201a的厚度。
重分布层2024可以具有与重分布层2014类似或相同的结构。
图7B说明根据本发明的一些实施例的另一布线结构的截面图。
参考图7B，布线结构2a'类似于如参考图7A所说明和描述的布线结构2a，不同之处在于布线结构2a'可以进一步包含绝缘壁201f'。
绝缘壁201f'可以围绕子单元201a。绝缘壁201f'可以围绕子单元201b。绝缘壁201f'可以围绕子单元201c。绝缘壁201f'可以围绕子单元201d。绝缘壁201f'可以围绕绝缘壁201e'。
绝缘壁201f'可以包围子单元201a。绝缘壁201f'可以包围子单元201b。绝缘壁201f'可以包围子单元201c。绝缘壁201f'可以包围子单元201d。绝缘壁201f'可以包围绝缘壁201e'。
绝缘壁201f'可以通过绝缘壁201e'与子单元201a分离或间隔开。绝缘壁201f'可以通过绝缘壁201e'与子单元201b分离或间隔开。绝缘壁201f'可以通过绝缘壁201e'与子单元201c分离或间隔开。绝缘壁201f'可以通过绝缘壁201e'与子单元201d分离或间隔开。
绝缘壁201e'可以安置在子单元201a与绝缘壁201f'之间。绝缘壁201e'可以安置在子单元201b与绝缘壁201f'之间。绝缘壁201e'可以安置在子单元201c与绝缘壁201f'之间。绝缘壁201e'可以安置在子单元201d与绝缘壁201f'之间。
绝缘壁201f'可以与绝缘壁201e'直接接触。绝缘壁201f'可以与重分布层201'直接接触。绝缘壁201e'可以与重分布层201'直接接触。重分布层201'可以安置在绝缘壁201e'上。重分布层201'可以安置在绝缘壁201f'上。
绝缘壁201f'可包含基本上不同于绝缘壁201e'的材料。绝缘壁201f'可包含基本上与绝缘壁201e'相同的材料。绝缘壁201f'可包含囊封物或囊封材料。绝缘壁201f'可包含微粒。绝缘壁201f'可包含树脂和填充物(或微粒)。绝缘壁201f'可包含模制化合物。绝缘壁201f'可包含热固性材料。绝缘壁201f'可包含热塑性材料。
图8A、图8B、图8C、图8D和图8E说明根据本发明的一些实施例的制造布线结构的方法。
图8A说明一些子单元201a、201b、201c和201d，其可通过测试并且可被称作良好子单元或功能子单元。
图8B说明具有如图8A中所示的子单元的一些单元201。
参考图8B，单元201可包含子单元201a、子单元201b、子单元201c和子单元201d。子单元201a、子单元201b、子单元201c和子单元201d可以布置、安置或构建在图案中，例如但不限于正方形、类正方形形状、矩形、类矩形形状、圆形形状或其它形状。子单元201a、201b、201c和201d中的一个可以由绝缘壁201e'或绝缘材料201e'围绕。子单元201a、201b、201c和201d中的一个可以由绝缘壁201e'或绝缘材料201e'包围。绝缘壁201e'或囊封材料201e'可囊封子单元201a、201b、201c和201d。囊封材料201e'可用于通过例如但不限于模制技术来囊封子单元201a、201b、201c和201d。绝缘壁201e'或囊封材料201e'可以与子单元201a、201b、201c和201d中的一个的横向表面(未表示)直接接触。
图8C说明跨越如图8B中所示的线BB'的结构的截面图。
参考图8C，子单元201a和201b可以安置在基本上相同的高程处。子单元201a和201b可以通过绝缘壁201e分离。绝缘壁201e可以围绕子单元201a。绝缘壁201e可以围绕子单元201b。绝缘壁201e可以包围子单元201a。绝缘壁201e包围子单元201b。绝缘壁201e可以与子单元201a直接接触。绝缘壁201e可以与子单元201b直接接触。绝缘壁201e可以与子单元201a的横向表面(未表示)直接接触。绝缘壁201e可以与子单元201b的横向表面(未表示)直接接触。
如8C中所示，子单元201a和201b中的每一个具有表面201a1、与表面201a1相对的表面201a2，以及在表面201a1与表面201a2之间延伸的表面201a3。囊封子单元201a和201b以形成子单元的层包含囊封子单元201a和201b中的每一个的表面201a3并且暴露子单元201a和201b中的每一个的表面201a1和表面201a2。
图8D说明如图6B中所示的层20的布局。
参考图8D，如图8B中所示的单元201、202、203、204……可以布置、安置或构建在图案中，例如但不限于正方形、类正方形形状、矩形、类矩形形状、圆形形状或其它形状。单元201、202、203、204……中的一个可以由绝缘壁201f或绝缘材料201f围绕。单元201、202、203、204……中的一个可以由绝缘壁201f或绝缘材料201f包围。绝缘壁201f或囊封材料201f可囊封单元201、202、203、204……。囊封材料201f可用于通过例如但不限于模制技术来囊封单元201、202、203、204。
参考图8E，其说明重分布层20'可以形成在层20上以及跨越如图8D中所示的线CC'的结构的截面图。
在层20上形成重分布层20'可包含将重分布层20'电连接到层20。重分布层20'可以安置在绝缘壁201f'上。重分布层20'可以形成在单元201上。重分布层20'可以形成在单元202上。
切割技术可以沿划痕线S执行以形成如图7A中所示的一些布线结构2a。切割技术可以沿划痕线S执行以形成如图7B中所示的一些布线结构2a'。举例来说，具有相对大的宽度的工具(例如，刀具)可用于执行图8E中的切割操作以形成如图7A中所示的一些布线结构2a。举例来说，具有相对较小的宽度的工具(例如，刀具)可用于执行图8E中的切割操作以形成如图7B中所示的一些布线结构2a'。
如图8A、图8B、图8C、图8D和图8E中所说明的操作可以改进产率。
假设布线结构2的面板(如图6A中所示)可包含总共X个单元，并且如果在制造期间一个布线结构单元故障，那么故障率可被确定为
Figure BDA0002182685100000131
假设布线结构2的面板中的单元的每个层(例如，如图1中所示的层20)的缺陷计数是每层6个单元，并且一个单层的故障率可被确定为
Figure BDA0002182685100000132
假设布线结构2的面板可包含布线结构单元的Y个层，并且布线结构1'的面板的产率可被确定为
Figure BDA0002182685100000133
假设布线结构2的面板的每个单元可包含Z个子单元，并且布线结构2的面板的产率可被确定为
Figure BDA0002182685100000134
举例来说，假设布线结构2的面板具有20个单元和10个层并且每个单元具有4个子单元，十层结构可以通过如参考图8A、图8B、图8C、图8D和图8E所描述和说明的方法形成的，具有大致
Figure BDA0002182685100000135
的产率。
此外，在图8E中单元201、202、203、204……中的每一个可能已经通过测试并且经重构，这可以促进布线结构2的面板的产率的改进。此外，在图8E中子单元201a、201b、201c、201d……中的每一个可能已经通过测试并且经重构，这可以促进布线结构2的面板的产率的改进。
图9说明本发明的布线结构的面板的比较实施例。
布线结构2'的面板可包含电路层20”'。电路层20”'可以具有一些布线结构单元211、212、213、214……。单元211不同于如图6B和图8B中所示的单元201。单元211不含子单元。虽然并未在图9中说明，但是预期布线结构2'的面板可包含更多电路层20”'。
假设布线结构2'的面板可包含总共X个单元，并且如果在制造期间布线结构单元故障，那么故障率可被确定为
Figure BDA0002182685100000136
假设布线结构2'的面板中的单元的每个层(例如，如图9中所示的层20”')的缺陷计数是每层6个单元，并且一个单层的故障率可被确定为
Figure BDA0002182685100000137
假设布线结构2'的面板可包含布线结构单元的Y个层，并且布线结构2'的面板的产率可被确定为
Figure BDA0002182685100000138
举例来说，假设布线结构2'的面板具有20个单元和10个层并且每个单元不含子单元，那么十层结构2'可以通过如上文所描述的堆叠方法形成，具有大致
Figure BDA0002182685100000141
的产率。
此外，一个单个电路层20”'中的每个故障的单元可能引起布线结构的故障，这可能不利地影响布线结构2'的面板的产率。
除非另外规定，否则例如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“高于”、“低于”、“上部”、“在……上”、“在……下”等等的空间描述是相对于图中所示的定向来指示的。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其前提是本发明的实施例的优点是不会因此类布置而有偏差。
如本文中所使用，术语“大致”、“基本上”、“基本”和“约”用于描述和解释小的变化。当与事件或情况结合使用时，所述术语可指事件或情况精确地发生的例子以及事件或情况极大致发生的例子。举例来说，当与数值结合使用时，术语可指小于或等于所述数值的±10％的变化范围，例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。举例来说，如果第一数值在第二数值的小于或等于±10％的变化范围内，例如小于或等于±5％，小于或等于±4％，小于或等于±3％，小于或等于±2％，小于或等于±1％，小于或等于±0.5％，小于或等于±0.1％，或小于或等于±0.05％，那么第一数值可被认为“基本上”与第二数值相同或等于第二数值。举例来说，“基本上”垂直可以指相对于90°的小于或等于±10°的角度变化范围，例如，小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°。
如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述两个表面是共面的或基本上共面的。如果表面的最高点与最低点之间的移位不大于5μm，不大于2μm，不大于1μm，或不大于0.5μm，那么可认为所述表面是基本上平坦的。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含复数指示物。
如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“电导率”指代运送电流的能力。导电材料通常指示呈现对于电流流动的极少或零对抗的那些材料。电导率的一个量度是西门子/米(S/m)。通常，导电材料是电导率大于大致104S/m(例如，至少105S/m或至少106S/m)的一种材料。材料的电导率有时可以随温度而变化。除非另外规定，否则材料的电导率是在室温下测量的。
另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此范围格式是为了便利和简洁而使用，且应灵活地理解，不仅包含明确地规定为范围限制的数值，而且还包含涵盖于那个范围内的所有个体数值或子范围，如同明确地规定每个数值和子范围一般。
虽然已参考本发明的特定实施例描述并说明本发明，但是这些描述和说明并非限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书定义的本发明的真实精神和范围的情况下，可作出各种改变并且可取代等效物。图示可能未必按比例绘制。归因于制造过程和公差，本发明中的艺术再现与实际设备之间可能存在区别。可能存在未特别说明的本发明的其它实施例。应将本说明书和图式视为说明性而非限制性的。可进行修改，以使特定情形、材料、物质组成、方法或过程适宜于本发明的目标、精神和范围。所有此类修改都意图在此所附权利要求书的范围内。虽然本文中所公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。相应地，除非本文中特别指示，否则操作的次序和分组并非本发明的限制。
如本文中所使用，例如“在……下方”、“下方”、“低于”、“高于”、“上部”、“下部”、“左”、“右”及类似者的空间相对术语可在本文中出于易于描述的目的而使用以如图中所说明描述一个元件或特征与另一元件或特征的关系。除了图中所描绘的定向之外，空间相对术语意图涵盖在使用或操作中的装置的不同定向。所述设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的与空间相关的描述词可类似地相应地进行解释。应理解，当一元件被称为“连接到”或“耦合到”另一元件时，其可直接连接或耦合到另一元件，或可存在中间元件。
如本文中所使用，术语“大致”、“基本上”、“基本”和“约”用于描述和解释小的变化。当与事件或情况结合使用时，所述术语可指事件或情况精确地发生的例子以及事件或情况极大致发生的例子。如本文中相对于给定值或范围所使用，术语“约”通常意味着在给定值或范围的±10％、±5％、±1％或±0.5％内。范围可在本文中表示为自一个端点至另一端点或在两个端点之间。除非另外规定，否则本文中所公开的所有范围包括端点。术语“基本上共面”可指沿同一平面定位的在数微米(μm)内的两个表面，例如，沿着同一平面定位的在10μm内、5μm内、1μm内或0.5μm内。当参考“基本上”相同的数值或特性时，术语可指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。
前文概述本发明的若干实施例及细节方面的特征。本发明中描述的实施例可容易地用作用于设计或修改其它过程的基础以及用于执行相同或相似目的和/或获得引入本文中的实施例的相同或相似优点的结构。此类等效构造不脱离本发明的精神及范围，并且可在不脱离本发明的精神及范围的情况下作出各种改变、替代和变化。

Claims (14)

1.一种布线结构，其包括：
第一单元，其安置在第一高程处并且具有第一电路层和围绕所述第一电路层的第一介电层；
第二单元，其安置在所述第一高程处并且具有第二电路层和围绕所述第二电路层的第二介电层；
第一绝缘壁，其安置在所述第一单元与所述第二单元之间；
第一重分布层，其安置在所述第一单元和所述第二单元上，并且电连接在所述第一单元与所述第二单元之间；以及
第三单元，其安置在所述第一重分布层上并且具有第三电路层和围绕所述第三电路层的第三介电层。
2.根据权利要求1所述的布线结构，其中所述第一重分布层电连接到所述第三单元。
3.根据权利要求1所述的布线结构，其中所述第一绝缘壁包括基本上不同于所述第一介电层的材料。
4.根据权利要求1所述的布线结构，其中所述第一绝缘壁与所述第一单元直接接触。
5.根据权利要求1所述的布线结构，其中所述第一重分布层安置在所述第一绝缘壁上。
6.根据权利要求1所述的布线结构，其进一步包括第四单元，所述第四单元安置在所述第一重分布层上并且具有第四电路层和围绕所述第四电路层的第四介电层。
7.根据权利要求6所述的布线结构，其进一步包括安置在所述第三单元与所述第四单元之间的第二绝缘壁。
8.根据权利要求7所述的布线结构，其中所述第二绝缘壁与所述第三单元直接接触。
9.根据权利要求6所述的布线结构，其进一步包括第二重分布层，所述第二重分布层安置在所述第三单元和所述第四单元上，并且电连接在所述第三单元与所述第四单元之间。
10.根据权利要求7所述的布线结构，其进一步包括安置在所述第二绝缘壁上的第二重分布层。
11.一种制造布线结构的方法，其包括：
(a)提供多个第一单元；
(b)囊封所述多个第一单元以形成第一衬底单元的层；
(c)在所述第一单元的层上形成第一重分布层；
(d)提供多个第二单元；
(e)囊封所述多个第二单元以形成第二单元的层；以及
(f)将所述第二单元的层堆叠到所述第一重分布层上。
12.一种多层衬底，其包括：
第一层，其具有嵌入在第一绝缘材料中的多个第一单元；
第一重分布层，其安置在所述第一层上；
第二层，其具有嵌入在第二绝缘材料中的多个第二单元，并且安置在所述第一重分布层上。
13.根据权利要求12所述的多层衬底，其中所述多个第一单元中的每一个通过所述第一绝缘材料与所述多个第一单元中的另一个分离。
14.根据权利要求12所述的多层衬底，其中所述多个第二单元中的每一个通过所述第二绝缘材料与所述多个第二单元中的另一个分离。
CN201910802387.5A 2019-06-27 2019-08-28 布线结构及其制造方法 Pending CN112151487A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/455,548 2019-06-27
US16/455,548 US10796928B1 (en) 2019-06-27 2019-06-27 Wiring structure and method for manufacturing the same

Publications (1)

Publication Number Publication Date
CN112151487A true CN112151487A (zh) 2020-12-29

Family

ID=72664019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910802387.5A Pending CN112151487A (zh) 2019-06-27 2019-08-28 布线结构及其制造方法

Country Status (2)

Country Link
US (1) US10796928B1 (zh)
CN (1) CN112151487A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211299B2 (en) * 2019-06-27 2021-12-28 Advanced Semiconductor Engineering, Inc. Wiring structure having at least one sub-unit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447855B (zh) * 2012-11-12 2020-11-24 晶元光电股份有限公司 半导体光电元件的制作方法
WO2016104517A1 (ja) * 2014-12-26 2016-06-30 株式会社 東芝 バイオセンサ
US9832866B2 (en) * 2015-06-29 2017-11-28 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method of manufacturing the same
TWI590350B (zh) * 2016-06-30 2017-07-01 欣興電子股份有限公司 線路重分佈結構的製造方法與線路重分佈結構單元
US10748881B2 (en) * 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
KR20190098709A (ko) * 2018-02-14 2019-08-22 에피스타 코포레이션 발광 장치, 그 제조 방법 및 디스플레이 모듈

Also Published As

Publication number Publication date
US10796928B1 (en) 2020-10-06

Similar Documents

Publication Publication Date Title
US8043895B2 (en) Method of fabricating stacked assembly including plurality of stacked microelectronic elements
KR101139147B1 (ko) 전자 부품 실장체 및 그 제조 방법 및 인터포저
US8716036B2 (en) Method for collective fabrication of 3D electronic modules comprising only validated PCBs
CN100541771C (zh) 具有嵌入式无源元件的半导体封装及其制造方法
CN103579022B (zh) 半导体封装件的结构及制法
US11222838B2 (en) Embedded component substrate structure having bridge chip and method for manufacturing the same
US10892213B2 (en) Wiring structure and method for manufacturing the same
CN103700639B (zh) 封装组件及其制造方法
US9508691B1 (en) Flipped die stacks with multiple rows of leadframe interconnects
CN102130025A (zh) 晶片及其处理方法和制造半导体装置的方法
CN106169428A (zh) 用于减缓电磁干扰的芯片封装结构及封装方法
CN103339716B (zh) 单层bga基板工艺
CN101477980A (zh) 具有减小尺寸的堆叠晶片水平封装
US8552534B2 (en) Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same
CN112151487A (zh) 布线结构及其制造方法
JP2015130492A (ja) 半導体モジュール
CN112151491A (zh) 布线结构及其制造方法
CN107993997B (zh) 半导体器件
US11710722B2 (en) Semiconductor assemblies with systems and methods for managing high die stack structures
CN105009279B (zh) 半导体器件及制造半导体器件的方法
CN113169143B (zh) 半导体封装结构及其封装方法
US8569878B2 (en) Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same
CN218482232U (zh) 半导体器件
US10978400B2 (en) Conductive vias
CN113299626B (zh) 一种多芯片封装用的导电组件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination