CN105023832A - 用于图案化euv掩模上的光刻胶层的光刻系统和方法 - Google Patents

用于图案化euv掩模上的光刻胶层的光刻系统和方法 Download PDF

Info

Publication number
CN105023832A
CN105023832A CN201510165819.8A CN201510165819A CN105023832A CN 105023832 A CN105023832 A CN 105023832A CN 201510165819 A CN201510165819 A CN 201510165819A CN 105023832 A CN105023832 A CN 105023832A
Authority
CN
China
Prior art keywords
mask
euv mask
contact element
ampere meter
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510165819.8A
Other languages
English (en)
Other versions
CN105023832B (zh
Inventor
林云跃
陈嘉仁
李信昌
严涛南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105023832A publication Critical patent/CN105023832A/zh
Application granted granted Critical
Publication of CN105023832B publication Critical patent/CN105023832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/46Antireflective coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供了一种用于极紫外(EUV)掩模的光刻系统。光刻系统包括耦合模块。耦合模块包括配置为接触EUV掩模的外围区域的至少一个掩模接触元件。光刻系统也包括具有通过至少一个掩模接触元件电连接至EUV掩模的一端和连接至地电位的另一端的安培计。安培计包括配置为测量从EUV掩模传导至地电位的电流的传感器和配置为提供与通过传感器测量的电流相反的补偿电流的补偿电路。本发明还涉及用于图案化EUV掩模上的光刻胶层的光刻系统和方法。

Description

用于图案化EUV掩模上的光刻胶层的光刻系统和方法
技术领域
本发明涉及用于图案化EUV掩模上的光刻胶层的光刻系统和方法。
背景技术
半导体集成电路(IC)工业经历了指数式的增长。IC材料和设计中的技术进步已经产生了几代IC,其中每代IC都比前一代IC具有更小且更为复杂的电路。在IC的发展过程中,通常功能密度(即,每个芯片区域的互连器件的数量)已经增加而几何尺寸(即,使用制造工艺可以产生的最小组件(或线))已经减小。通常,这种按比例缩小工艺通过增加生产效率和降低相关成本来提供益处。这种按比例缩小工艺也增加了处理和制造IC的复杂性,并且为了实现这些进步,需要在IC处理和制造中的类似发展。
在集成电路(IC)或芯片的制造中,在一系列可重复使用的光掩模(本文中也被称为掩模)上创建表示不同的芯片层的图案以在制造工艺期间将每个芯片层的设计转印至半导体衬底上。这些层使用一系列的工艺构建并且转移至包括每个完整的芯片的微小的晶体管和电路内。因此,在掩模中的任何缺陷可能转印至芯片,潜在地不利地影响性能。足够严重的缺陷可能致使掩模完全无效。在极紫外(EUV)光刻期间使用反射掩模。为提供受益于EUV光刻的较高的分辨率,迫切地需要具有低缺陷的高质量反射掩模。
发明内容
为了解决现有技术中的问题,本发明提供了一种用于极紫外(EUV)掩模的光刻系统,包括:耦合模块,包括配置为接触所述EUV掩模的外围区域的至少一个掩模接触元件;以及安培计,具有通过所述至少一个掩模接触元件电连接至所述EUV掩模的一端和连接至地电位的另一端。其中,所述安培计包括配置为测量从所述EUV掩模传导至所述地电位的电流的传感器和配置为提供与通过所述传感器测量的电流相反的补偿电流的补偿电路。
在上述光刻系统中,其中,所述耦合模块包括允许辐射到达所述EUV掩模的图案形成区域的孔和围绕所述孔的框。
在上述光刻系统中,其中,所述耦合模块包括允许辐射到达所述EUV掩模的图案形成区域的孔和围绕所述孔的框;其中,所述至少一个掩模接触元件位于所述框上并且具有围绕所述孔的环形。
在上述光刻系统中,其中,所述耦合模块包括允许辐射到达所述EUV掩模的图案形成区域的孔和围绕所述孔的框;其中,所述至少一个掩模接触元件包括位于所述框的拐角或边缘上并且围绕所述孔的多个引脚、条形或L形结构。
在上述光刻系统中,其中,所述耦合模块包括允许辐射到达所述EUV掩模的图案形成区域的孔和围绕所述孔的框;其中,所述至少一个掩模接触元件包括位于所述框的拐角或边缘上并且围绕所述孔的多个引脚、条形或L形结构;其中,每个所述引脚、条形或L形结构均电连接至所述安培计。
在上述光刻系统中,还包括配置为支撑所述EUV掩模的台。
在上述光刻系统中,还包括配置为支撑所述EUV掩模的台;其中,所述台是接地的。
在上述光刻系统中,还包括配置为支撑所述EUV掩模的台;其中,所述台是接地的;其中,所述安培计通过所述台连接至所述地电位。
在上述光刻系统中,还包括配置为照射电子束或离子束的辐射源。
根据本发明的另一个方面,提供了一种光刻EUV掩模上的光刻胶层的方法,包括:将EUV掩模放置在台上,所述EUV掩模上具有光刻胶层;以允许至少一个掩模接触元件穿透所述光刻胶层以接触所述EUV掩模的方式,放置具有至少一个接触元件的耦合模块,其中,所述至少一个接触元件电连接至具有连接至地电位的一端的安培计;通过辐射的直接写入图案化所述光刻胶层;以及通过所述安培计测量从所述EUV掩模传导至所述地电位的电流,同时通过所述安培计向所述EUV掩模提供与所述电流相反的补偿电流。
在上述方法中,其中,实时提供与通过所述安培计测量的所述电流对应的所述补偿电流。
在上述方法中,其中,所述EUV掩模具有基本上平坦的上表面,同时所述至少一个掩模接触元件接触所述EUV掩模。
在上述方法中,其中,所述辐射包括电子束和离子束。
在上述方法中,其中,与通过所述安培计测量的所述电流相比,所述补偿电流具有相同的大小和相反的方向。
在上述方法中,其中,在提供所述补偿电流之后平衡所述EUV掩模上的电荷。
根据本发明的又一个方面,提供了一种光刻EUV掩模上的光刻胶层的方法,包括:在低热膨胀材料衬底上方形成反射多层结构;在所述反射多层结构上方形成抗反射层;在所述抗反射层上方沉积光刻胶层;以允许至少一个掩模接触元件穿透所述光刻胶层以接触所述抗反射层的方式放置具有所述至少一个掩模接触元件的耦合模块,其中,所述至少一个掩模接触元件电连接至具有连接至地电位的一端的安培计;通过辐射的直接写入图案化所述光刻胶层;以及通过所述安培计测量从所述抗反射层传导至所述地电位的电流,同时通过所述安培计向所述抗反射层提供与所述电流相反的补偿电流。
在上述方法中,其中,当所述至少一个掩模接触元件接触所述抗反射层时,所述抗反射层具有平坦的上表面。
在上述方法中,其中,所述辐射包括电子束和离子束。
在上述方法中,其中,从所述抗反射层传导至所述安培计的电流流过所述至少一个掩模接触元件。
在上述方法中,其中,提供至所述抗反射层的所述补偿电流流过所述至少一个掩模接触元件。
附图说明
当结合附图进行阅读时,从以下详细描述可最佳地理解本发明的各个方面。应该注意,根据工业中的标准实践,各个部件未按比例绘制。实际上,为了清楚的讨论,各种部件的尺寸可以被任意增大或减小。
图1示出了根据一些实施例的用于图案化EUV掩模上的光刻胶层的光刻系统的截面图。
图2示出了根据一些实施例的耦合模块(coupling module)的上部的说明性图解。
图3A示出了根据一些实施例的在电子束掩模写入期间通过安培计测量的相对于时间的电流。
图3B示出了根据一些实施例的对应于图3A中测量电流的相对于时间的补偿电流。
图3C示出了根据一些实施例的在提供了补偿电流之后的通过安培计测量的相对于时间的电流。
图4A至图4D示出了根据一些实施例的耦合模块上的掩模接触元件的各个布置和形状。
图5是根据一些实施例的对EUV掩模上的光刻胶层进行光刻的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然,这些仅仅是实例,而不旨在限制本发明。例如,在以下描述中,在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例,并且也可以包括在第一部件和第二部件之间可以形成额外的部件,从而使得第一部件和第二部件可以不直接接触的实施例。此外,本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的,并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且,为了便于描述,在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外,空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上),并且在此使用的空间相对描述符可以同样地作出相应的解释。
图1示出了根据一些实施例的用于图案化EUV掩模上的光刻胶层的光刻系统的截面图。参照图1,EUV掩模102(准备被图案化)设置在光刻系统100中。在一些实施例中,EUV掩模102是空白EUV掩模。EUV掩模102设置在台104上方。台104可以是接地的。在一些实施例中,EUV掩模102包括位于EUV掩模102的中间区域中的图案形成区域102A和围绕图案形成区域102A的外围区域102B。光刻胶层106沉积在EUV掩模102上。在一些实施例中,在将EUV掩模102放置在光刻系统100内之前将光刻胶层106沉积在EUV掩模102上方。
在一些实施例中,EUV掩模102包括衬底108、反射多层(RML)结构110、覆盖层112、缓冲层114和抗反射层116。选择衬底108以使由于通过强化的照明辐射(intensified illumination radiation)加热掩模导致的图像失真最小化。在一些实施例中,衬底108包括低热膨胀材料(LTEM)。LTEM材料包括熔融石英、碳化硅、氟化钙、氧化硅-氧化钛合金、黑金刚石和/或其他合适的LTEM。可选地,衬底108包括其他材料,诸如石英或玻璃,取决于EUV掩模102的设计需求。衬底108包括具有低缺陷度和光滑表面的材料。
反射多层(RML)结构110在衬底108上方形成。RML结构110设计为反射辐射光,诸如极紫外光(EUV)。在一些实施例中,RML结构110包括许多具有高折射率和低折射率的材料的交替层。将这两种类型的材料组对(paring)在一起提供共振反射性。在一些实施例中,RML结构110包括多个膜对,诸如钼-硅(Mo/Si)膜对(例如,在每个膜对中,钼层在硅层之上或之下)。
在一些实施例中,覆盖层112形成在RML结构110上以防止在掩模图案化工艺期间RML结构110的氧化。覆盖层112可以包括钌(Ru),诸如RuB和RuSiRu的Ru化合物、二氧化硅(SiO2)、氮化硅、氧化铝、无定形碳、碳化硼或其他合适的材料。在一些实施例中,缓冲层114形成在覆盖层112上方以在抗反射层116的图案化工艺期间用作蚀刻停止层。缓冲层包括钌(Ru),诸如RuB、RuSiRu的钌化合物、铬(Cr)、氧化铬或氮化铬。通常选择低温沉积工艺用于缓冲层114以阻止RML结构110的相互扩散。
在一些实施例中,抗反射层(AR涂层)116形成在缓冲层114上方。抗反射层116可以包括由铬(Cr)、氧化铬(CrO)、氮化钛(TiN)、氮化钽(TiN)、钽(Ta)、钛(Ti)、钼(Mo)、铝铜(Al-Cu)、钯(Pd)、氮化硼钽(TaBN)、氧化铝(AlO)、氧化银(AgO)和/或它们的组合形成的单层或多层。在一些实施例中,抗反射层116吸收投射到EUV掩模102上的辐射,诸如具有13.5nm波长的EUV。
可以通过多种方法形成一个或多个层,方法包括诸如蒸发和DC磁控溅射的物理汽相沉积工艺、诸如化学镀或电镀的镀工艺、诸如大气压CVD(APCVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)或高密等离子体(HDPCVD)的化学汽相沉积工艺、离子束沉积、旋转涂覆、金属有机分解(MOD)和/其他合适的方法。
在一些实施例中,耦合模块130设置在台104上。耦合模块130包括上部132和下部134。在一些实施例中,孔136形成在耦合模块130的上部132以暴露EUV掩模102的图案形成区域102A。在一些实施例中,耦合模块130的上部132包括一个或多个掩模接触元件138。在一些实施例中,掩模接触元件138包括引脚(pin)结构或柱结构并且由导电材料形成。在一些实施例中,掩模接触元件138设置至EUV掩模102的外围区域中的EUV掩模102的表面。例如,掩模接触元件138设置为接触EUV掩模102的外围区域中的抗反射层116。在一些实施例中,掩模接触元件138穿透光刻胶层106以接触并且电连接抗反射层116。掩模接触元件138配置为在EUV掩模102上传导电荷,防止电荷累积。耦合模块130的下部134可以围绕EUV掩模102。下部134也提供用于上部132的合适的高度从而使得掩模接触元件138能够接触抗反射层116的上表面但不穿入抗反射层116内。
在一些实施例中,辐射源140设置在EUV掩模上方。辐射源140照射出穿过耦合模块130的孔136的辐射142以图案化光刻胶层106。辐射142可以包括电子束(e-束)或离子束。在一些实施例中,在光刻工艺中,通过辐射142的直接写入来图案化光刻胶层106。
安培计150电连接至掩模接触元件138。在一些实施例中,安培计150具有连接至掩模接触元件138的一端和连接至地电位的另一端。例如,安培计150电连接至台104以接地。安培计150包括传感器152以通过测量从EUV掩模102流至地电位的电流来感测EUV掩模102上的电荷。
发现诸如电子束写入的光刻工艺可以包括反向散射电子(BSE)。此外,在光刻工艺期间,电荷可以以与EUV掩模102的图案密度相关的数量累积在EUV掩模上,导致不均匀的表面充电和局部加热。在一些实施例中,通过在实施光刻工艺之前蚀刻抗反射层116中的特定沟槽来改进上述问题。然而,需要额外的蚀刻步骤,并且由于BSE难以预测因此仅适度地改进BSE问题。
在一些实施例中,安培计150也包括补偿电路154。补偿电路154提供用于平衡BSE和EUV掩模102上的不均匀充电的补偿电流。在一些实施例中,补偿电流与通过安培计150(例如,通过传感器152)测量的电流是相反的(例如,相同的量级但是相反的方向)。在一些实施例中,相对于通过安培计150测量的电流,实时提供补偿电流。在这些实施例中,省略额外的蚀刻工艺。在光刻胶层106的光刻工艺期间,EUV掩模102的抗反射层116具有基本上平坦的上表面。
图2示出了根据一些实施例的耦合模块的上部的说明性图解。耦合模块130的上部132包括在中间区域的孔136和围绕孔136的框137。孔136允许辐射142到达EUV掩模102的图案形成区域102A。孔136可以包括方形、矩形、圆形或其他合适的形状。一个或多个掩模接触元件138在框137上形成。在光刻工艺期间掩模接触元件138将与EUV掩模102的外围区102B对准。一个或多个掩模接触元件138可以以任何合适的形状布置。例如,如图2所示,三个掩模接触元件138布置成三角形,但是其他形状也可以应用。每个掩模接触元件138均通过引线电连接至安培计150,并且通过安培计105测量从每个掩模接触元件138传导出的总电流。在一些实施例中,安培计150通过掩模接触元件138提供至EUV掩模的补偿电流。可以平衡EUV掩模102上和掩模接触元件138周围的电荷(例如,BSE或通过图案捕获的电荷)。由于实时地提供与通过安培计150测量的电流对应的补偿电流,所以在EUV掩模102上的电荷平衡是动态平衡,在光刻工艺期间的任何时间均可以对其进行调整。
图3A示出了根据一些实施例的在电子束掩模写入期间的相对于时间的电流。如图3A所示,在电子束掩模写入期间,通过安培计150测量的电流表明在EUV掩模102上的电荷累积和/或分配是不稳定的并且随时间变化。
为了平衡EUV掩模102上的电荷,提供与图3A中的电流对应的补偿电流。补偿电流与通过安培计150测量的电流是相反的。例如,在测量图3A的电流的同时,提供图3B中示出的电流。补偿电流具有与测量的电流相同的量级和相反的方向。参照图3C,通过提供补偿电流可以实现电荷平衡,并且通过安培计150基本上没有测量到电荷波动。
图4A至图4D示出了根据一些实施例的耦合模块上的掩模接触元件的各个布置和形状。在一些实施例中,除了图2中示出的三个引脚外,掩模接触元件138也包括围绕孔136的环形,诸如方形环、圆形环、椭圆环或矩形环。在一些实施例中,掩模接触元件138具有布置在耦合模块130的框137的拐角或边缘并且围绕孔136的条形或L形。
图5是根据一些实施例的对EUV掩模上的光刻胶层进行光刻的方法的流程图。方法500开始于操作502,将其上具有光刻胶层的EUV掩模放置在台上。在一些实施例中,EUV掩模通过以下步骤形成:提供低热膨胀材料(LTEM)衬底;在LTEM衬底上形成反射多层结构;以及在反射多层结构上方形成抗反射层。在一些实施例中,光刻胶层沉积在抗反射层上。
方法继续至操作504,其中,以使掩模接触元件穿透光刻胶层以接触EUV掩模的方式放置具有一个或多个掩模接触元件的耦合模块。掩模接触元件电连接至具有连接至地电位的端部的安培计。
方法继续至操作506,其中,通过辐射的直接写入来图案化光刻胶层。
方法继续至操作508,其中,通过安培计测量从EUV掩模传导至地电位的电流,同时通过安培计提供至EUV掩模的补偿电流,该补偿电流与电流相反。在一些实施例中,通过安培计的传感器测量电流,并且通过安培计的补偿电路提供补偿电流。
本发明的实施例提供了光刻EUV掩模上的光刻胶层的光刻系统和方法,其可以动态平衡EUV掩模上的表面电荷并且改进光刻的分辨率。安培计用于测量EUV掩模上的电荷并且实时提供与测量的电流相反的补偿电流。因此,成功地改进BSE和不均匀的表面充电,并且在图案化光刻胶层之前不需要用于蚀刻抗反射层的额外的蚀刻工艺。
提供了一种用于极紫外(EUV)掩模的光刻系统。光刻系统包括耦合模块。耦合模块包括配置为接触EUV掩模的外围区域的至少一个掩模接触元件。光刻系统也包括具有通过至少一个掩模接触元件电连接至EUV掩模的一端和连接至地电位的另一端的安培计。安培计包括配置为测量从EUV掩模传导至地电位的电流的传感器和配置为提供与通过传感器测量的电流相反的补偿电流的补偿电路。
提供了一种光刻EUV掩模上的光刻胶层的方法。方法包括将在其上具有光刻胶层的EUV掩模放置在台上。方法还包括以允许至少一个掩模接触元件穿透光刻胶层以接触EUV掩模的方式放置具有至少一个接触元件的耦合模块。至少一个接触元件电连接至具有连接至地电位的一端的安培计。方法还包括通过辐射的直接写入图案化光刻胶层。此外,方法包括通过安培计测量从EUV掩模传导至地电位的电流,同时通过安培计向EUV掩模提供与电流相反的补偿电流。
提供了一种光刻EUV掩模上的光刻胶层的方法。方法包括提供低热膨胀材料(LTEM)衬底。方法也包括在LTEM衬底上形成反射多层结构。方法还包括在反射多层结构上方形成抗反射层。此外,方法包括在抗反射层上方沉积光刻胶层。方法包括以允许至少一个掩模接触元件穿透光刻胶层以接触抗反射层的方式放置具有至少一个接触元件的耦合模块。至少一个接触元件电连接至具有连接至地电位的一端的安培计。方法也包括通过辐射的直接写入图案化光刻胶层。方法还包括通过安培计测量从抗反射层传导至地电位的电流,同时通过安培计向抗反射层提供与电流相反的补偿电流。
上面概述了若干实施例的特征,使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解,他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到,这种等同构造并不背离本发明的精神和范围,并且在不背离本发明的精神和范围的情况下,在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种用于极紫外(EUV)掩模的光刻系统,包括:
耦合模块,包括配置为接触所述EUV掩模的外围区域的至少一个掩模接触元件;以及
安培计,具有通过所述至少一个掩模接触元件电连接至所述EUV掩模的一端和连接至地电位的另一端。其中,所述安培计包括配置为测量从所述EUV掩模传导至所述地电位的电流的传感器和配置为提供与通过所述传感器测量的电流相反的补偿电流的补偿电路。
2.根据权利要求1所述的光刻系统,其中,所述耦合模块包括允许辐射到达所述EUV掩模的图案形成区域的孔和围绕所述孔的框。
3.根据权利要求2所述的光刻系统,其中,所述至少一个掩模接触元件位于所述框上并且具有围绕所述孔的环形。
4.根据权利要求2所述的光刻系统,其中,所述至少一个掩模接触元件包括位于所述框的拐角或边缘上并且围绕所述孔的多个引脚、条形或L形结构。
5.根据权利要求4所述的光刻系统,其中,每个所述引脚、条形或L形结构均电连接至所述安培计。
6.根据权利要求1所述的光刻系统,还包括配置为支撑所述EUV掩模的台。
7.根据权利要求6所述的光刻系统,其中,所述台是接地的。
8.根据权利要求7所述的光刻系统,其中,所述安培计通过所述台连接至所述地电位。
9.一种光刻EUV掩模上的光刻胶层的方法,包括:
将EUV掩模放置在台上,所述EUV掩模上具有光刻胶层;
以允许至少一个掩模接触元件穿透所述光刻胶层以接触所述EUV掩模的方式,放置具有至少一个接触元件的耦合模块,其中,所述至少一个接触元件电连接至具有连接至地电位的一端的安培计;
通过辐射的直接写入图案化所述光刻胶层;以及
通过所述安培计测量从所述EUV掩模传导至所述地电位的电流,同时通过所述安培计向所述EUV掩模提供与所述电流相反的补偿电流。
10.一种光刻EUV掩模上的光刻胶层的方法,包括:
在低热膨胀材料衬底上方形成反射多层结构;
在所述反射多层结构上方形成抗反射层;
在所述抗反射层上方沉积光刻胶层;
以允许至少一个掩模接触元件穿透所述光刻胶层以接触所述抗反射层的方式放置具有所述至少一个掩模接触元件的耦合模块,其中,所述至少一个掩模接触元件电连接至具有连接至地电位的一端的安培计;
通过辐射的直接写入图案化所述光刻胶层;以及
通过所述安培计测量从所述抗反射层传导至所述地电位的电流,同时通过所述安培计向所述抗反射层提供与所述电流相反的补偿电流。
CN201510165819.8A 2014-04-25 2015-04-09 用于图案化euv掩模上的光刻胶层的光刻系统和方法 Active CN105023832B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/261,809 2014-04-25
US14/261,809 US9341937B2 (en) 2014-04-25 2014-04-25 Lithography system and method for patterning photoresist layer on EUV mask

Publications (2)

Publication Number Publication Date
CN105023832A true CN105023832A (zh) 2015-11-04
CN105023832B CN105023832B (zh) 2018-02-27

Family

ID=54334648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510165819.8A Active CN105023832B (zh) 2014-04-25 2015-04-09 用于图案化euv掩模上的光刻胶层的光刻系统和方法

Country Status (3)

Country Link
US (1) US9341937B2 (zh)
KR (2) KR20150123692A (zh)
CN (1) CN105023832B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102667884B1 (ko) 2016-07-27 2024-05-23 삼성전자주식회사 반도체 소자의 제조 방법
WO2022164760A1 (en) * 2021-01-29 2022-08-04 The Regents Of The University Of California Mask absorber layers for extreme ultraviolet lithography

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050084768A1 (en) * 2003-10-16 2005-04-21 Han Sang-In Attenuated phase shift mask for extreme ultraviolet lithography and method therefore
US7075620B2 (en) * 2000-08-25 2006-07-11 Asml Netherlands B.V. Lithographic apparatus, device manufacturing method, and device manufactured thereby
CN101398446A (zh) * 2007-09-28 2009-04-01 三星Sdi株式会社 温度补偿电流测量装置及使用该装置的电池组
CN103105725A (zh) * 2011-09-27 2013-05-15 应用材料以色列公司 用于将euvl掩模电气耦接至支撑夹盘的导电元件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075620B2 (en) * 2000-08-25 2006-07-11 Asml Netherlands B.V. Lithographic apparatus, device manufacturing method, and device manufactured thereby
US20050084768A1 (en) * 2003-10-16 2005-04-21 Han Sang-In Attenuated phase shift mask for extreme ultraviolet lithography and method therefore
CN101398446A (zh) * 2007-09-28 2009-04-01 三星Sdi株式会社 温度补偿电流测量装置及使用该装置的电池组
CN103105725A (zh) * 2011-09-27 2013-05-15 应用材料以色列公司 用于将euvl掩模电气耦接至支撑夹盘的导电元件

Also Published As

Publication number Publication date
US9341937B2 (en) 2016-05-17
KR20150123692A (ko) 2015-11-04
CN105023832B (zh) 2018-02-27
KR101957633B1 (ko) 2019-03-12
KR20180035762A (ko) 2018-04-06
US20150309401A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
US9810978B2 (en) Method for lithography patterning
US9354510B2 (en) EUV mask and method for forming the same
CN103454849B (zh) 反射式光罩及光罩素材
TW201917773A (zh) 極紫外光(euv)微影光罩
US8663878B2 (en) Mask and method for forming the same
JP4372178B2 (ja) 光反射型マスクと光反射型マスクの作製方法及び半導体装置の製造方法
CN107148596B (zh) 极紫外波长范围的掩模的制造方法、掩模和设备
JP6306501B2 (ja) テンプレートおよびテンプレートを基板と位置合わせするための方法
TW201241578A (en) Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder
TWI289331B (en) Fabrication method of semiconductor integrated circuit device and method for making photomask
KR20180130495A (ko) 반사형 마스크 블랭크의 제조 방법, 반사형 마스크 블랭크, 반사형 마스크의 제조 방법, 반사형 마스크, 및 반도체 장치의 제조 방법
JP6070085B2 (ja) 反射型マスク及び反射型マスクの製造方法
CN105023832A (zh) 用于图案化euv掩模上的光刻胶层的光刻系统和方法
US20220121103A1 (en) Method of Critical Dimension Control by Oxygen and Nitrogen Plasma Treatment in EUV Mask
US9529249B2 (en) Extreme ultraviolet lithography process and mask
CN103365069A (zh) 制造光刻掩模的方法
US8900777B2 (en) Apparatus and method for lithography patterning
JP6418603B2 (ja) 反射型露光マスクの製造方法およびマスクパターン作製プログラム
US8021802B2 (en) Phase shift mask for double patterning and method for exposing wafer using the same
CN110114727A (zh) 量测工具及使用该量测工具的方法
WO2024004843A1 (ja) 薄膜付き基板の製造方法、薄膜付き基板、多層反射膜付き基板の製造方法、多層反射膜付き基板、反射型マスクブランク、反射型マスクの製造方法、及び半導体装置の製造方法
US20220342294A1 (en) Mask blank, phase shift mask, and method of manufacturing semiconductor device
JPH11307426A (ja) マスクパターンの補正方法と補正システム、及びこれらを用いた露光用マスクと半導体装置
JP2001092107A (ja) マスクパターン補正方法とそれを用いた露光用マスク
JP6125798B2 (ja) パターンの製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant