CN105007150A - 低信噪比sc-fde系统同步方法及同步装置 - Google Patents

Abstract

本发明涉及低信噪比SC-FDE系统同步方法及同步装置。同步方法包括：发送端发送包含第一训练序列A、第二训练序列B、循环前缀CP和数据符号的数据帧，接收端接收数据帧并执行如下步骤：S1.利用第一训练序列A采用并行码相位搜索算法进行数据帧的检测、并获得到粗频偏估计值以纠正粗频偏值从而获得经过粗频偏纠正之后的数据符号；S2.利用第二训练序列B进行细频偏估计，以纠正细频偏值从而获得经过细频偏纠正之后的数据符号；及S3.利用第二训练序列B进行符号定时估计。实施本发明可以有效地抵抗噪声的影响,并且可以实现较大载波频偏检测范围，纠正足够大的频偏，完成信号的高精度同步。

Description

低信噪比SC-FDE系统同步方法及同步装置

技术领域

本发明涉及通信领域，更具体地说，涉及一种低信噪比SC-FDE系统同步方法及同步装置。

背景技术

随着抗衰落技术和无线信号的低功率接收技术的发展，未来低信噪比条件下SC-FDE的研究将成为一个热点，特别是“weightless”(一种低功耗的广域物联网技术标准)已经将SC-FDE技术作为物理层的主要传输方案。在低信噪比条件下实现M2M，不仅需要在信噪比和数据吞吐率之间取得平衡和折中，还要求能够在15公里内实现信号的抗多径传输。对于低信噪比M2M(Machineto Machine，机器与机器间通信)数字通信系统而言，同步是一个十分重要的问题。

传统的SC-FDE系统同步算法多用接收信号本身前后两部分做相关来进行算法的设计，基于这种思想的算法对频偏大小不敏感，并且在一定程度上也能解决信号多径传输带来的问题。但是这些同步算法基本上都是面向较高信噪比，并且同步精度较差，究其原因主要是因为利用接收信号本身做相关的方法对噪声很敏感，在信噪比较差的情况下同步性能很差。当接收信号的信噪比较低，同时载波频偏范围又较大时，传统的同步算法往往很难完成信号的较高精度的同步。

因此，需要开发一种面向低信噪比无线通信接收系统的同步技术。

发明内容

本发明要解决的技术问题在于，针对现有技术的低信噪比条件下传统SC-FDE系统同步算法的同步性能差的缺陷，提供一种低信噪比SC-FDE系统同步方法及同步装置，其能够实现信号的精确同步。

本发明解决其技术问题所采用的技术方案是：提供一种低信噪比SC-FDE系统同步方法，其中，发送端发送包含第一训练序列A、第二训练序列B、循环前缀CP和数据符号的数据帧，接收端接收所述数据帧并执行如下步骤：

S1.利用第一训练序列A采用并行码相位搜索算法进行数据帧的检测、并获得到粗频偏估计值以纠正粗频偏值从而获得经过粗频偏纠正之后的数据符号；

S2.利用第二训练序列B进行细频偏估计，以纠正细频偏值从而获得经过细频偏纠正之后的数据符号；及

S3.利用第二训练序列B进行符号定时估计；

其中，

所述第一训练序列A由周期长度为L1的ZC序列重复T1次构成，其中，L1和T1均为正整数，且4≤L1≤12、3000≤T1≤5000,其中T1的值取决于L1、最大频偏范围及信噪比；

所述第二训练序列B由周期长度为L2的ZC序列重复T2次构成，其中，L2和T2均为正整数，且1024≤L2≤3072、2≤T2≤6。

在本发明所述的低信噪比SC-FDE系统同步方法中，所述循环前缀CP的长度的设置使得在步骤S3中对符号定时估计点引入一提前量Ng，且对于主径不是第一径的多径信道所述提前量Ng的大小至少大于主径和第一径的最大时延。

在本发明所述的低信噪比SC-FDE系统同步方法中，步骤S1包括：

S1-1.将接收到的信号与数字振荡器(NCO)产生的正交载波进行混频操作，然后将混频的输出与本地训练序列利用FFT(快速傅立叶变换)模块和IFFT(快速傅立叶逆变换)模块进行相关运算，得到相关运算的结果；

S1-2.对所述相关运算的结果利用周期累加的方式实现预定长度的相干积分，对相干积分后的I和Q两路输出取模运算并平方相加后得到最终的检测判定值V；

S1-3.将所述检测判定值V与设定的阈值Vt进行比较，以判定是否检测到数据帧；且

当检测到数据帧时，帧检测模块停止工作并且给出DDS此时的频率值作为所述粗频偏估计值；

当没有检测到数据帧时，更新DDS的频率值并重复步骤S1-1至步骤S1-3重新进行搜索，直到检测到数据帧为止。

在本发明所述的低信噪比SC-FDE系统同步方法中，

步骤S2包括：利用本地训练序列和接收到的第二训练序列B进行相关运算，并利用相关运算的结果进行载波的细频偏估计；

步骤S3包括：利用步骤2中本地训练序列和接收到的第二训练序列B相关运算的结果对所述数据符号进行符号定时估计。

在本发明所述的低信噪比SC-FDE系统同步方法中，步骤S2中利用相关运算的结果进行载波的细频偏估计进一步包括：根据相关运算的结果确定第二训练序列B的起始位置，并根据所述起始位置计算归一化的细频偏估计值。

在本发明所述的低信噪比SC-FDE系统同步方法中，

所述FFT(快速傅立叶变换)的长度N为1024点，所述循环前缀CP的长度大于91点，发射端相邻符号的时间间隔T_s为0.2μs；且所述第一训练序列中，L1＝8、T1＝3800；所述第二训练序列中，L2＝2048、T2＝2。

在本发明所述的低信噪比SC-FDE系统同步方法中，所述循环前缀CP的长度为128点、所述SC-FDE系统的信噪比低至-15dB、及最大的归一化载波频偏值为1.2。

本发明解决其技术问题所采用的另一技术方案是：构造一种低信噪比SC-FDE系统的同步装置，其中，所述低信噪比SC-FDE系统的发射端发送的数据帧包含第一训练序列A、第二训练序列B、循环前缀CP和数据符号，所述同步装置包括：

帧检测模块，其利用第一训练序列A采用并行码相位搜索算法进行数据帧的检测、并获得到粗频偏估计值以纠正粗频偏值从而获得经过粗频偏纠正之后的数据符号；

细频偏纠正模块，其利用第二训练序列B进行细频偏估计，以纠正细频偏值从而获得经过细频偏纠正之后的数据符号；及

符号定时模块，其利用第二训练序列B进行符号定时估计；

其中，

所述第一训练序列A由周期长度为L1的ZC序列重复T1次构成，其中，L1和T1均为正整数，且4≤L1≤12、3000≤T1≤5000,其中T1的值取决于L1、最大频偏范围及信噪比；

所述第二训练序列B由周期长度为L2的ZC序列重复T2次构成，其中，L2和T2均为正整数，且1024≤L2≤3072、2≤T2≤6。

在本发明所述的低信噪比SC-FDE系统的同步装置中，所述循环前缀CP的长度的设置使得所述符号定时模块对符号定时估计点引入一提前量Ng，且对于主径不是第一径的多径信道所述提前量Ng的大小至少大于主径和第一径的最大时延。

在本发明所述的低信噪比SC-FDE系统的同步装置中，所述帧检测模块包括：

混频模块，用于将接收到的信号与数字振荡器(NCO)产生的正交载波进行混频；

第一FFT(快速傅立叶变换)模块，用于对混频的输出进行快速傅立叶变换；

第二FFT(快速傅立叶变换)模块，用于对本地训练序列进行快速傅立叶变换；

共轭模块，用于对第二FFT模块的输出进行复数共轭运算；

IFFT(快速傅立叶逆变换)模块，用于对快速傅立叶变化运算与复数共轭运算的混频输出进行快速傅立叶逆变换，得到相关运算后的I分量和Q分量；

I分量相干积分模块，利用周期累加的方式对相关运算后的I分量进行预定长度的相干积分；

Q分量相干积分模块，利用周期累加的方式对相关运算后的Q分量进行预定长度的相干积分；

I分量取模及平方模块，用于对相干积分后的I分量取模运算并平方，得到I²；

Q分量取模及平方模块，用于对相干积分后的Q分量取模运算并平方，得到Q²；

加法模块，用于对I²和Q²进行加法运算，得到检测判定值V；

比较模块，将所述检测判定值V与设定的阈值Vt进行比较，以判定是否检测到数据帧。

实施本发明，具有以下有益效果：针对低信噪比SC-FDE系统，本发明由于采用了并行码相位搜索算法且数据帧具有足够长的第一训练序列A，因而可以有效地抵抗噪声的影响,并且可以实现较大载波频偏检测范围，纠正足够大的频偏，完成信号的高精度同步。解决了传统同步算法在低信噪比条件下的同步性能差的问题，可以在低信噪比条件下取得较好的同步性能。

再有，由于数据帧中的循环前缀CP的长度设置使得对符号定时估计点引入一提前量Ng，保证了最终的符号定时估计的准确性，从而解决了当无线衰落信道主径不是第一径的情况下因定时点滞后导致解调损失大的问题。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是本发明低信噪比SC-FDE系统同步方法中所采用的数据帧的结构示意图；

图2是本发明低信噪比SC-FDE系统同步方法的流程图；

图3是本发明低信噪比SC-FDE系统同步方法中采用并行码相位搜索算法的流程图；

图4是根据本发明一实施例的低信噪比SC-FDE系统同步方法中所采用的数据帧的结构示意图；

图5是本发明低信噪比SC-FDE系统同步方法中采用并行码相位搜索算法的检测峰值随载波频偏的变化的示意图；

图6所示为AWGN信道条件下，训练序列B相关运算结果的示意图；

图7a所示为主径是第一径的多径信道的离散脉冲响应图；

图7b所示为主径不是第一径的多径信道的离散脉冲响应图。

具体实施方式

本发明涉及广域物联网M2M通信系统中的一种低信噪比SC-FDE(SingleCarrier Frequency Domain Equalization,单载波频域均衡)系统同步算法，适用于信号传输距离远、效率要求不高的低信噪比SC-FDE系统。

图1是本发明低信噪比SC-FDE系统同步方法中所采用的数据帧的结构示意图。如图1所示，在本发明中，低信噪比SC-FDE系统的发送端和接收端之间通信所采用的数据帧包含训练序列、循环前缀CP和负载(即数据符号)。其中，该训练序列包括第一训练序列A和第二训练序列B，且第一训练序列A由周期长度为L1的ZC序列重复T1次构成，第二训练序列B由周期长度为L2的ZC序列重复T2次构成。L1和T1均为正整数，且4≤L1≤12、3000≤T1≤5000,其中T1的值取决于L1、最大频偏范围及信噪比的大小。L2和T2均为正整数，且1024≤L2≤3072、2≤T2≤6。

在本发明低信噪比SC-FDE系统的通信过程中，发送端发送上述帧格式的数据帧，接收端接收该数据帧并进行信号同步操作。其中低信噪比SC-FDE系统的同步方法是由同步装置执行，该同步装置包括帧检测模块、细频偏纠正模块和符号定时模块。

图2是本发明低信噪比SC-FDE系统同步方法的流程图。如图2所示，本发明低信噪比SC-FDE系统同步方法包括由同步装置的帧检测模块执行的步骤S1、细频偏纠正模块执行的步骤S2和符号定时模块执行的步骤S3，各步骤具体如下：

步骤S1：利用第一训练序列A采用并行码相位搜索算法进行数据帧的检测(即进行帧捕获)，从而获得到粗频偏估计值用以纠正粗频偏值从而获得经过粗频偏纠正之后的数据符号。

步骤S2：利用第二训练序列B进行细频偏估计，获得细频偏估计值，用以纠正细频偏值从而获得经过细频偏纠正之后的数据符号。

步骤S3：利用第二训练序列B进行符号定时估计，以进行定时同步。

以下对步骤S1-S3分别详细说明。

首先对步骤S1中的帧检测和粗频偏估计进行说明。

当接收信号的信噪比较低，同时载波频偏范围又较大时，传统的同步算法往往很难完成信号的较高精度的同步。本发明同步方法的步骤S1中数据帧检测采用的并行码相位搜索算法借鉴了GPS接收机中的信号搜索算法来完成数据帧的检测。对于GPS接收机，一般是利用发射机中足够长的训练序列完成对卫星信号的码序列、载波频率和码相位三维的搜索，由于本SC-FDE系统中用来完成帧检测的训练序列A是固定的，所以只需要在载波频率和码相位的二维搜索单元设计算法即可。这种联合检测算法的原理简单，并且理论上只要训练序列足够长就可以有效的抵抗噪声的影响，并且可以实现较大的频偏检测范围。综合考虑训练序列A的长度及算法的复杂度，本发明采用并行码相位搜索算法。

在本发明的一些实施例中，低信噪比SC-FDE系统同步方法中由帧检测模块执行的步骤S1所采用并行码相位搜索算法的流程如图3所示。

其中：

在步骤S1-1中，接收到的信号与数字振荡器(NCO)产生的正交载波进行混频操作，然后将混频的输出与本地训练序列利用FFT(快速傅立叶变换)模块和IFFT(快速傅立叶逆变换)模块进行相关运算，得到相关运算的结果；

步骤S1-2中，对步骤S1-1得到的相关运算的结果利用周期累加的方式实现预定长度的相干积分，对相干积分后的I和Q两路输出取模运算并平方相加后得到最终的检测判定值V；

在步骤S1-3中，将检测判定值V与设定的阈值Vt进行比较，以判定是否检测到数据帧；且

当检测到数据帧时，帧检测模块停止工作并且给出DDS此时的频率值作为所述粗频偏估计值；当没有检测到数据帧时，更新DDS的频率值并重复步骤S1-1至步骤S1-3重新进行搜索，直到检测到数据帧为止。

图3还示出了实例性帧检测模块的结构，其包括：

混频模块，用于将接收到的信号与数字振荡器(NCO)产生的正交载波进行混频；

第一FFT(快速傅立叶变换)模块，用于对混频的输出进行快速傅立叶变换；

第二FFT(快速傅立叶变换)模块，用于对本地训练序列进行快速傅立叶变换；

共轭模块，用于对第二FFT模块的输出进行复数共轭运算；

IFFT(快速傅立叶逆变换)模块，用于对快速傅立叶变化运算与复数共轭运算的混频输出进行快速傅立叶逆变换，得到相关运算后的I分量和Q分量；

I分量相干积分模块，利用周期累加的方式对相关运算后的I分量进行预定长度的相干积分；

Q分量相干积分模块，利用周期累加的方式对相关运算后的Q分量进行预定长度的相干积分；

I分量取模及平方模块，用于对相干积分后的I分量取模运算并平方，得到I²；

Q分量取模及平方模块，用于对相干积分后的Q分量取模运算并平方，得到Q²；

加法模块，用于对I²和Q²进行加法运算，得到检测判定值V；

比较模块，将所述检测判定值V与设定的阈值Vt进行比较，以判定是否检测到数据帧。

为便于理解本发明，以下通过一实施例来说明本发明低信噪比SC-FDE系统同步方法中的算法。该实施例中，低信噪比SC-FDE系统的几个重要的技术指标如下：

(1)FFT(Fast Fourier Transform,快速傅立叶变换)长度N为1024点，循环前缀(Cyclic Prefix,简称CP)长度为128点，符号间隔Ts等于0.2μs；

(2)信噪比低至-15dB，最大的归一化载波频偏值为1.2；

(3)两种多径信道模型如表1所示；

(4)数据帧中的训练序列配置参数如表2和图4所示，即第一训练序列中，L1＝8、T1＝3800；所述第二训练序列中，L2＝2048、T2＝2。

表1多径信道模型

表2训练序列参数配置

采用并行码相位搜索算法来实现数据帧的检测，需要确定频率搜索步进f_bin和相干积分时间T_coh两个参数。经过相干积分后的I和Q两路输出信号可以分别表示为：

I(n)＝aR(τ)sinc(f_eT_coh)cosφ_e+n_I  (1)

Q(n)＝aR(τ)sinc(f_eT_coh)sinφ_e+n_Q  (2)

式中a表示输入信号的幅度，τ为接收到的训练序列与本地训练序列之间的相位差，f_e表示接收信号的载波频率与本地载波频率的差值，φ_e为两者之间的相位差，T_coh表示相干积分的时间，R(t)代表最大值为1的ZC序列自相关函数，n_I和n_Q分别表示I路和Q路的噪声。不考虑噪声影响，则当检测到训练序列A时(τ＝0)，此时的检测判定值可以表示为：

V＝I²+Q²＝a²|sinc(f_eT_coh)|²  (3)

通过上式可以看出，载波频率偏差f_e会对最终的时间度量引入|sinc(f_eT_coh)|²倍数的损耗，这会增大信号的漏检率和降低信号捕获的灵敏度。为了降低漏检率事件发生的概率，一般要求接收信号载波频率与本地载波频率的差值控制在3dB以内，因为所以频率误差的绝对值理论上应该不超过0.443/T_coh，即频率搜索步进f_bin<0.886/T_coh。而在实际应用中，则要求频率的搜索带宽值更小，以进一步降低漏检率，所以最终的设计一般满足：

$f_{bin}=\frac{2}{3T_{coh}}---\left(4\right)$

这里系数2/3可以使相邻两个3dB带宽之间存在一定程度的重叠，上式也表明了频率搜索步进f_bin与相干积分时间T_coh之间成反比。考虑到后续的步骤S2中细频偏估计的范围，算法要求粗频偏值纠正过后，信号的最大归一化载波频偏值限制在0.25之内，即f_bin<0.25/NT_s，换算后可知单个频带对应的相干积分训练序列长度至少为(T_coh/T_s)>8N/3≈2730点，即周期长度L1为8的子序列至少需要重复341次。由于系统的最大归一化载波频偏值为1.2，所以理论上只需要以信号的中心频率f_e为频点共11个频带即可，所以在本实施例中，算法设计的总重复次数T1为3800次，大于341×11＝3751次。在本发明的其他实施例中，周期长度L1和总重复次数T1可以由实际的需要灵活设计，主要是根据最大频偏范围和信噪比来设计参数。

图5是本发明低信噪比SC-FDE系统同步方法中采用并行码相位搜索算法的检测峰值随载波频偏的变化的示意图，其是在AWGN(Additive WhiteGaussian Noise,加性高斯白噪声)信道条件下，仿真信噪比为-15dB时，并行码相位搜索算法检测峰值随载波频偏变化的仿真结果。通过仿真图可以看出，当搜索到正确的频带时，帧检测的峰值远大于相邻频带的检测结果，所以只要能够合理的设置捕获阈值就可以保证数据帧能被正确检测到，同时也满足粗频偏估计精度的要求。

接下来，对步骤S2细频偏估计进行说明。

步骤S2中，利用本地训练序列和接收到的训练序列B进行相关运算，并利用相关运算的结果完成载波频偏的细估计。细频偏估计的前提是准确的找到训练序列B的起始位置，图6表示的是AWGN信道条件下，SNR(Signal NoiseRatio,信噪比)＝-15dB时，本地训练序列与接收到的训练序列B相关运算的仿真结果。从仿真图可以看出，利用该峰值点的索引就可以很容易的找到训练序列B的起始位置。

在确定了训练序列B的起始位置之后，就可以根据该起始位置计算出归一化的细频偏估计值。设符号定时点的位置为则细载波频偏估计的结果可以表示为：

其中：

这里r(d)表示经过粗频偏纠正之后的数据符号，m(d)表示本地的训练序列。实际上由于训练序列B的长度为4096，FFT长度N为1024，换算后可知，通过该方式计算出的最大归一化载波频偏值为0.25，这就是帧检测模块频率搜索步进f_bin的设置依据，所以前后是相关的。

最后，对步骤S3符号定时估计进行说明。

步骤S3是利用本地训练序列和接收到的训练序列B相关运算的结果对数据符号进行符号定时估计。对于AWGN信道，实际上只要得到图6中第二个相关峰值点的位置就可以准确得到符号块的起始位置，完成符号定时估计。但是SC-FDE系统本质上是一种抗多径的系统，各种同步算法的设计必须保证在多径信道条件下仍然能够实现较高精度的同步。利用本地训练序列与接收到的训练序列相关运算的结果实现符号定时估计的算法，关键是解决接收信号的主径不是其第一径时导致的符号定时点滞后的问题，因为定时点滞后将导致很大的解调损失。图7a和7b表示的是两种典型多径信道的离散脉冲响应，其中图7a中的多径信道表示主径是第一径的多径信道，图7b表示主径不是第一径的多径信道。实际上表1中给出的两种信道模型就分别代表了这两种不同特性的多径信道。

无线通信中大多数多径信道的主径都是其第一径，对于主径不是第一径的多径信道而言，两者之间的时延一般也很小。假设由主径决定的符号定时点索引为N_u，则只要对其提前N_g点就能保证符号定时估计点不会滞后于第一径。设修正后的符号定时点的位置为Nv，则其可以表示为：

N_v＝N_u-N_g  (7)

式中N_g的大小必须至少大于主径和第一径的最大时延，这样就可以保证修正后的符号定时点位置超前第一径的到来时刻。同时为了使符号定时估计点不会超过无ISI区，CP的长度也要满足一定的要求。由于SC-FDE和OFDM系统的准确符号定时估计点都是一个范围，所以只要适当增加循环前缀的长度就可以保证最终的符号定时估计是准确的。

因此，本发明中，数据帧结构的设计中，循环前缀CP的长度的设置使得在步骤S3中对符号定时估计点引入一提前量Ng，且对于主径不是第一径的多径信道提前量Ng的大小至少大于主径和第一径的最大时延。

例如以表1中的两种多径信道模型作为参考，第二种多径信道的主径相对于第一径的最大信号延时为2.4μs，综合第一种信道模型，这可以理解为无线信号在经过实际的信道传输后，主径滞后第一径的时间为0到2.4μs之间。由于发射端相邻符号的时间间隔为0.2μs，考虑极限情况，实际上只要满足N_g≥12就可以保证符号定时点不会滞后于第一径。同时从表中可以看出信号的第一径和最后一径的延迟时间为15.8μs，也就是对应79个符号点，综合考虑符号定时估计带来的损耗，只要满足CP的长度大于91点即可，而本实施例中，系统中设定的CP长度为128点，显然满足设计的要求。

本发明的一些实施例中，CP的长度以及FFT的长度都是按照2的整数次幂计算的。调用fft(x,N)后得到N点数据，这N点数据实际上就是从0Hz到5120Hz的采样频率，相邻的数据点频率相差1/Ts＝5120/N Hz，N＝5120*Ts＝1024；表1中第一径和最后一径的延迟时间为15.8μs，主径相对于第一径的最大信号延时为2.4μs，发射端相邻符号的时隔为0.2μs，CP的长度大于15.8/0.2+2.4/0.2＝91。因此只要大于91的2的整数次幂均满足以上要求。

通过比较目前常见SC-FDE系统同步算法的优缺点，以及在低信噪比条件下的局限性，本发明提出了上述低信噪比条件下SC-FDE系统的同步算法。因为目前大部分SC-FDE系统的同步算法都是基于接收到的训练序列本身做相关运算来设计的，所以在信噪比较低的情况下同步精度很差。本发明提出利用接收到的训练序列和本地的训练序列做相关运算，降低了噪声对于信号同步精度的影响，并且解决了接收信号的主径不是其第一径时导致的符号定时点滞后的问题。本发明的低信噪比SC-FDE系统同步技术是在借鉴了OFDM(Orthogonal Frequency Division Multiplexing,正交频分复用技术)的同步算法和GPS接收机的信号搜索算法等已有算法思想的基础上，提出的一种低信噪比SC-FDE系统同步技术，适用于低信噪比条件下的M2M通信。

以上实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据此实施，并不能限制本发明的保护范围。凡跟本发明权利要求范围所做的均等变化与修饰，均应属于本发明权利要求的涵盖范围。

Claims (10)

1.一种低信噪比SC-FDE系统同步方法，其特征在于，发送端发送包含第一训练序列A、第二训练序列B、循环前缀CP和数据符号的数据帧，接收端接收所述数据帧并执行如下步骤：

S1.利用第一训练序列A采用并行码相位搜索算法进行数据帧的检测、并获得到粗频偏估计值以纠正粗频偏值从而获得经过粗频偏纠正之后的数据符号；

S2.利用第二训练序列B进行细频偏估计，以纠正细频偏值从而获得经过细频偏纠正之后的数据符号；及

S3.利用第二训练序列B进行符号定时估计；

其中，

所述第一训练序列A由周期长度为L1的ZC序列重复T1次构成，其中，L1和T1均为正整数，且4≤L1≤12、3000≤T1≤5000,其中T1的值取决于L1、最大频偏范围及信噪比；

所述第二训练序列B由周期长度为L2的ZC序列重复T2次构成，其中，L2和T2均为正整数，且1024≤L2≤3072、2≤T2≤6。

2.根据权利要求1所述的低信噪比SC-FDE系统同步方法，其特征在于，所述循环前缀CP的长度的设置使得在步骤S3中对符号定时估计点引入一提前量Ng，且对于主径不是第一径的多径信道所述提前量Ng的大小至少大于主径和第一径的最大时延。

3.根据权利要求2所述的低信噪比SC-FDE系统同步方法，其特征在于，步骤S1包括：

S1-1.将接收到的信号与数字振荡器(NCO)产生的正交载波进行混频操作，然后将混频的输出与本地训练序列利用FFT(快速傅立叶变换)模块和IFFT(快速傅立叶逆变换)模块进行相关运算，得到相关运算的结果；

S1-2.对所述相关运算的结果利用周期累加的方式实现预定长度的相干积分，对相干积分后的I和Q两路输出取模运算并平方相加后得到最终的检测判定值V；

S1-3.将所述检测判定值V与设定的阈值Vt进行比较，以判定是否检测到数据帧；且

当检测到数据帧时，帧检测模块停止工作并且给出DDS此时的频率值作为所述粗频偏估计值；

当没有检测到数据帧时，更新DDS的频率值并重复步骤S1-1至步骤S1-3重新进行搜索，直到检测到数据帧为止。

4.根据权利要求3所述的低信噪比SC-FDE系统同步方法，其特征在于，

步骤S2包括：利用本地训练序列和接收到的第二训练序列B进行相关运算，并利用相关运算的结果进行载波的细频偏估计；

步骤S3包括：利用步骤2中本地训练序列和接收到的第二训练序列B相关运算的结果对所述数据符号进行符号定时估计。

5.根据权利要求4所述的低信噪比SC-FDE系统同步方法，其特征在于，步骤S2中利用相关运算的结果进行载波的细频偏估计进一步包括：根据相关运算的结果确定第二训练序列B的起始位置，并根据所述起始位置计算归一化的细频偏估计值。

6.根据权利要求3至5中任一项所述的低信噪比SC-FDE系统同步方法，其特征在于，

所述FFT(快速傅立叶变换)的长度N为1024点，所述循环前缀CP的长度大于91点，发射端相邻符号的时间间隔T_s为0.2μs；且所述第一训练序列中，L1＝8、T1＝3800；所述第二训练序列中，L2＝2048、T2＝2。

7.根据权利要求6所述的低信噪比SC-FDE系统同步方法，其特征在于，所述循环前缀CP的长度为128点、所述SC-FDE系统的信噪比低至-15dB、及最大的归一化载波频偏值为1.2。

8.一种低信噪比SC-FDE系统的同步装置，其特征在于，所述低信噪比SC-FDE系统的发射端发送的数据帧包含第一训练序列A、第二训练序列B、循环前缀CP和数据符号，所述同步装置包括：

帧检测模块，其利用第一训练序列A采用并行码相位搜索算法进行数据帧的检测、并获得到粗频偏估计值以纠正粗频偏值从而获得经过粗频偏纠正之后的数据符号；

细频偏纠正模块，其利用第二训练序列B进行细频偏估计，以纠正细频偏值从而获得经过细频偏纠正之后的数据符号；及

符号定时模块，其利用第二训练序列B进行符号定时估计；

其中，

所述第一训练序列A由周期长度为L1的ZC序列重复T1次构成，其中，L1和T1均为正整数，且4≤L1≤12、3000≤T1≤5000,其中T1的值取决于L1、最大频偏范围及信噪比；

所述第二训练序列B由周期长度为L2的ZC序列重复T2次构成，其中，L2和T2均为正整数，且1024≤L2≤3072、2≤T2≤6。

9.根据权利要求8所述的低信噪比SC-FDE系统的同步装置，其特征在于，所述循环前缀CP的长度的设置使得所述符号定时模块对符号定时估计点引入一提前量Ng，且对于主径不是第一径的多径信道所述提前量Ng的大小至少大于主径和第一径的最大时延。

10.根据权利要求9所述的低信噪比SC-FDE系统的同步装置，其特征在于，所述帧检测模块包括：

混频模块，用于将接收到的信号与数字振荡器(NCO)产生的正交载波进行混频；

第一FFT(快速傅立叶变换)模块，用于对混频的输出进行快速傅立叶变换；

第二FFT(快速傅立叶变换)模块，用于对本地训练序列进行快速傅立叶变换；

共轭模块，用于对第二FFT模块的输出进行复数共轭运算；

IFFT(快速傅立叶逆变换)模块，用于对快速傅立叶变化运算与复数共轭运算的混频输出进行快速傅立叶逆变换，得到相关运算后的I分量和Q分量；

I分量相干积分模块，利用周期累加的方式对相关运算后的I分量进行预定长度的相干积分；

Q分量相干积分模块，利用周期累加的方式对相关运算后的Q分量进行预定长度的相干积分；

I分量取模及平方模块，用于对相干积分后的I分量取模运算并平方，得到I²；

Q分量取模及平方模块，用于对相干积分后的Q分量取模运算并平方，得到Q²；

加法模块，用于对I²和Q²进行加法运算，得到检测判定值V；

比较模块，将所述检测判定值V与设定的阈值Vt进行比较，以判定是否检测到数据帧。