CN105006485A - 一种基于拓扑半金属的fet和hemt及其制备方法 - Google Patents
一种基于拓扑半金属的fet和hemt及其制备方法 Download PDFInfo
- Publication number
- CN105006485A CN105006485A CN201510337336.1A CN201510337336A CN105006485A CN 105006485 A CN105006485 A CN 105006485A CN 201510337336 A CN201510337336 A CN 201510337336A CN 105006485 A CN105006485 A CN 105006485A
- Authority
- CN
- China
- Prior art keywords
- channel layer
- substrate
- drain electrode
- source electrode
- topology
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 42
- FSIONULHYUVFFA-UHFFFAOYSA-N cadmium arsenide Chemical compound [Cd].[Cd]=[As].[Cd]=[As] FSIONULHYUVFFA-UHFFFAOYSA-N 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims description 36
- 230000005669 field effect Effects 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 18
- 238000005516 engineering process Methods 0.000 claims description 17
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 17
- 229910044991 metal oxide Inorganic materials 0.000 claims description 15
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 9
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 229910052793 cadmium Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- -1 metal oxide nitride Chemical class 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 235000019994 cava Nutrition 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种基于拓扑半金属的FET和HEMT及其制备方法。本发明的场效应晶体管包括：衬底；形成在衬底上的沟道层；分别形成在沟道层上两侧的源极和漏极；形成在沟道层上源极和漏极之间的栅极；沟道层采用n型掺杂或p型掺杂的砷化镉Cd3As2材料。本发明的沟道层采用拓扑半金属Cd3As2，是一种新型的拓扑材料，其体态具有两个狄拉克锥，狄拉克点受晶体对称性保护而不会产生能隙；Cd3As2具有超高的电子迁移率，对于高质量的Cd3As2样品，室温下的电子迁移率可达1.5×104cm2/V·s，5K时可达107cm2/V·s，远远超过现有晶体管；由于Cd3As2特殊的能带结构，有望在低温下实现无耗散的弹道输运。
Description
技术领域
本发明涉及场效应晶体管制备技术，具体涉及一种基于拓扑半金属的场效应晶体管和高电子迁移率晶体管及其制备方法。
背景技术
金属-氧化物-半导体场效应晶体管(MOSFET)因其体积小、速度快、易集成等特点广泛应用于半导体器件和电路中，其工作性能主要取决于沟道的载流子迁移率、载流子饱和速度、栅极调制效率和器件尺寸等。由于GaAs的载流子迁移率、饱和速度均比Si高很多，在此基础上发展起来的金属-半导体场效应晶体管(MESFET)和高电子迁移率晶体管(HEMT)在高频性能方面相比MOSFET有了很大的提升。随着计算机运行速度不断提高，半导体器件高度集成化，对晶体管的高频性能和能耗提出了更高的要求，寻找超高迁移率和低能耗的材料成了当务之急。
现有的晶体管的沟道层多采用氮化镓GaN、砷化镓GaAs或硅Si等半导体材料，室温下基于GaAs/AlGaAs的HEMT电子迁移率约为8000cm2/V·s，基于GaAs的MESFET约为4800cm2/V·s，Si的MESFET只有630cm2/V·s。
发明内容
针对以上现有技术中存在的问题，利用拓扑半金属砷化镉Cd3As2的超高电子迁移率，本发明提出了一种基于拓扑半金属Cd3As2的场效应晶体管和高电子迁移率晶体管及其制备方法。
本发明的一个目的在于提供一种基于拓扑半金属的场效应晶体管。
本发明的场效应晶体管包括：衬底；形成在衬底上的沟道层；分别形成在沟道层上两侧的源极和漏极；形成在沟道层上源极和漏极之间的栅极；沟道层采用n型掺杂或p型掺杂的砷化镉Cd3As2材料。
本发明的场效应晶体管还包括形成在衬底和沟道层之间的缓冲层，缓冲层采用适合Cd3As2外延生长的材料。
本发明的场效应晶体管还包括形成在沟道层左右两侧的高掺杂层；高掺杂层采用比沟道层掺杂浓度高的n型或p型半导体材料，或者比沟道层掺杂浓度高的n型或p型Cd3As2材料，用于提供和接收载流子，以减小源漏之间的电阻。高掺杂层的顶端可以高过沟道层，底端可以直接接触缓冲层或衬底。源极和漏极可以直接形成在高掺杂层上。
进一步，场效应晶体管还可以选择性地在沟道层上方形成凹陷，栅极可以直接形成在凹陷上。
本发明的基于拓扑半金属的场效应晶体管的制备方法，包括以下步骤：
1)提供衬底，衬底可以选用普通半导体材料，如硅、砷化镓等；
2)在衬底上，采用金属有机化学气相沉积MOCVD或分子束外延MBE技术生长砷化镉，形成沟道层；
3)在沟道层上表面两侧，蒸发金属或生长导电金属氧化物氮化物形成源极和漏极；
4)在源极和漏极之间，蒸发金属或生长导电金属氧化物氮化物形成栅极。
本发明的另一个目的在于提供一种基于拓扑半金属的高电子迁移率晶体管。
本发明的高电子迁移率晶体管包括：衬底；形成在衬底上的沟道层；形成在沟道层上的势垒层；分别形成在势垒层上两侧的源极和漏极；形成在源极和漏极之间的栅极；沟道层采用未掺杂的砷化镉Cd3As2材料；沟道层和势垒层采用不同晶格常数的材料，在二者的界面上形成二维电子气。
势垒层采用n型掺杂的含有Cd或As元素的半导体材料；势垒层材料的带隙大于沟道层材料的带隙。
沟道层和势垒层采用不同晶格常数的材料，在二者的界面上形成二维电子气。
进一步，在沟道层和势垒层之间可以选择性地加入间隔层。
本发明的高电子迁移率晶体管还包括形成在衬底和沟道层之间的缓冲层，缓冲层可以采用适合拓扑半金属Cd3As2外延生长的材料。缓冲层要求与衬底和沟道层晶格匹配，可以提高沟道层的生长质量，降低器件的噪声，改善器件的性能。
本发明的高电子迁移率晶体管还可以包括形成在势垒层左右两侧的高掺杂层；高掺杂层采用高浓度掺杂的n型或p型半导体材料，用于提供和接收载流子，以减小源漏之间的电阻。高掺杂层的顶端可以高过势垒层，底端可以延伸至沟道层，也可以直接接触缓冲层或衬底。源极和漏极可以直接形成在高掺杂层上。
进一步，高电子迁移率晶体管还可以选择性地在沟道层上方形成凹陷，栅极可以直接形成在凹陷上。
本发明的基于拓扑半金属的高电子迁移率晶体管的制备方法，包括以下步骤：
1)提供衬底，衬底可以选用普通半导体材料，如硅、砷化镓等；
2)在衬底上，采用MOCVD或MBE技术外延生长砷化镉，形成沟道层；
3)在沟道层上，采用MOCVD或MBE技术外延生长势垒层，二者采用不同晶格常数的材料，在二者的界面上形成二维电子气；
4)在势垒层上表面两侧蒸发金属或生长导电金属氧化物氮化物形成源极和漏极；
5)在源极和漏极之间，蒸发金属或生长导电金属氧化物氮化物形成栅极。
本发明的优点：
本发明的沟道层采用拓扑半金属Cd3As2，是一种新型的拓扑材料，其体态具有两个狄拉克锥，狄拉克点受晶体对称性保护而不会产生能隙；Cd3As2具有超高的电子迁移率，对于高质量的Cd3As2样品，室温下的电子迁移率可达1.5×104cm2/V·s，5K时可达107cm2/V·s，远远超过现有晶体管；由于Cd3As2特殊的能带结构，有望在低温下实现无耗散的弹道输运。
附图说明
图1为本发明的场效应晶体管的实施例一的剖面图；
图2为本发明的场效应晶体管的实施例二的剖面图；
图3为本发明的场效应晶体管的实施例二的制备方法的流程图；
图4为本发明的高电子迁移率晶体管的实施例三的剖面图；
图5为本发明的高电子迁移率晶体管的实施例四的剖面图；
图6为本发明的高电子迁移率晶体管的实施例四的制备方法的流程图。
具体实施方式
下面结合附图，通过实施例对本发明做进一步说明。
实施例一
如图1所示，本实施例的场效应晶体管包括：衬底101；形成在衬底上的沟道层102；分别形成在沟道层上两侧的源极103和漏极105；形成在源极和漏极之间的栅极104；沟道层102采用n型掺杂或p型掺杂的砷化镉Cd3As2材料。源极103、栅极104和漏极105采用导电材料，如金属、合金、导电金属氧化物和导电金属氮化物等。
实施例二
如图2所示，本实施例的场效应晶体管包括：衬底201；形成在衬底上的缓冲层207；形成在缓冲层上的沟道层202；在沟道层上源极和漏极之间形成凹陷，栅极204直接形成在凹陷上；形成在沟道层左右两侧的高掺杂层206；分别直接形成在高掺杂层上的源极203和漏极205。
缓冲层207需要与衬底201和沟道层202晶格匹配，适合沟道层202的形成，降低器件的噪声。高掺杂层206采用高浓度掺杂的n型或p型半导体材料，用于提供和接收载流子，减小源漏间电阻。高掺杂层206的顶端高出沟道层202，底端直接与缓冲层207接触。进一步在沟道层202与栅极204之间加入介质层。
如图3所示，本实施例的场效应晶体管的制备方法，包括以下步骤：
1)提供衬底201，如图3(a)所示；
2)在衬底201上，采用MOCVD或MBE技术外延生长缓冲层207，如图3(b)所示；
3)在缓冲层207上采用MOCVD或MBE技术外延生长沟道层202，沟道层的材料采用p型或n型掺杂的拓扑半金属Cd3As2，如图3(c)所示；
4)在沟道层202上表面左右两侧进行光刻，并采用MOCVD或MBE技术外延生长高掺杂层206，高掺杂层的材料采用高浓度掺杂的半导体，如图3(d)和(e)所示；
5)在沟道层202的上表面中间位置进行光刻并采用反应离子刻蚀RIE技术刻蚀出凹陷，如图3(f)所示，凹陷的形状和大小根据实际需要设计；
6)在左右两个高掺杂层上分别沉积源极203和漏极205，在沟道层202上凹陷区域沉积栅极204，源极203、栅极204、漏极205的材料采用金属、合金、导电金属氧化物和导电金属氮化物中的一种或几种，金属、合金使用蒸发的方法沉积，导电金属氧化物、氮化物采用MOCVD或MBE方法生长，如图3(g)所示。
实施例三
如图4所示，本实施例的高电子迁移率晶体管包括：衬底301；形成在衬底上的沟道层302；形成在沟道层上的势垒层303；分别形成在势垒层上两侧的源极304和漏极306；形成在源极和漏极之间的栅极305；沟道层采用未掺杂的砷化镉Cd3As2材料。
沟道层和势垒层采用不同晶格常数的材料，势垒层303的材料的能隙大于沟道层302的材料的能隙，在二者的界面上形成二维电子气；势垒层303采用n型掺杂的含有Cd或As元素的半导体材料；势垒层303和沟道层302采用晶格常数不同的材料；源极304、栅极305和漏极306采用导电材料，如金属、合金、导电金属氧化物和导电金属氮化物等。
实施例四
如图5所示，本实施例的高电子迁移率晶体管包括：衬底401；在衬底层上形成的平整的缓冲层408；在缓冲层408上形成的沟道层402；形成在沟道层上的势垒层403；在势垒层的上表面的中间位置形成凹陷，在凹陷上形成栅极405；分别形成在势垒层的两侧形成的高掺杂层407，在高掺杂层上直接形成的源极404和漏极406；沟道层和势垒层之间的间隔层；势垒层和栅极之间的介质层。
如图6所示，本实施例的高电子迁移率晶体管的制备方法，包括以下步骤：
1)提供衬底401，如图6(a)所示；
2)在衬底401上采用MOCVD或MBE技术外延生长缓冲层408，如图6(b)所示。
3)在缓冲层408上采用MOCVD或MBE技术依次外延生长沟道层402，间隔层和势垒层403，沟道层采用未掺杂的拓扑半金属Cd3As2，势垒层的材料为n型掺杂的含有Cd、As元素的半导体，在势垒层和沟道层之间形成二维电子气，如图6(c)和(d)所示；
4)在势垒层403上表面左右两侧进行光刻，如图6(e)所示，并采用MOCVD或MBE技术外延生长高掺杂层407，高掺杂层的材料为高浓度掺杂的半导体，如图6(f)所示；
5)在势垒层403的上表面中间位置进行光刻并采用反应离子刻蚀(RIE)技术刻蚀出凹陷，如图6(g)所示，凹陷的形状和大小根据实际需要设计；在势垒层403上采用MOCVD或MBE技术外延生长介质层。
6)在两个高掺杂层407上分别沉积源极404和漏极406，在势垒层403的凹陷上沉积栅极405，源极404、栅极405、漏极406的材料采用金属、合金、导电金属氧化物和导电金属氮化物中的一种，金属、合金使用蒸发的方法沉积，导电金属氧化物、氮化物采用MOCVD或MBE方法生长，如图6(h)所示。
最后需要注意的是，公布实施方式的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
Claims (10)
1.一种基于拓扑半金属的场效应晶体管，其特征在于，所述场效应晶体管包括：衬底；形成在衬底上的沟道层；分别形成在沟道层上两侧的源极和漏极；形成在沟道层上源极和漏极之间的栅极；所述沟道层采用n型掺杂或p型掺杂的砷化镉Cd3As2材料。
2.如权利要求1所述的场效应晶体管，其特征在于，进一步包括形成在衬底和沟道层之间的缓冲层，所述缓冲层采用适合Cd3As2外延生长的材料。
3.如权利要求1所述的场效应晶体管，其特征在于，进一步包括形成在沟道层左右两侧的高掺杂层；所述高掺杂层采用比沟道层掺杂浓度高的n型或p型半导体材料，或者比沟道层掺杂浓度高的n型或p型Cd3As2材料。
4.如权利要求1所述的场效应晶体管，其特征在于，进一步包括在沟道层上方形成凹陷，栅极直接形成在凹陷上。
5.一种基于拓扑半金属的场效应晶体管的制备方法，其特征在于，制备方法，包括以下步骤：
1)提供衬底，衬底可以选用普通半导体材料，如硅、砷化镓等；
2)在衬底上，采用金属有机化学气相沉积MOCVD或分子束外延MBE技术生长砷化镉，形成沟道层；
3)在沟道层上表面两侧，蒸发金属或生长导电金属氧化物氮化物形成源极和漏极；
4)在源极和漏极之间，蒸发金属或生长导电金属氧化物氮化物形成栅极。
6.一种基于拓扑半金属的高电子迁移率晶体管，其特征在于，所述高电子迁移率晶体管包括：衬底；形成在衬底上的沟道层；形成在沟道层上的势垒层；分别形成在势垒层上两侧的源极和漏极；形成在源极和漏极之间的栅极；沟道层采用未掺杂的砷化镉Cd3As2材料；沟道层和势垒层采用不同晶格常数的材料，在二者的界面上形成二维电子气。
7.如权利要求6所述的高电子迁移率晶体管，其特征在于，势垒层采用n型掺杂的含有Cd或As元素的半导体材料；势垒层的材料的带隙大于沟道层的材料的带隙。
8.如权利要求6所述的高电子迁移率晶体管，其特征在于，进一步包括在沟道层和势垒层之间加入间隔层。
9.如权利要求6所述的高电子迁移率晶体管，其特征在于，进一步包括形成在衬底和沟道层之间的缓冲层，缓冲层可以采用适合拓扑半金属Cd3As2外延生长的材料。
10.一种基于拓扑半金属的高电子迁移率晶体管的制备方法，其特征在于，所述制备方法包括以下步骤：
1)提供衬底，衬底可以选用普通半导体材料，如硅、砷化镓等；
2)在衬底上，采用MOCVD或MBE技术外延生长砷化镉，形成沟道层；
3)在沟道层上，采用MOCVD或MBE技术外延生长势垒层，二者采用不同晶格常数的材料，在二者的界面上形成二维电子气；
4)在势垒层上表面两侧蒸发金属或生长导电金属氧化物氮化物形成源极和漏极；
5)在源极和漏极之间，蒸发金属或生长导电金属氧化物氮化物形成栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510337336.1A CN105006485B (zh) | 2015-06-17 | 2015-06-17 | 一种基于拓扑半金属的fet和hemt及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510337336.1A CN105006485B (zh) | 2015-06-17 | 2015-06-17 | 一种基于拓扑半金属的fet和hemt及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105006485A true CN105006485A (zh) | 2015-10-28 |
| CN105006485B CN105006485B (zh) | 2018-04-27 |
Family
ID=54379084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510337336.1A Active CN105006485B (zh) | 2015-06-17 | 2015-06-17 | 一种基于拓扑半金属的fet和hemt及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105006485B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017190184A1 (en) * | 2016-05-02 | 2017-11-09 | Monash University | Dirac semimetal structure |
| CN107620122A (zh) * | 2016-07-13 | 2018-01-23 | 清华大学 | 一种金属铂的半金属化合物及其制备方法 |
| CN110085660A (zh) * | 2019-04-15 | 2019-08-02 | 北京大学 | 一种拓扑场效应晶体管及其实现方法 |
| KR102098092B1 (ko) * | 2019-01-31 | 2020-04-13 | 재단법인대구경북과학기술원 | 3차원 디락 준금속을 이용한 단전자 트랜지스터 및 그 제조방법 |
| CN111933793A (zh) * | 2020-08-25 | 2020-11-13 | 中国科学技术大学 | 拓扑场效应晶体管及其拓扑输运特性的调节方法 |
| CN113410376A (zh) * | 2021-08-19 | 2021-09-17 | 北京大学 | 基于拓扑半金属纳米结构的拓扑量子比特装置及实现方法 |
| KR20210146090A (ko) | 2020-05-26 | 2021-12-03 | 고려대학교 세종산학협력단 | 카드뮴 아세나이드 나노선 및 이의 제조방법 |
| WO2022105639A1 (en) * | 2020-11-17 | 2022-05-27 | International Business Machines Corporation | Topological semi-metal interconnects |
| TWI836996B (zh) * | 2022-09-29 | 2024-03-21 | 美商萬國商業機器公司 | 具有近端摻雜層的多層拓撲互連 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983172A (zh) * | 2012-12-14 | 2013-03-20 | 中国科学院微电子研究所 | GaAs基垂直结构MOS器件及其制作方法 |
| CN103238101A (zh) * | 2010-12-07 | 2013-08-07 | 小利兰斯坦福大学理事会 | 并入有包括拓扑绝缘体的拓扑材料的电装置及光学装置 |
| WO2014055314A2 (en) * | 2012-10-01 | 2014-04-10 | Cree, Inc. | Predisposed high electron mobility transistor |
| CN104126223A (zh) * | 2012-02-23 | 2014-10-29 | 日本碍子株式会社 | 半导体元件及半导体元件的制造方法 |
-
2015
- 2015-06-17 CN CN201510337336.1A patent/CN105006485B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103238101A (zh) * | 2010-12-07 | 2013-08-07 | 小利兰斯坦福大学理事会 | 并入有包括拓扑绝缘体的拓扑材料的电装置及光学装置 |
| CN104126223A (zh) * | 2012-02-23 | 2014-10-29 | 日本碍子株式会社 | 半导体元件及半导体元件的制造方法 |
| WO2014055314A2 (en) * | 2012-10-01 | 2014-04-10 | Cree, Inc. | Predisposed high electron mobility transistor |
| CN102983172A (zh) * | 2012-12-14 | 2013-03-20 | 中国科学院微电子研究所 | GaAs基垂直结构MOS器件及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| ZHIJUN WANG ET AL.: ""Three-dimensional Dirac semimetal and quantum transport in Cd3As2"", 《PHYSICAL REVIEW B》 * |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11239073B2 (en) | 2016-05-02 | 2022-02-01 | Monash University | Methods and structures for altering charge carrier density or bandgap of a topological Dirac semimetal layer |
| CN109417092A (zh) * | 2016-05-02 | 2019-03-01 | 莫纳什大学 | 狄拉克半金属结构 |
| WO2017190184A1 (en) * | 2016-05-02 | 2017-11-09 | Monash University | Dirac semimetal structure |
| AU2017259105B2 (en) * | 2016-05-02 | 2022-07-07 | Monash University | Dirac semimetal structure |
| CN107620122A (zh) * | 2016-07-13 | 2018-01-23 | 清华大学 | 一种金属铂的半金属化合物及其制备方法 |
| CN107620122B (zh) * | 2016-07-13 | 2020-11-06 | 清华大学 | 一种金属铂的半金属化合物及其制备方法 |
| KR102098092B1 (ko) * | 2019-01-31 | 2020-04-13 | 재단법인대구경북과학기술원 | 3차원 디락 준금속을 이용한 단전자 트랜지스터 및 그 제조방법 |
| CN110085660A (zh) * | 2019-04-15 | 2019-08-02 | 北京大学 | 一种拓扑场效应晶体管及其实现方法 |
| KR20210146090A (ko) | 2020-05-26 | 2021-12-03 | 고려대학교 세종산학협력단 | 카드뮴 아세나이드 나노선 및 이의 제조방법 |
| CN111933793A (zh) * | 2020-08-25 | 2020-11-13 | 中国科学技术大学 | 拓扑场效应晶体管及其拓扑输运特性的调节方法 |
| WO2022105639A1 (en) * | 2020-11-17 | 2022-05-27 | International Business Machines Corporation | Topological semi-metal interconnects |
| GB2616168A (en) * | 2020-11-17 | 2023-08-30 | Ibm | Topological semi-metal interconnects |
| US11749602B2 (en) | 2020-11-17 | 2023-09-05 | International Business Machines Corporation | Topological semi-metal interconnects |
| CN113410376A (zh) * | 2021-08-19 | 2021-09-17 | 北京大学 | 基于拓扑半金属纳米结构的拓扑量子比特装置及实现方法 |
| TWI836996B (zh) * | 2022-09-29 | 2024-03-21 | 美商萬國商業機器公司 | 具有近端摻雜層的多層拓撲互連 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105006485B (zh) | 2018-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105006485A (zh) | 一种基于拓扑半金属的fet和hemt及其制备方法 | |
| US10991819B2 (en) | High electron mobility transistors | |
| CN108028273B (zh) | 半导体装置和制造半导体装置的方法 | |
| CN107946358A (zh) | 一种与Si‑CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法 | |
| CN102332469B (zh) | 纵向导通的GaN常关型MISFET器件及其制作方法 | |
| CN111816706A (zh) | 一种鳍状半导体器件、制造方法及其应用 | |
| JP2015115605A (ja) | デュアルゲート型ｉｉｉ−ｖ族複合トランジスタ | |
| KR101285598B1 (ko) | 질화물계 이종접합 반도체 소자 및 그 제조 방법 | |
| Seo et al. | Al (In) N/GaN Fin-Type HEMT With Very-Low Leakage Current and Enhanced $ I $–$ V $ Characteristic for Switching Applications | |
| JP6880251B2 (ja) | 閾値電圧が調整可能な高電子移動度トランジスタ | |
| CN104332504A (zh) | 一种GaN基异质结肖特基二极管器件及其制作方法 | |
| CN104347696A (zh) | 半导体装置以及其制造方法 | |
| CN105428412A (zh) | AlGaN/GaN异质结场效应晶体管及其制备方法 | |
| CN111370470B (zh) | 氮化镓mis栅控混合沟道功率场效应晶体管及其制造方法 | |
| CN102569399A (zh) | 源漏自对准的mos器件及其制作方法 | |
| CN104952938A (zh) | 一种氮化镓异质结mis栅控功率二极管及其制造方法 | |
| CN102709320A (zh) | 纵向导通的GaN基MISFET 器件及其制作方法 | |
| CN102082176A (zh) | GaN增强型MISFET器件及其制备方法 | |
| CN104347408A (zh) | 半导体装置及其制造方法 | |
| Kim et al. | Normally-off GaN MOSFETs on insulating substrate | |
| CN207925477U (zh) | 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件 | |
| CN103779406B (zh) | 加源场板耗尽型绝缘栅AlGaN/GaN器件结构及其制作方法 | |
| CN102544086A (zh) | 氮化镓基高电子迁移率晶体管及其制作方法 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN111799326A (zh) | 一种新型二维电子气浓度调控的晶体管结构及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |