CN104979312A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN104979312A
CN104979312A CN201410148441.6A CN201410148441A CN104979312A CN 104979312 A CN104979312 A CN 104979312A CN 201410148441 A CN201410148441 A CN 201410148441A CN 104979312 A CN104979312 A CN 104979312A
Authority
CN
China
Prior art keywords
layer
semiconductor
bonded layer
nano
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410148441.6A
Other languages
English (en)
Other versions
CN104979312B (zh
Inventor
陈俊霞
边历峰
陆书龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201410148441.6A priority Critical patent/CN104979312B/zh
Publication of CN104979312A publication Critical patent/CN104979312A/zh
Application granted granted Critical
Publication of CN104979312B publication Critical patent/CN104979312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

本发明公开了一种半导体结构,包括相键合的第一半导体晶片和第二半导体晶片,其中,所述第一半导体晶片和第二半导体晶片之间设有结构层,所述结构层上分布有多个纳米孔。本发明还公开了一种半导体器件,所述半导体器件包括前述的半导体结构,所述半导体器件为激光器、探测器或太阳能电池。本发明还公开了如前所述的半导体结构的制备方法。本发明通过在键合界面中设置有纳米孔阵列结构层,从而抑制了键合界面光损耗和电损耗,并提高了键合强度。

Description

半导体结构及其制备方法
技术领域
本发明涉及一种半导体器件加工技术领域,特别涉及一种半导体结构及其制备方法。
背景技术
新一代光电子器件的目标是要实现光电子的集成化与小型化,但晶格失配的异质半导体材料的兼容问题却成为光电子集成道路上面临的最主要障碍之一。利用键合技术将异质结半导体材料键合在一起,从而制备各种激光器、探测器、太阳电池等半导体器件的技术越来越受到广泛关注。晶片键合技术是指将两个平整的晶片,通过表面清洁和表面处理后,经过晶向对准、键合、热处理,最终使两个晶片的键合界面以化学键结合在一起的技术。该技术组合新结构材料时具有极大的自由度和灵活性,因此对光电子器件的性能改善和新型半导体器件的发展新型半导体器件的发展有着非同寻常的意义。
回顾光伏技术在最近10年的发展,在效率提高方面,多结级联式的太阳能电池结构是最引人瞩目的。但在实践上,很难找到在带隙宽度上如此理想搭配,晶格常数又非常匹配的两种材料来实现整体级联电池。键合技术相对于外延生长和机械叠层有着极大的优越性:操作方法简单;位错仅局域于界面,适用于晶格失配和晶向失配的情况;可最大限度地实现与太阳光谱的匹配。因此人们开始探索键合技术在多结太阳电池集成中的应用。国际上,德国Fraunhofer研究所,美国加州理工大学,美国可再生能源实验室,美国波音-光谱实验室及安科公司越来越关注键合太阳电池的分析研究。最近,美国波音-光谱实验室报道的将GaAs基与InP基电池进行直接键合得到带隙组合为2.2/1.7/1.4/1.05/0.73eV的五结半导体电池(P.T.Chiu,D.C.Law,R.L.Woo,etal,IEEE JOURNAL OFPHOTOVOLTAI CS,VOL.4,NO.1,JANUARY2014)。
对于半导体材料之间的键合,其键合界面处的半导体材料掺杂浓度和表面粗糙度、清洁度都有极其严格的要求,否则键合质量不高。因此键合多结太阳电池中经常会出现由于键合强度低、键合界面产生光和电损耗,从而降低太阳电池效率的问题。
发明内容
针对上述提到的现有技术的不足,本发明提出了一种半导体结构及其制备方法,所获得的半导体结构中键合界面具有键合强度高、光学损耗低的优点。
为了实现上述目的,本发明采用了如下的技术方案:
一种半导体结构,包括相键合的第一半导体晶片和第二半导体晶片,其中,所述第一半导体晶片和第二半导体晶片之间设有结构层,所述结构层上分布有多个纳米孔。
优选地,所述第一半导体晶片上设置有第一键合层,所述第二半导体晶片上设置有第二键合层,其中,所述结构层位于所述第一键合层和第二键合层之间,所述结构层为纳米孔阵列结构层,所述第一键合层和第二键合层通过所述纳米孔阵列结构层键合。
优选地,所述纳米孔阵列结构层的材料为Ag、Au或Cu。
优选地,所述纳米孔阵列结构层的厚度为10~30nm;所述纳米孔阵列结构层中的纳米孔孔径为200~300nm,孔间距为300~450nm。
优选地,所述第一半导体晶片和第二半导体晶片为半导体光电器件。
优选地,所述半导体光电器件为单结太阳电池晶片,所述半导体结构为多结级联太阳电池。
优选地,所述单结太阳电池晶片为Ⅲ-Ⅴ族太阳电池晶片。
优选地,所述第一半导体晶片为GaAs太阳电池晶片,所述第二半导体晶片为InGaAs太阳电池晶片,其中:
所述GaAs太阳电池晶片包括依次叠层设置的n+型GaAs盖层、n型AlInP窗口层、n型GaAs发射区、p型GaAs基区以及p型GaInP背场层;其中,所述第一键合层为p+型GaAs材料层,位于所述p型GaInP背场层上;
所述InGaAs太阳电池晶片包括依次叠层设置的p型InP衬底、p型InP背场层、p型In0.53GaAs基区以及n型In0.53GaAs发射区;其中,所述第二键合层为n+型InP材料层,位于所述n型In0.53GaAs发射区上;
其中,所述p+型GaAs材料层和n+型InP材料层掺杂浓度均为1.0×1019以上,厚度范围是:15~30nm。
本发明还提供了一种半导体器件,所述半导体器件包括如前所述的半导体结构,所述半导体器件为激光器、探测器或太阳能电池。
本发明的另一方面是提供了如上所述的半导体结构的制备方法,包括步骤:
(1)、提供第一半导体晶片并在第一半导体晶片的键合面制备第一键合层;
(2)、提供第二半导体晶片并在第二半导体晶片的键合面制备第二键合层;
(3)、在第一键合层和/或第二键合层上制备纳米孔阵列结构层;
(4)、将第一键合层朝向第二键合层进行键合使所述第一半导体晶片和第二半导体晶片之间键合结合形成所述半导体结构;其中,所述第一键合层和第二键合层通过所述纳米孔阵列结构层键合。
优选地,该方法还包括步骤:
对第一键合层和第二键合层进行氢离子束轰击处理工艺,所述氢离子束轰击处理工艺是在真空度10-5Pa以下的真空环境下进行,离子束流能量为200~300eV,首先室温下轰击20~30分钟,然后再加热到100~120℃,轰击6~8分钟。
优选地,其中制备纳米孔阵列结构层的步骤具体包括:
(a1)、在键合层上制备胶体球单层;
(b1)、采用刻蚀工艺将所述胶体球的粒径减小到200~300nm;
(c1)、以胶体球单层为掩膜,在键合层上制备一厚度为10~30nm的金属层,所述金属为Ag、Au或Cu;
(d1)、去除键合层上的胶体球,在键合层上获得由所述金属层形成的纳米孔阵列结构层。
优选地,所述第一键合层与第二键合层的进行键合的步骤具体包括:
(a2)、将第一半导体晶片和第二半导体晶片放置于真空室中,真空度为10-4~10-5Pa;
(b2)、在真空室为室温的条件下,将第一键合层朝向第二键合层贴合并施加30~50N/cm2的压力,保持1~2小时;
(c2)、将在真空室加热到150~200℃,向第一键合层和第二键合层均匀施加100~150N/cm2的压力,保持1~2小时。
优选地,该方法还包括对键合后得到的半导体结构进行热处理的步骤,具体包括:首先,将半导体结构放置于氩气或氮气的气体环境中;然后,加热至350~400℃并保温2~3小时,其中,当温度大于150℃时,升温的速率为0.2~0.5℃/分钟;最后,以降温速率为0.2~0.5℃/分钟进行降温处理,其中,当温度小于150℃,采用自然降温的方式降温至室温。
有益效果:
本发明通过在键合面中设置有纳米孔阵列结构层,该结构层中的纳米孔具有周期性,在周期边界条件下的金属表面等离子体极化激元和周期边界下的干涉衍射效应引发了超强光透射效应,从而抑制了界面光损耗;另外,两个键合面的键合发生在纳米孔阵列结构层的表面,纳米孔阵列结构层中的纳米孔部分有助于释放应力,有利于减少键合界面气泡的形成,从而解决了压强均匀性问题,也可促进界面化学键的形成,提高键合强度;最后,纳米孔阵列结构层采用金属材料,金属良好的导电性能可减少键合界面电损耗,从而提高电效率,并且金属的粘接力也可进一步提高键合强度。
附图说明
图1是本发明具体实施方式提供的半导体结构的结构示意图。
图2是本发明具体实施方式提供的纳米孔阵列结构层的结构示意图。
图3是本发明具体实施方式提供的半导体结构的制备方法的步骤流程图。
图4是本发明具体实施方式中制备纳米孔阵列结构层的示例性图示。
图5本发明实施例1中提供的双结级联太阳电池的结构示意图。
图6a-6g为如图5所示的双结级联太阳电池的制备过程的示例性图示。
具体实施方式
如前所述,鉴于现有技术存在的不足,本发明提供了半导体结构及其相应的制备方法,该半导体结构包括相键合的第一半导体晶片和第二半导体晶片,其中,第一半导体晶片和第二半导体晶片之间设有结构层,所述结构层上分布有多个纳米孔。通过在键合面中设置具有纳米孔的结构层,达到解决现有的半导体结构中键合界面键合强度低、键合界面产生光和电损耗的问题的目的。
为了使本发明的目的、技术方案以及优点更加清楚明白,下面将结合附图用实施例对本发明做进一步说明。
参阅图1和图2,本发明提供的半导体结构,至少包括第一半导体晶片1和第二半导体晶片2,所述第一半导体晶片1和第二半导体晶片2之间通过键合的方式结合,其中,所述第一半导体晶片1上设置有第一键合层11,所述第二半导体晶片2上设置有第二键合层21,所述第一键合层11和第二键合层21之间设置有纳米孔阵列结构层3,所述第一键合层11和第二键合层21通过所述纳米孔阵列结构层3键合。
在以上的结构中,纳米孔阵列结构层3可以是设置在第一键合层11或第二键合层21上,也可以是第一键合层11和第二键合层21上同时设置纳米孔阵列结构层3。第一键合层11和第二键合层21是通过纳米孔阵列结构层3键合的,在此可以理解为以下三种情况:(1)当仅在第一键合层11上设置有纳米孔阵列结构层3时,第二键合层21与纳米孔阵列结构层3键合,即键合界面位于纳米孔阵列结构层3的表面,也可以说是键合界面位于第二键合层21的表面;(2)当仅在第二键合层21上设置有纳米孔阵列结构层3时,第一键合层11与纳米孔阵列结构层3键合,即键合界面位于纳米孔阵列结构层3的表面,也可以说是键合界面位于第一键合层11的表面;(3)当同时在第一键合层11和第二键合层21上设置有纳米孔阵列结构层3时,第一键合层11和第二键合层21上的纳米孔阵列结构层3相互键合,此时,键合界面位于两个纳米孔阵列结构层3的表面。综合以上,如果在第一键合层11和第二键合层21上同时设置纳米孔阵列结构层3,则在进行键合时需要将第一键合层11和第二键合层21上纳米孔阵列结构层3的纳米孔31完全对位,否则可能会产生第一键合层11上的纳米孔阵列结构层3中的键合区域(纳米孔31之外的区域)对应第二键合层21上的纳米孔阵列结构层3的纳米孔31,造成局部区域无法键合,最终影响键合效果,这增加了工艺难度。因此在实际的制备工艺中,较少采用在第一键合层11和第二键合层21上同时设置纳米孔阵列结构层3的技术方案,但是,当制备工艺的精度达到要求时,该方案也可行的,也是可以实现本发明的目的的。
其中,所述纳米孔阵列结构层3的材料可以选择为Ag、Au或Cu。
其中,所述纳米孔阵列结构层3的厚度较为优选的范围是10~30nm;所述纳米孔阵列结构层3中的纳米孔的孔径较为优选的范围是200~300nm,孔间距较为优选的范围是300~450nm。
其中的第一半导体晶片1和第二半导体晶片2主要是指半导体光电器件,这些半导体光电器件可以是激光器、探测器或太阳能电池等半导体器件的组成部分。
例如,半导体器件为多结级联太阳电池,此时前述的半导体光电器件主要是单结太阳电池晶片(当由3个以上的单结太阳电池晶片级联构成多结级联太阳电池时,每两个单结太阳电池晶片之间的连接结构都适用如前所述的半导体结构)。其中的单结太阳电池晶片尤其是指Ⅲ-Ⅴ族太阳电池晶片。
参阅图3,下面介绍如上所述的半导体结构的制备方法,该方法包括步骤:
S101、提供第一半导体晶片1并在第一半导体晶片1的键合面制备第一键合层11;
S102、提供第二半导体晶片2并在第二半导体晶片2的键合面制备第二键合层21;
S103、在第一键合层11和/或第二键合层21上制备纳米孔阵列结构层3;
S104、将第一键合层11朝向第二键合层21进行键合形成所述半导体结构;其中,所述第一键合层11和第二键合层21通过所述纳米孔阵列结构层3键合。
参阅图4,以在在第一键合层11制备纳米孔阵列结构层3为例,制备纳米孔阵列结构层3的步骤具体包括:
(a1)、在第一键合层11上制备胶体球12单层;
(b1)、采用刻蚀工艺将所述胶体球12的粒径减小到200~300nm;
(c1)、以胶体球12单层为掩膜,在第一键合层11上制备一厚度为10~30nm的金属层13,所述金属为Ag、Au或Cu;
(d1)、去除第一键合层11上的胶体球12,在第一键合层11上获得由所述金属层13形成的纳米孔阵列结构层3。其中,去除胶体球12的部分形成纳米孔阵列结构层3中的纳米孔31。
按照如上的制备方法以及所制备得到的半导体结构,通过在键合面中设置有纳米孔阵列结构层,该结构层中的纳米孔具有周期性,在周期边界条件下的金属表面等离子体极化激元和周期边界下的干涉衍射效应引发了超强光透射效应,从而抑制了界面光损耗;另外,两个键合面的键合发生在纳米孔阵列结构层的表面,纳米孔阵列结构层中的纳米孔部分,有助于释放应力,有利于减少键合界面气泡的形成,从而解决了压强均匀性问题,也可促进界面化学键的形成,提高键合强度;最后,纳米孔阵列结构层采用金属材料,金属良好的导电性能可减少键合界面电损耗,从而提高电效率,并且金属的粘接力也可进一步提高键合强度。
其中,第一键合层11与第二键合层21的进行键合的步骤具体包括:首先,将第一半导体晶片1和第二半导体晶片2放置于真空室中,真空度设置的范围可以是10-4~10-5Pa;然后,在真空室为室温的条件下,将第一键合层11朝向第二键合层21贴合并施加30~50N/cm2的压力,保持1~2小时;最后,将在真空室加热到150~200℃的温度范围内,向第一键合层11和第二键合层21均匀施加100~150N/cm2的压力,保持1~2小时。在真空的环境中进行键合,避免键合界面形成气泡,有效提高键合强度。
在如上所述的制备方法中,在制备纳米孔阵列结构层3之前还可以对第一键合层11和第二键合层21进行氢离子束轰击处理,所述氢离子束轰击处理工艺是在真空度10-5Pa以下的真空环境下进行,离子束流能量的范围是200~300eV。氢离子束轰击处理的过程包括:首先在室温下轰击20~30分钟,然后再加热到100~120℃的温度范围,轰击6~8分钟。通过对键合层进行氢离子束轰击处理,降低了键合工艺中对晶片表面的平整度和退火温度的要求。
在如上所述的制备方法中,在键合获得所述半导体结构之后,还可以对所述半导体结构进行热处理工艺,或者称为退火工艺,具体包括:首先,将半导体结构放置于氩气或氮气的气体环境中;然后,加热至350~400℃的温度范围内并保温2~3小时,其中,当温度大于150℃时,升温的速率为0.2~0.5℃/分钟;最后,以降温速率为0.2~0.5℃/分钟进行降温处理,其中,当温度小于150℃,采用自然降温的方式降温至室温。通过对半导体结构进行热处理工艺,去除键合界面形成的气泡,可以有效提高键合强度。
实施例1
本具体实施例是以由GaAs单结太阳电池和InGaAs单结太阳电池通过键合级联构成双结级联太阳电池为例进行说明的。如图5所示,其中的第一半导体晶片1为GaAs单结太阳电池晶片,第二半导体晶片2为InGaAs单结太阳电池晶片,通过键合所获得的半导体结构为GaAs/InGaAs双结级联太阳电池。其中,
GaAs太阳电池晶片包括依次叠层设置的n+型GaAs盖层101、n型AlInP窗口层102、n型GaAs发射区103、p型GaAs基区104以及p型GaInP背场层105;第一键合层11为p+型GaAs材料层,位于p型GaInP背场层105上。
InGaAs太阳电池晶片包括依次叠层设置的p型InP衬底201、p型InP背场层202、p型In0.53GaAs基区203以及n型In0.53GaAs发射区204;其中,第二键合层21为n+型InP材料层,位于n型In0.53GaAs发射区204上。
本实施例中,纳米孔阵列结构层3设置在GaAs太阳电池晶片的第一键合层11,纳米孔阵列结构层3的材料为Ag,厚度为30nm,纳米孔孔径为250nm,孔间距为350nm。
其中,第一键合层11的p+型GaAs材料层和第二键合层21的n+型InP材料层掺杂浓度均为1.0×1019,厚度为20nm。在另外的一些实施例中,键合层的掺杂浓度可以选择在1.0×1019以上,其厚度优选的范围是15~30nm。键合层采取重掺杂,可以减小键合界面的电阻,达到降低光损耗的目的。
下面结合图6a-6g介绍该双结级联太阳电池的具体制备过程。
步骤1、提供GaAs太阳电池晶片,如图6a所示,该晶片包括依次叠层设置的n+型GaAs盖层101、n型AlInP窗口层102、n型GaAs发射区103、p型GaAs基区104以及p型GaInP背场层105,该晶片中包含材料为p+型GaAs的第一键合层11;其中,该晶片整体制备于p型GaAs衬底107上,并且p型GaAs衬底107与第一键合层11之间还设置有p型AlGaInP阻挡层106。
步骤2、如图6b所示,采用胶粘结技术将GaAs太阳电池晶片转移到支撑衬底108上,其中支撑衬底108与n+型GaAs盖层101连接。支撑衬底108可以选用玻璃片或硅片。
步骤3、剥离GaAs太阳电池晶片的p型GaAs衬底107,如图6c所示。具体包括:首先采用机械减薄p型GaAs衬底107,减薄至40μm左右;并使用光刻胶或蜡保护GaAs太阳电池晶片侧面,防止腐蚀液侧蚀;然后将GaAs太阳电池晶片置于H3PO4和H2O2的混合的水溶液中,对p型GaAs衬底107进行选择性腐蚀,再用盐酸水溶液腐蚀去掉p型AlGaInP阻挡层106;最后才用有机溶剂去除光刻胶和蜡,有机溶剂可以是二氯甲烷、全氯乙烯、三氯乙烯等。
步骤4、提供InGaAs太阳电池晶片,如图6d所示,该晶片包括依次叠层设置的p型InP衬底201、p型InP背场层202、p型In0.53GaAs基区203以及n型In0.53GaAs发射区204;其中,该晶片中包含材料为n+型InP的第二键合层21。
步骤5、对GaAs太阳电池晶片和InGaAs太阳电池晶片进行化学清洗。首先将GaAs太阳电池晶片在去离子水中煮沸2~3遍,每遍3分钟,除去表面较大颗粒污染物;然后用乙醇、丙酮、三氯乙烯、丙酮、乙醇的按照顺序依次超声煮洗2~3遍,每遍3分钟;进而用大量去离子水反复清洗,去除表面有机污染物。GaAs太阳电池晶片清洗后浸泡在去离子水中待进行后续工艺,所有操作在超净室中进行。对于InGaAs太阳电池晶片的化学清洗采用上述相同的流程。
步骤6、对GaAs太阳电池晶片和InGaAs太阳电池晶片进行氢离子束轰击处理。首先使用氮气吹干清洗后的GaAs太阳电池晶片,放置于真空室中,待真空度达到10-5Pa时,开始对GaAs太阳电池晶片的第一键合层11进行氢离子束轰击处理,设置离子束流能量为250eV,首先室温下进行轰击,时间为25分钟,然后加热到120℃,轰击8分钟。在另外的一些实施例中,离子束流能量可以可以选择的范围是200~300eV,室温下轰击的时间可以选择在20~30分钟的范围内,加热的温度可以选择的范围是100~120℃,轰击时间可以选择为6~8分钟。对GaAs太阳电池晶片轰击结束后,将晶片送出,开始InGaAs太阳电池晶片进行轰击处理,处理流程采用上述相同的流程。
步骤7、在p+型GaAs第一键合层11上制备纳米孔阵列结构层3,如图6e所示。具体包括:
首先在p+型GaAs第一键合层11上制备紧密排列的胶体球单层,胶体球的材料为聚苯乙烯;相邻的胶体球的中心间距为350nm。胶体球的中心间距与最终形成的纳米孔阵列结构层3中的纳米孔间距的大小相对应,可以根据所需要形成的纳米孔间距的大小来选择胶体球的粒径(本文中,所述的孔间距是指两个孔的中心距离)。在另外的一些实施例中,胶体球的材料也可以选择为二氧化硅胶体。
然后采用采用ICP(Inductively Coupled Plasma,感应耦合等离子体刻蚀)技术,刻蚀减小胶体球的粒径,使胶体球的粒径为250nm。胶体球的粒径与最终形成的纳米孔阵列结构层3中的纳米孔孔径的大小相对应,可以根据所需要形成的纳米孔孔径的大小来选择胶体球的粒径。较小胶体球粒径的方法还可以选用RIE(Reactive Ion Etching,反应离子刻蚀)或FIB(Focused Ion beam,聚焦离子束)刻蚀技术。
进而以胶体球单层为掩膜,在p+型GaAs第一键合层11制备一层厚度为30nm的Ag金属层。
最后利用3Mstotch胶带反复粘贴去除胶球,部分残余胶体颗粒利用高挥发性化学有机溶剂溶解去除,有机溶剂可以是二氯甲烷、全氯乙烯、三氯乙烯等。最终在第一键合层11上制备得到纳米孔阵列结构3。
步骤8、将GaAs太阳电池晶片和InGaAs太阳电池晶片放置于真空室中进行键合,如图6f所示。具体包括:将GaAs太阳电池晶片和InGaAs太阳电池晶片放置于真空室中对准晶向(第一键合层11与第二键合层12朝向相对),真空室的真空度维持在10-4~10-5Pa的范围内,首先在室温的温度下均匀施加30~50N/cm2的压力,保持2小时;然后整体均匀加温到200℃,均匀施加100~150N/cm2的压力,保持1.5小时。
步骤9、将键合后的GaAs太阳电池晶片和InGaAs太阳电池晶片进行热处理工艺。具体包括:首先,将键合后的GaAs太阳电池晶片和InGaAs太阳电池晶片放置于Ar气体环境中;然后,加热至350℃并保温3小时,其中,当温度大于150℃时,升温的速率保持在0.2~0.5℃/分钟的范围内;最后,以降温速率为0.2~0.5℃/分钟进行降温处理,其中,当温度小于150℃,采用自然降温的方式降温至室温。其中,加热保温的温度可以选择的范围是350~400℃,保温的时间可以选择为2~3小时。
步骤10、去除GaAs太阳电池晶片中的支撑衬底108,最终获得GaAs/InGaAs双结级联太阳电池,如图6g所示。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。

Claims (14)

1.一种半导体结构,包括相键合的第一半导体晶片和第二半导体晶片,其特征在于,所述第一半导体晶片和第二半导体晶片之间设有结构层,所述结构层上分布有多个纳米孔。
2.根据权利要求1所述的半导体结构,其特征在于,所述第一半导体晶片上设置有第一键合层,所述第二半导体晶片上设置有第二键合层,其中,所述结构层位于所述第一键合层和第二键合层之间,所述结构层为纳米孔阵列结构层,所述第一键合层和第二键合层通过所述纳米孔阵列结构层键合。
3.根据权利要求2所述的半导体结构,其特征在于,所述纳米孔阵列结构层的材料为Ag、Au或Cu。
4.根据权利要求2所述的半导体结构,其特征在于,所述纳米孔阵列结构层的厚度为10~30nm;所述纳米孔阵列结构层中的纳米孔孔径为200~300nm,孔间距为300~450nm。
5.根据权利要求1-4任一所述的半导体结构,其特征在于,所述第一半导体晶片和第二半导体晶片为半导体光电器件。
6.根据权利要求5所述的半导体结构,其特征在于,所述半导体光电器件为单结太阳电池晶片,所述半导体结构为多结级联太阳电池。
7.根据权利要求6所述的半导体结构,其特征在于,所述单结太阳电池晶片为Ⅲ-Ⅴ族太阳电池晶片。
8.根据权利要求7所述的半导体结构,其特征在于,所述第一半导体晶片为GaAs太阳电池晶片,所述第二半导体晶片为InGaAs太阳电池晶片,其中:
所述GaAs太阳电池晶片包括依次叠层设置的n+型GaAs盖层、n型AlInP窗口层、n型GaAs发射区、p型GaAs基区以及p型GaInP背场层;其中,所述第一键合层为p+型GaAs材料层,位于所述p型GaInP背场层上;
所述InGaAs太阳电池晶片包括依次叠层设置的p型InP衬底、p型InP背场层、p型In0.53GaAs基区以及n型In0.53GaAs发射区;其中,所述第二键合层为n+型InP材料层,位于所述n型In0.53GaAs发射区上;
其中,所述p+型GaAs材料层和n+型InP材料层掺杂浓度均为1.0×1019以上,厚度范围是:15~30nm。
9.一种半导体器件,其特征在于,所述半导体器件包括权利要求1-5任一所述的半导体结构,所述半导体器件为激光器、探测器或太阳能电池。
10.权利要求1-8任一所述的半导体结构的制备方法,其特征在于,包括步骤:
(1)、提供第一半导体晶片并在第一半导体晶片的键合面制备第一键合层;
(2)、提供第二半导体晶片并在第二半导体晶片的键合面制备第二键合层;
(3)、在第一键合层和/或第二键合层上制备纳米孔阵列结构层;
(4)、将第一键合层朝向第二键合层进行键合使所述第一半导体晶片和第二半导体晶片之间键合结合形成所述半导体结构;其中,所述第一键合层和第二键合层通过所述纳米孔阵列结构层键合。
11.根据权利要求10所述的制备方法,其特征在于,该方法还包括步骤:
对第一键合层和第二键合层进行氢离子束轰击处理工艺,所述氢离子束轰击处理工艺是在真空度10-5Pa以下的真空环境下进行,离子束流能量为200~300eV,首先室温下轰击20~30分钟,然后再加热到100~120℃,轰击6~8分钟。
12.根据权利要求10或11所述的制备方法,其特征在于,其中制备纳米孔阵列结构层的步骤具体包括:
(a1)、在键合层上制备胶体球单层;
(b1)、采用刻蚀工艺将所述胶体球的粒径减小到200~300nm;
(c1)、以胶体球单层为掩膜,在键合层上制备一厚度为10~30nm的金属层,所述金属为Ag、Au或Cu;
(d1)、去除键合层上的胶体球,在键合层上获得由所述金属层形成的纳米孔阵列结构层。
13.根据权利要求12所述的制备方法,其特征在于,所述第一键合层与第二键合层的进行键合的步骤具体包括:
(a2)、将第一半导体晶片和第二半导体晶片放置于真空室中,真空度为10-4~10-5Pa;
(b2)、在真空室为室温的条件下,将第一键合层朝向第二键合层贴合并施加30~50N/cm2的压力,保持1~2小时;
(c2)、将在真空室加热到150~200℃,向第一键合层和第二键合层均匀施加100~150N/cm2的压力,保持1~2小时。
14.根据权利要求12所述的制备方法,其特征在于,该方法还包括对键合后得到的半导体结构进行热处理的步骤,具体包括:首先,将半导体结构放置于氩气或氮气的气体环境中;然后,加热至350~400℃并保温2~3小时,其中,当温度大于150℃时,升温的速率为0.2~0.5℃/分钟;最后,以降温速率为0.2~0.5℃/分钟进行降温处理,其中,当温度小于150℃,采用自然降温的方式降温至室温。
CN201410148441.6A 2014-04-14 2014-04-14 半导体结构及其制备方法 Active CN104979312B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410148441.6A CN104979312B (zh) 2014-04-14 2014-04-14 半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410148441.6A CN104979312B (zh) 2014-04-14 2014-04-14 半导体结构及其制备方法

Publications (2)

Publication Number Publication Date
CN104979312A true CN104979312A (zh) 2015-10-14
CN104979312B CN104979312B (zh) 2018-07-03

Family

ID=54275691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410148441.6A Active CN104979312B (zh) 2014-04-14 2014-04-14 半导体结构及其制备方法

Country Status (1)

Country Link
CN (1) CN104979312B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611131A (zh) * 2017-08-23 2018-01-19 长江存储科技有限责任公司 3d nand闪存结构中晶圆的叠合连接工艺
CN113013275A (zh) * 2021-01-18 2021-06-22 中山德华芯片技术有限公司 一种失配结构的太阳能多结电池及制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805426A (en) * 1996-09-24 1998-09-08 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
US20060134883A1 (en) * 2004-12-20 2006-06-22 Palo Alto Research Center Incorporated Systems and methods for electrical contacts to arrays of vertically aligned nanorods
JP2006202944A (ja) * 2005-01-20 2006-08-03 Nissan Motor Co Ltd 接合方法及び接合構造
CN1933096A (zh) * 2005-09-14 2007-03-21 中国科学院半导体研究所 一种低温晶片直接键合方法
CN101853795A (zh) * 2010-05-07 2010-10-06 华中科技大学 一种低温热压键合方法
CN102184980A (zh) * 2011-04-02 2011-09-14 中国科学院苏州纳米技术与纳米仿生研究所 基于晶片键合的三结太阳能电池及其制备方法
CN102747320A (zh) * 2012-07-31 2012-10-24 武汉大学 贵金属纳米颗粒阵列的制备方法
CN103247722A (zh) * 2013-05-24 2013-08-14 中国科学院苏州纳米技术与纳米仿生研究所 四结级联太阳电池的制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805426A (en) * 1996-09-24 1998-09-08 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
US20060134883A1 (en) * 2004-12-20 2006-06-22 Palo Alto Research Center Incorporated Systems and methods for electrical contacts to arrays of vertically aligned nanorods
JP2006202944A (ja) * 2005-01-20 2006-08-03 Nissan Motor Co Ltd 接合方法及び接合構造
CN1933096A (zh) * 2005-09-14 2007-03-21 中国科学院半导体研究所 一种低温晶片直接键合方法
CN101853795A (zh) * 2010-05-07 2010-10-06 华中科技大学 一种低温热压键合方法
CN102184980A (zh) * 2011-04-02 2011-09-14 中国科学院苏州纳米技术与纳米仿生研究所 基于晶片键合的三结太阳能电池及其制备方法
CN102747320A (zh) * 2012-07-31 2012-10-24 武汉大学 贵金属纳米颗粒阵列的制备方法
CN103247722A (zh) * 2013-05-24 2013-08-14 中国科学院苏州纳米技术与纳米仿生研究所 四结级联太阳电池的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611131A (zh) * 2017-08-23 2018-01-19 长江存储科技有限责任公司 3d nand闪存结构中晶圆的叠合连接工艺
CN113013275A (zh) * 2021-01-18 2021-06-22 中山德华芯片技术有限公司 一种失配结构的太阳能多结电池及制作方法

Also Published As

Publication number Publication date
CN104979312B (zh) 2018-07-03

Similar Documents

Publication Publication Date Title
JP6199323B2 (ja) 効率的化合物の半導体太陽電池のための構造及び方法
TWI660520B (zh) 經由印刷方法整合磊晶剝離太陽能電池與小型拋物線集光器陣列
CN102222734B (zh) 一种倒置太阳能电池制作方法
US9379258B2 (en) Fabrication methods for monolithically isled back contact back junction solar cells
US10374120B2 (en) High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US10014429B2 (en) Semiconductor structures including bonding layers, multi-junction photovoltaic cells and related methods
CN101777606B (zh) 一种晶体硅太阳电池选择性扩散工艺
ES2874850T3 (es) Fabricación de dispositivos de células solares multiunión
JP6410362B2 (ja) 効率を改善するように構成された低バンドギャップ活性層を有する光活性デバイス及び関連する方法
US8518724B2 (en) Method to form a device by constructing a support element on a thin semiconductor lamina
CN102110595B (zh) 一种对InGaAs与GaAs进行低温金属键合的方法
CN102110594A (zh) 一种对GaAs与Si进行低温金属键合的方法
US8101451B1 (en) Method to form a device including an annealed lamina and having amorphous silicon on opposing faces
CN104022176A (zh) 四结太阳能电池及其制备方法
JP6021392B2 (ja) 光電変換装置の製造方法
CN104659158A (zh) 倒装多结太阳能电池及其制作方法
CN104979312A (zh) 半导体结构及其制备方法
Radhakrishnan et al. Module-level cell processing of silicon heterojunction interdigitated back-contacted (SHJ-IBC) solar cells with efficiencies above 22%: Towards all-dry processing
CN102569495B (zh) 太阳能晶片的掺杂方法
Tamboli et al. Indium zinc oxide mediated wafer bonding for III–V/Si tandem solar cells
US20120258561A1 (en) Low-Temperature Method for Forming Amorphous Semiconductor Layers
JP2014086590A (ja) 結晶太陽電池の製造方法および結晶太陽電池
CN105932098B (zh) 一种抑制p型PERC太阳电池光致衰减的方法
Kim et al. Wafer-scale processing technology for monolithically integrated GaSb thermophotovoltaic device array on semi-insulating GaAs substrate
JP5516611B2 (ja) 太陽電池の製造方法及び太陽電池

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant