CN104979008B - 能快速读数据的读电路及存储器 - Google Patents

Abstract

本发明提供一种能快速读数据的读电路及存储器。其中，所述能快速读数据的读电路本体中包括：上电单元，其基于各存储单元中同一行一个待读存储单元的地址信息将该个待读存储单元所在位线上的至少部分存储单元的上电端全部予以上电；基于所述能快速读数据的读电路及存储器可构建相应的存储器。本发明的优点包括：能实现数据的快速读取。

Description

能快速读数据的读电路及存储器

技术领域

本发明涉及存储器领域，特别是涉及一种能快速读数据的读电路及存储器。

背景技术

存储器（Memory）是现代各种电子设备中的记忆设备，用来存放程序和数据。电子设备中的全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。存储器根据控制器指定的位置存入和取出信息。有了存储器，电子设备才有记忆功能，才能保证正常工作。

存储器的分类方式有多种，例如，

1、按存储介质可将存储器分为半导体存储器和磁表面存储器，其中，半导体存储器是采用半导体器件构成的存储器，磁表面存储器是采用磁性材料构成的存储器。

2、按存储方式可将存储器分为随机存储器和顺序存储器，在随机存储器中，任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关，而在顺序存储器中，只能按某种顺序来存取，存取时间和存储单元的物理位置有关。

3、按读写功能可将存储器分为只读存储器(ROM)和随机读写存储器(RAM)，其中，只读存储器(ROM)中存储的内容是固定不变的，只能读出而不能写入；而随机读写存储器(RAM)是既能进行数据读出又能进行数据写入。

4、按信息保存性可将存储器分为非永久记忆的存储器和永久记忆性存储器，其中，非永久记忆的存储器所存储的信息在断电后信息即消失，而永久记忆性存储器所存储的信息在断电后仍能保存。

5、按用途可将存储器分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。

虽然存储器的种类繁多，但现有存储器，尤其是EEPROM，其在读数据时，通常都是先基于待读存储单元的地址信息来对该个待读存储单元的上电端进行充电，随后读取其所存储的数据；接着再基于下一待读存储单元的地址信息来对该下一个待读存储单元的上电端进行充电，……如此依序进行，直至数据读取操作的结束。然而，该种读取数据的方式较为费时，因此，极有必要进行改进。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种能快速读数据的读电路。

本发明的另一目的在于提供一种能快速读出数据的存储器。

为实现上述目的及其他相关目的，本发明提供一种能快速读数据的读电路，在读电路本体中包括：

上电单元，其基于各存储单元中同一行一个待读存储单元的地址信息将该个待读存储单元所在位线上的至少部分存储单元的上电端全部予以上电。

优选地，该待读存储单元为该行中第一个进行读操作的待读存储单元。

更为优选地，所述上电单元将该待读存储单元所在位线上的全部存储单元的上电端全部予以上电。

优选地，所述上电单元包括基于各存储单元中同一行的一个待读存储单元的地址信息来输出上电信号的上电信号产生电路、及基于所述上电信号向待读存储单元所在位线上的所有存储单元的上电端提供上电电源的电源提供电路。

更为优选地，所述上电信号产生电路包括或非门、连接所述或非门的反相器。

更为优选地，所述或非门一输入端接入待读存储单元的行地址信号、另一输入端接入待读存储单元的列地址信号；所述电源提供电路包括连接所述反相器输出端的擦写单元。

优选地，所述读电路本体属于EEPROM中的读电路。

本发明还提供一种存储器，其包括前述的能快速读数据的读电路。

如上所述，本发明的能快速读数据的读电路及存储器，具有以下有益效果：直接基于行地址信号来对该行所有存储单元的上电端端进行上电，由此能实现数据的快速读取。

附图说明

图1显示为本发明的能快速读数据的读电路示意图。

图2显示为基于本发明能快速读数据的读电路所构建的存储器读数据时的信号示意图。

元件标号说明

1 上电单元

11 上电信号产生电路

12 电源提供电路

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。

请参阅图1至图2。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

如图1所示，本发明提供一种能快速读数据的读电路。所述读电路本体中包括：上电单元1。

所述上电单元1基于各存储单元中同一行一个待读存储单元的地址信息将该个待读存储单元所在位线上的至少部分存储单元的上电端全部予以上电。

其中，各存储单元可以是任何一种存储器中的存储单元，优选地，各存储单元属于电可擦除可编程器（Electrically Erasable Programmable ROM，EEPROM）内的存储单元。

优选地，所述上电单元1基于各存储单元中同一行一个待读存储单元的地址信息将该个待读存储单元所在位线上的全部存储单元的上电端全部予以上电。

更为优选地，所述上电单元1基于各存储单元中同一行第一个待读存储单元的地址信息将该个待读存储单元所在位线上的全部存储单元的上电端全部予以上电。

例如，当需要读取存储器A1中第5行第6列的存储单元a（5，6）所存储的数据，则所述上电单元1基于来自控制器的该存储单元a（5，6）的地址信息，将第5行所有存储单元各自的上电端全部予以上电，由此，当读取该存储单元a（5，6）所存储的数据后，若再需要读取第5行第8列的存储单元a（5，8）所存储的数据，则无需再对该存储单元a（5，8）的上电端进行上电，由此可节约读取时间，实现快速读取。

所述上电单元1可采用任何能实现上述功能的电路，优选地，其包括：上电信号产生电路11及电源提供电路12。

所述上电信号产生电路11基于各存储单元中同一行的一个待读存储单元的地址信息来输出上电信号。

所述上电信号产生电路11可采用任何一种能基于各存储单元中同一行的一个待读存储单元的地址信息来输出上电信号的电路，优选地，其包括：或非门、连接所述或非门的反相器。

例如，如图1所示，该上电信号产生电路11包括或非门OR、及反相器INV。其中，或非门OR的一输入端接入待读存储单元的行地址信号RD、另一输入端接入待读存储单元的列地址信号Y、输出端连接反相器INV。

所述电源提供电路12基于所述上电信号向待读存储单元所在位线上的所有存储单元的上电端提供上电电源。

所述电源提供电路12可采用任何一种能基于所述上电信号向待读存储单元所在位线上的所有存储单元的上电端提供上电电源的电路，优选地，其可采用EEPROM中的擦写单元。

例如，如图1所示，该电源提供电路12为擦写单元（即ER单元），其基于接入端RD所接入的信号来输出上电电压Prog至待读存储单元的上电端。

由图1可见，当待读存储单元的行地址信号为高电平时，ER单元就输出上电电压Prog至该行地址所对应的各待读存储单元的上电端，进而，当读取了该个待读存储单元所存储的数据后，再对该行下一待读存储单元所存储的数据进行读取时，无需再对其上电端进行上电，由此可加快数据的读取，节省数据读取的时间。

基于上述能快速读数据的读电路，可构建能快速读出数据的存储器，尤其是EEPROM。

具体地，将上述能快速读数据的读电路的电源提供电路连接各存储单元的上电端，再将地址译码器与能快速读数据的读电路的上电信号产生电路及写控制单元连接，并将写控制单元等分别与各存储单元相连接，由此，基于地址译码单元的译码来使能快速读数据的读电路快速进行数据读取。

如图2所示，其为采用上述能快速读数据的读电路的EEPROM进行数据读取时各信号示意图，其中，信号Prog_0、Prog_1、Prog_2为电源提供电路12输出的上电电压，分别与列地址信号Y_0，Y_1，Y_2对应，由图可见，该EEPROM在进行数据读取时，信号Prog_0、Prog_1、Prog_2与列地址信号Y_0，Y_1，Y_2不相关，也就是各存储单元上电端信号与列地址信号不相关，由此可有效提高数据读取的速度。

综上所述，本发明能快速读数据的读电路基于各存储单元中同一行第一个待读存储单元的地址信息将该个待读存储单元所在位线上的至少部分存储单元的上电端全部予以上电，由此可节约上电时间，加快数据的读取；基于本发明的能快速读数据的读电路所构建的存储器，能实现对数据的快速读取，尤其能使EEPROM的数据读取时间由现有的100ns-200ns降低至80ns，甚至更低。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种能快速读数据的读电路，其特征在于，在读电路本体中包括：

上电单元，其基于各存储单元中同一行一个待读存储单元的地址信息将该个待读存储单元所在位线上的至少部分存储单元的上电端全部予以上电；

所述上电单元包括基于各存储单元中同一行的一个待读存储单元的地址信息来输出上电信号的上电信号产生电路、及基于所述上电信号向待读存储单元所在位线上的所有存储单元的上电端提供上电电源的电源提供电路，其中，所述上电信号产生电路包括或非门、连接所述或非门的反相器。

2.根据权利要求1所述的能快速读数据的读电路，其特征在于：该待读存储单元为该行中第一个进行读操作的待读存储单元。

3.根据权利要求2所述的能快速读数据的读电路，其特征在于：所述上电单元将该待读存储单元所在位线上的全部存储单元的上电端全部予以上电。

4.根据权利要求1所述的能快速读数据的读电路，其特征在于：所述电源提供电路包括连接所述反相器输出端的擦写单元。

5.根据权利要求1所述的能快速读数据的读电路，其特征在于：所述或非门一输入端接入待读存储单元的行地址信号、另一输入端接入待读存储单元的列地址信号。

6.根据权利要求1所述的能快速读数据的读电路，其特征在于：所述读电路本体属于EEPROM中的读电路。

7.一种存储器，其特征在于包括权利要求1至6任一项所述的能快速读数据的读电路。