CN111433850A - 用于独立存储器库维护的方法和采用所述方法的存储器装置和系统 - Google Patents

用于独立存储器库维护的方法和采用所述方法的存储器装置和系统 Download PDF

Info

Publication number
CN111433850A
CN111433850A CN201880077835.3A CN201880077835A CN111433850A CN 111433850 A CN111433850 A CN 111433850A CN 201880077835 A CN201880077835 A CN 201880077835A CN 111433850 A CN111433850 A CN 111433850A
Authority
CN
China
Prior art keywords
memory
banks
data
refreshing
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880077835.3A
Other languages
English (en)
Other versions
CN111433850B (zh
Inventor
G·B·雷德
J·S·帕里
J·S·雷赫迈耶
T·B·考尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202410080616.8A priority Critical patent/CN117894349A/zh
Publication of CN111433850A publication Critical patent/CN111433850A/zh
Application granted granted Critical
Publication of CN111433850B publication Critical patent/CN111433850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

存储器装置、包含存储器装置的系统以及操作存储器装置的方法，其中提供多个计数器以使存储器刷新命令在以所述存储器装置的子集为目标以进行数据刷新操作方面具有更大的自由度。在一个实施例中，提供了一种存储器装置，所述存储器装置包括多个存储器库和电路系统，所述电路系统被配置成：(i)存储多个值，所述多个值中的每个值对应于所述多个存储器库之一；(ii)刷新存储于所述多个存储器库中的第一存储器库中的第一数据；并且(iii)至少部分地基于刷新所述第一数据来更新所述多个值中与所述多个存储器库中的所述第一存储器库相对应的第一值。

Description

用于独立存储器库维护的方法和采用所述方法的存储器装置 和系统
相关申请的交叉引用
本申请要求于2017年12月29日提交的美国临时申请第62/612,004号的权益，所述美国临时申请通过引用整体并入本文。
技术领域
本公开总体上涉及半导体存储器装置，并且更具体地涉及用于独立存储器库维护的方法和采用所述方法的存储器装置和系统。
背景技术
存储器装置广泛地用于存储与如计算机、无线通信装置、相机、数字显示器等各种电子装置相关的信息。存储器装置通常以计算机或其它电子装置中的内部半导体集成电路和/或外部可移动装置的形式提供。存在许多不同类型的存储器，包含易失性存储器和非易失性存储器。包含随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等的易失性存储器可能需要施加电力的电源以维护其数据。相比之下，非易失性存储器即使在没有外部供电的情况下也可以保持其存储的数据。非易失性存储器可用于多种技术，包含闪速存储器(例如，与非和或非)、相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻式随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)等。改进存储器装置通常可以包含增加存储器单元密度、增加读取/写入速度或以其它方式降低操作等待时间、增加可靠性、增加数据保留、降低功耗或降低制造成本以及其它度量。
附图说明
图1是示意性地展示了根据本发明技术的实施例的存储器装置的框图。
图2是示意性地展示了根据本公开的一方面的用于存储器库维护的方法的框图。
图3A-3D是示意性地展示了根据本公开的一方面的用于存储器库维护的方法的框图。
图4A-4D是示意性地展示了根据本发明技术的实施例的用于存储器库维护的方法的框图。
图5是示意性地展示了根据本发明技术的实施例的存储器系统的框图。
图6是展示了根据本发明技术的实施例的操作存储器装置的方法的流程图。
图7是展示了根据本发明技术的实施例的操作存储器系统的方法的流程图。
具体实施方式
可以周期性地刷新存储器装置的存储器胞元(memory cell)以防止数据丢失。例如，易失性存储器装置(如DRAM装置)可以(例如，通过恢复存储器胞元上的电荷电平)周期性地刷新存储器胞元，以防止由于电荷泄漏导致的数据丢失。如PCM、MRAM或FeRAM装置等非易失性存储器装置可以周期性地刷新存储器胞元和/或可以执行其它操作以(例如，通过使其中的数据状态反向、过电压等)保持胞元的完整性。维护操作旨在防止由于压印或漂移导致的数据丢失，在所述压印或漂移中，胞元的材料特性(例如，极化)可能受到环境条件或其中数据状态的持续存储的负面影响。
用于刷新或维护存储器胞元的一种方法涉及在每个管芯基础上执行刷新操作(例如，同时刷新管芯的每个库中的同一行存储器胞元)。由于此方法可以防止整个管芯在被刷新时服务于存储器请求，因此所述方法可以显著降低存储器装置的性能。相对于典型操作，每个管芯方法还可能在存储器装置处造成很大的电流消耗，并且因此可能将由存储器装置的功耗增加到超出某些应用(例如，移动应用)的容许极限。
用于刷新或维护存储器胞元的另一种方法涉及在每个库基础上执行操作，以允许一个存储器库被访问，同时刷新或维护同一管芯中的另一个库。在此每库方法中，可以以预定的顺序(例如，顺序循环)或者基于待刷新的库的可用性(例如，当所述库没有被访问时)刷新库。可以以类似的方式对库进行维护。然而，如果库未按顺序刷新，则由于存储器装置无法保持并且准确地说明哪些库已经被刷新以及哪些库没有被刷新，因此此方法可能导致一些库没有进行刷新操作或维护操作。
例如，存储器装置通常采用单行计数器，所述单行计数器指示刷新操作以哪一行为目标，并且一旦库刷新操作的数量等于库的数量，所述单行计数器就递增。此单行计数器的实施和管理相对简单，并且因此提供了用于管理刷新操作的低复杂性选项。但是，使用单行计数器还可能需要在第二次刷新任何库之前，对所有库刷新一次，以免行计数器递增并且导致所述库之一中的未刷新的数据行失去数据完整性。
为了克服此限制，本发明技术的若干个实施例涉及存储器装置、包含存储器装置的系统以及操作存储器装置的方法，其中提供了多个计数器以允许存储器刷新命令在以存储器装置的子集为目标进行数据刷新操作时具有更大的自由度。在一个实施例中，提供了一种存储器装置，所述存储器装置包括多个存储器库和电路系统，所述电路系统被配置成：(i)存储多个值，所述多个值中的每个值对应于所述多个存储器库之一；(ii)刷新存储于所述多个存储器库中的第一存储器库中的第一数据；并且(iii)至少部分地基于刷新所述第一数据来更新所述多个值中与所述多个存储器库中的所述第一存储器库相对应的第一值。
图1是示意性地展示了根据本发明技术的实施例的存储器装置100的框图。存储器装置100可以包含存储器胞元的阵列，如存储器阵列150。存储器阵列150可以包含多个库(例如，图1的实例中的库0-15)，并且每个库可以包含多个字线(WL)、多个位线(BL)以及布置在字线与位线的交叉点处的多个存储器胞元。存储器胞元可以包含多种不同的存储器媒体类型中的任何一种存储器媒体类型，包含电容式、磁阻式、铁电式、相变等。对字线WL的选择可以由行解码器140执行，并且对位线BL的选择可以由列解码器145执行。可以为对应的位线BL提供感测放大器(SAMP)并且可以将其连接到至少一个相应的本地I/O线对(LIOT/B)，所述本地I/O线对进而可以通过可以充当开关的传输门(TG)耦接到至少一个相应的主I/O线对(MIOT/B)。存储器阵列150还可以包含板线和用于管理所述板线的操作的对应电路系统。
存储器装置100可以采用多个外部端子，所述多个外部端子包含耦接到命令总线和地址总线以分别接收命令信号CMD和地址信号ADDR的命令端子和地址端子。存储器装置可以进一步包含用于接收芯片选择信号CS的芯片选择端子、用于接收时钟信号CK和CKF的时钟端子、用于接收数据时钟信号WCK和WCKF的数据时钟端子、数据端子DQ、RDQS、DBI和DMI、电源端子VDD、VSS、VDDQ和VSSQ。
可以从外部向命令端子和地址端子供应地址信号和库地址信号。供应到地址端子的地址信号和库地址信号可以通过命令/地址输入电路105传送到地址解码器110。地址解码器110可以接收地址信号，并且向行解码器140供应经解码的行地址信号(XADD)并且向列解码器145供应经解码的列地址信号(YADD)。地址解码器110还可以接收库地址信号(BADD)，并且向行解码器140和列解码器145两者提供库地址信号。
可以从存储器控制器向命令端子和地址端子供应命令信号CMD、地址信号ADDR和芯片选择信号CS。命令信号可以表示来自存储器控制器的各种存储器命令(例如，包含访问命令，所述访问命令可以包含读取命令和写入命令)。选择信号CS可以用于选择存储器装置100以对提供给命令端子和地址端子的命令和地址进行响应。当向存储器装置100提供激活CS信号时，可以解码命令和地址并且可以执行存储器操作。命令信号CMD可以通过命令/地址输入电路105以内部命令信号ICMD的形式提供给命令解码器115。命令解码器115可以包含用于解码内部命令信号ICMD以生成用于执行存储器操作的各种内部信号和命令的电路，所述信号和命令例如用于选择字线的行命令信号和用于选择位线的列命令信号。内部命令信号还可以包含输出激活命令和输入激活命令，如计时命令CMDCK。命令解码器115可以进一步包含一或多个用于跟踪各种计数或值(例如，由存储器装置100接收到的刷新命令或由存储器装置100执行的自刷新操作的计数)的寄存器117。
当发出读取命令并且及时向行地址和列地址供应读取命令时，可以从存储器阵列150中的由这些行地址和列地址指定的存储器胞元读取读取数据。读取命令可以由命令解码器115接收，所述命令解码器可以向输入/输出电路160提供内部命令，使得读取数据可以根据RDQS时钟信号通过读取/写入放大器155和输入/输出电路160从数据端子DQ、RDQS、DBI和DMI输出。读取数据可以在由可以编程在存储器装置100中，例如在模式寄存器(图1中未示出)中，的读取等待时间信息RL所限定的时间提供。读取等待时间信息RL可以根据CK时钟信号的时钟周期来限定。例如，当提供了相关联读取数据时，读取等待时间信息RL可以是CK信号的在存储器装置100接收到读取命令之后的多个时钟周期。
当发出写入命令并且及时向行地址和列地址供应所述命令时，可以根据WCK和WCKF时钟信号将写入数据供应给数据端子DQ、DBI和DMI。写入命令可以由命令解码器115接收，所述命令解码器可以向输入/输出电路160提供内部命令，使得写入数据可以由输入/输出电路160中的数据接收器接收，并且通过输入/输出电路160以及读取/写入放大器155提供到存储器阵列150。写入数据可以写入在由行地址和列地址指定的存储器胞元中。写入数据可以在由写入等待时间WL信息限定的时间提供给数据端子。写入等待时间WL信息可以编程在存储器装置100中，例如在模式寄存器(图1中未示出)中。写入等待时间WL信息可以根据CK时钟信号的时钟周期来限定。例如，当接收到相关联写入数据时，写入等待时间信息WL可以是CK信号的在存储器装置100接收到写入命令之后的多个时钟周期。
可以为电源端子供应电源电位VDD和VSS。这些电源电位VDD和VSS可以供应给内部电压发生器电路170。内部电压发生器电路170可以基于电源电位VDD和VSS生成各种内部电位VPP、VOD、VARY、VPERI等。内部电位VPP可以在行解码器140中使用，内部电位VOD和VARY可以在包含在存储器阵列150中的感测放大器中使用，并且内部电位VPERI可以在许多其它电路块中使用。
还可以为电源端子供应电源电位VDDQ。电源电位VDDQ可以与电源电位VSS一起供应给输入/输出电路160。在本发明技术的实施例中，电源电位VDDQ的电位可以与电源电位VDD的电位相同。在本发明技术的另一个实施例中，电源电位VDDQ的电位可以与电源电位VDD的电位不同。然而，可以将专用电源电位VDDQ用于输入/输出电路160，使得由输入/输出电路160产生的电源噪声不会传播到其它电路块。
可以为时钟端子和数据时钟端子供应外部时钟信号和互补外部时钟信号。外部时钟信号CK、CKF、WCK、WCKF可以提供给时钟输入电路120。CK信号和CKF信号可以是互补的，并且WCK信号和WCKF信号也可以是互补的。互补时钟信号可以具有相反的时钟电平，并且在同一时间在相反的时钟电平之间转变。例如，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，并且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转变为高时钟电平时，互补时钟信号从高时钟电平转变为低时钟电平，并且当时钟信号从高时钟电平转变为低时钟电平时，互补时钟信号从低时钟电平转变为高时钟电平。
包含在时钟输入电路120中的输入缓冲器可以接收外部时钟信号。例如，当由来自命令解码器115的CKE信号启用时，输入缓冲器可以接收CK信号和CKF信号以及WCK信号和WCKF信号。时钟输入电路120可以接收外部时钟信号以生成内部时钟信号ICLK。内部时钟信号ICLK可以供应给内部时钟电路130。内部时钟电路130可以基于接收到的内部时钟信号ICLK和来自命令/地址输入电路105的时钟启用信号CKE提供各种相位和频率控制的内部时钟信号。例如，内部时钟电路130可以包含时钟路径(图1中未示出)，所述时钟路径接收内部时钟信号ICLK并且向命令解码器115提供各种时钟信号。内部时钟电路130可以进一步提供输入/输出(IO)时钟信号。IO时钟信号可以供应给输入/输出电路160并且可以用作用于确定读取数据的输出定时和写入数据的输入定时的定时信号。IO时钟信号可以以多个时钟频率提供，使得数据可以以不同的数据速率从存储器装置100输出以及输入到所述装置。当期望高存储器速度时，较高的时钟频率可能是令人期望的。当期望较低功耗时，较低的时钟频率可能是令人期望的。内部时钟信号ICLK还可以供应给定时发生器135，并且因此可以生成各种内部时钟信号。
存储器装置100可以连接到多个能够利用存储器来临时或永久地存储信息的电子装置中的任何电子装置或其组件。例如，存储器装置100的主机装置可以是计算装置，如台式计算机或便携式计算机、服务器、手持装置(例如，移动电话、平板计算机、数字阅读器、数字媒体播放器)或其某个组件(例如，中央处理单元、协处理器、专用存储器控制器等)。主机装置可以是联网装置(例如，交换机、路由器等)或数字图像、音频和/或视频的记录器、车辆、电器、玩具或多种其它产品中的任何产品。在一个实施例中，主机装置可以直接连接到存储器装置100，但是在其它实施例中，主机装置可以间接连接到存储器装置(例如，通过联网连接或通过中间装置)。
可以如本文所描述的刷新或维护存储器阵列150。如本文所描述的，刷新操作可以由例如主机装置或存储器控制器发起，并且可以包含访问一或多行(例如，WL)并且将所访问的行的胞元放电到对应的SAMP。当行被打开时(即，当访问WL通电时)，SAMP可以将由经过放电的胞元产生的电压与参考进行比较。然后，SAMP可以将逻辑值写回(即，对胞元充电)给定逻辑状态的标称值。在一些情况下，这种写回过程可以增加胞元的电荷，以改善上文所讨论的放电问题。在其它情况下，写回过程可以使胞元的数据状态反向(例如，从高到低或从低到高)偏移，以改善滞后、材料去极化等。还可以采用其它刷新方案或方法。
存储器阵列150可以使用每个库方案来刷新或维护，在所述每个库方案中，在刷新同一列的另一个库之前，可以对存储器阵列150的同一库刷新若干次。也就是说，可以在对可以对某些库进行刷新操作或其它维护操作的顺序或频率不进行限制的情况下，刷新或维护存储器阵列150。另外或可替代地，与传统的每个库刷新限制所施加的自由度相比，可以以更大的自由度维护存储器阵列150的库。
如上所阐述，可以周期性地刷新存储器装置的存储器胞元，以防止由于电荷泄漏或压印效果导致的数据丢失。在根据图2中本公开的一方面所展示的一种方法中，具有多个存储器库210-240的存储器装置200可以被配置成同时刷新每个存储器库中的存储器胞元的同一行251。存储器装置200可以是存储器装置100的实例并且存储器库210-240可以是存储器阵列150内的库的实例。在此方法中，存储器装置200可以被配置成跟踪对应于每个存储器库中最近刷新的行(例如，或下一个待刷新的行)的(例如，寄存器或计数器(如计数器260)中的)单行地址。
在根据图3A-3D中本公开的一方面的另一种方法中，具有多个存储器库310-340的存储器装置300可以被配置成顺序地刷新每个存储器库中的存储器胞元的同一行351。存储器装置300可以是存储器装置100的实例并且存储器库310-340可以是存储器阵列150内的库的实例。在此方面，图3A展示了在刷新第一存储器库310的行351之后的存储器装置300；图3B展示了在顺序刷新第二存储器库320的行351之后的存储器装置300；图3C展示了在刷新第四存储器库340的行351之后的存储器装置300；以及图3D展示了在刷新第三存储器库330的行351之后的存储器装置300。在此方法中，存储器装置300可以被配置成跟踪对应于每个存储器库中最近刷新的行(例如，或下一个待刷新的行)的(例如，寄存器或计数器(如计数器360)中的)单行地址，以及对已经刷新了存储器库的次数的(例如，寄存器或计数器(如计数器370)中的)计数。当对已经被刷新的存储器库的计数(例如，在刷新操作之后)增加到等于存储器装置300中的存储器库的数量时(例如，一旦所有四个库310-340都已经被刷新)，所跟踪行地址可以更新到另一行(例如，后续行等)，并且对计数器370中已经刷新的库的计数可以重置为0。
如先前所阐述的，这两种方法的缺点是具有以下限制：单个存储器库在刷新第一行之后不能刷新其中的第二行，直到(例如，由于对在所有存储器库之间共享的单个所跟踪行地址的依赖)每隔一个存储器库中的第一行也被刷新。因此，本发明技术的实施例可以通过按照比每个库更细的粒度级别跟踪刷新操作的地址来克服此限制。
例如，图4A-4D是示意性地展示了根据本发明技术的实施例的用于存储器库维护的方法的框图。存储器装置400包含多个存储器库410-440，所述多个存储器库各自具有多个存储器胞元的行，如行451。存储器装置400可以是存储器装置100的实例并且存储器库410-440可以是存储器阵列150内的库的实例。存储器装置400进一步包含电路系统(例如，一或多个寄存器、锁存器、嵌入式存储器等)，如被配置成跟踪行地址的计数器461-464，所述计数器各自对应于存储器库410-440之一。计数器461-464可以是如存储器装置100的存储器寄存器118等的存储器寄存器的实例。存储器装置400进一步包含电路系统(例如，如图1的行解码器140、列解码器145、命令解码器150、输入/输出电路160、WL、SAMP和/或读取/写入放大器155)，所述电路系统被配置成刷新存储于每个库410-440的存储器胞元的行中的数据。因为对每个库410-440跟踪单独的行地址，所以在刷新库410之一中的另一行之前，不限制存储器装置来刷新每个库410-440中的同一行。
例如，图4A展示了在已经刷新第一库410中的第一行451之后的存储器装置400。对应于此刷新操作(例如，与刷新操作同时、在其之前不久或之后不久)，(例如，用已经更新的行451的地址，或者可替代地，用下一个待更新的行的地址)更新存储于第一行计数器461中的值。图4B展示了在刷新图4A所展示的第一库410中的第一行451之后，在已经刷新第二库420中的第一行451之后的存储器装置400。对应于此刷新操作，以类似的方式更新存储于第二行计数器462中的值。
转到图4C，由于在第一库410中已经刷新了第二行452之后，在存储器装置的剩余库430和440中已经刷新了第一行451之前展示了存储器装置400，因此本发明方法的优点是显而易见的。对应于此刷新操作，(例如，用已经更新的行452的地址，或者可替代地，用下一个待更新的行的地址)再次更新存储于第一行计数器461中的值。因为存储器装置400跟踪库410-440中的每个库的单独的行地址，所以更新第一行计数器461不会对其它库420-440的数据完整性构成威胁，这与图2和3A-3D中所展示的前述方法不同。由于此优点，存储器装置400的每个库410-440可以是刷新操作的目标(例如，作为连接到存储器装置400的主机装置的目标)，这独立于其它库410-440并且无论其中数据的状态如何(无论最近是否对其它库执行了刷新操作，并且无论最近对其执行的刷新操作的地址如何)。例如，图4D展示了在第一库410中已经刷新多行451-455，在第二库420中仅已经刷新了第一行，在第三库430中已经刷新了甚至更多行，以及在第四库440中未刷新任何行之后的存储器装置400。
存储器刷新操作的这种方法可以提供与调度刷新操作的效率相关的多个益处。例如，在一或多个库不含数据或者含有不再有效的数据的存储器装置中，所述方法可以提高性能以放弃对所述存储器库执行刷新操作。此外，对于存储器装置的具有较长保留时间(例如，对来自电荷存储位置的电荷泄漏敏感度较低)或较低的压印敏感度(例如，对于在保持不变的数据状态的同时更抗优先极化、域钉扎和/或其它不期望的滞后移位的数据存储结构)的存储器库，与保持时间较短或压印敏感度较高的存储器库相比，调度较不频繁的刷新操作可能是有利的。
尽管在前述示例实施例中，已经通过包含对应于每个库的单行计数器，将存储器装置描述并且展示为按每个库的基础上跟踪行地址，但是本领域的技术人员将容易理解，本发明技术应用于以不同粒度管理刷新操作的存储器装置。例如，可以提供行计数器的数量是库的数量的倍数，或者库的数量是行计数器的数量的倍数的存储器装置，以在子库的基础上(例如，其中单个库内的多组行对应于一个行计数器)、每组库的基础上等跟踪刷新操作，并且所述存储器装置还可以受益于前述独立存储器维护方法。
此外，尽管在前述示例实施例中，存储器装置已经被描述并且展示为在每行的基础上执行刷新操作，但是本领域的技术人员将容易地理解，本发明技术可应用于对存储器胞元的不同布置执行刷新操作的存储器装置。例如，在每列的基础上、每块的基础上、每页的基础上、每胞元的基础上等执行刷新操作的存储器装置也可以受益于前述独立存储器维护方法。
此外，尽管在前述示例实施例中，存储器装置已经被描述并且展示为执行刷新操作(例如，用于恢复易失性存储器胞元的电荷或者使非易失性存储器胞元中的数据状态反向的刷新操作)，但是本领域的技术人员将容易地理解，本发明技术应用于利用其它维护操作的存储器装置。在此方面，执行如后台耗损平均(例如，其中相比其它存储器胞元作为更多操作的目标的存储器胞元重新映射以在阵列中的存储器胞元之间更均匀地分布操作的耗损效应)、垃圾收集(例如，其中不再含有有效数据的存储器胞元经受延迟处理，如擦除操作等)等维护操作的存储器装置也可以受益于前述独立存储器维护方法。
根据本发明技术的另一方面，可以利用由前述方法提供的调度刷新和其它维护操作的另外的自由度在“按需”的基础上进行刷新。在此方面，存储器装置或与其连接的主机装置可以被配置成跟踪操作(例如，读取操作、写入操作、擦除操作、激活操作等)或装置正常运行时间，并且基于所述跟踪确定是否保证存储器阵列的特定行、库或其它子部分的刷新操作。在自由地独立刷新或维护由前述方法提供的存储器的库或其它子分区的情况下，存储器装置可以(例如，通过基于所跟踪活动或正常运行时间确定何时保证进行刷新操作，并且当刷新目标未被以其它方式调度时执行刷新操作)内部管理其刷新操作，或者所述存储器装置可以通过向主机提供标识所需的刷新操作的信息(例如，存储器总线上的传送、装置引脚上的电压等)来促进刷新操作的主机调度。
在此方面，图5是具有根据本发明技术的实施例配置的存储器装置500的系统501的框图。如所示出的，存储器装置500包含主存储器502(例如，DRAM、NAND闪存、NOR闪存、FeRAM、PCM等)和控制电路系统506，所述控制电路系统可操作地耦接到主机装置508(例如，上游中央处理器(CPU))。主存储器502包含多个存储器单元520，所述多个存储器单元各自包含多个存储器胞元。存储器单元520可以是单独的存储器管芯、单个存储器管芯中的存储器平面、通过硅通孔(TSV)竖直连接的存储器管芯堆叠等。例如，在一个实施例中，存储器单元520中的每个存储器单元可以由半导体管芯形成并且与其它存储器胞元管芯布置在单个装置封装(未示出)中。在其它实施例中，多个存储器单元520可以被共同定位在单个管芯上和/或跨多个装置封装分布。在一些实施例中，存储器单元520还可以细分为存储器区域528(例如，库、列、通道、块、页等)。
存储器胞元可以包含例如被配置成永久或半永久地存储数据的浮栅存储元件、电荷捕获存储元件、相变存储元件、电容式存储元件、铁电存储元件、磁阻式存储元件和/或其它合适的存储元件。主存储器502和/或单独的存储器单元520还可以包含如多路复用器、解码器、缓冲器、读取/写入驱动器、地址寄存器、数据输出/数据输入寄存器等用于存取和/或编程(例如，写入)存储器胞元和其它功能(如用于处理信息和/或与控制电路系统506或主机装置508进行通信)的其它电路组件(未示出)。尽管出于说明的目的在所展示的实施例中被示出为具有一定数量的存储器胞元、行、列、区域和存储器单元，但是存储器胞元、行、列、区域和存储器单元的数量可以变化，并且在其它实施例中，其尺度可以大于或小于所展示的实例中所示的尺度。例如，在一些实施例中，存储器装置500可以仅包含一个存储器单元520。可替代地，存储器装置500可以包含两个、三个、四个、八个、十个或更多个(例如，16个、32个、64个或更多个)存储器单元520。尽管在图5中将存储器单元520示出为各自包含四个存储器区域528，但是在其它实施例中，每个存储器单元520可以包含一个、两个、三个、八个或更多个(例如，16个、32个、64个、100个、128个、256个或更多个)存储器区域。
在一个实施例中，控制电路系统506可以设置在与主存储器502(例如，包含命令/地址/时钟输入电路系统、解码器、电压发生器和定时发生器、输入/输出电路系统等)相同的管芯上。在另一个实施例中，控制电路系统506可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)、存储器管芯上的控制电路系统等)或其它合适的处理器。在一个实施例中，控制电路系统506可以包含处理器，所述处理器被配置成执行存储于存储器中的指令，以执行用于控制存储器装置500的操作的各种过程、逻辑流程和例程，包含管理主存储器502以及处理存储器装置500和主机装置508之间的通信。在一些实施例中，控制电路系统可以包含嵌入式存储器，所述嵌入式存储器具有用于存储例如行计数器、库计数器、存储器指针、获取到的数据等的存储器寄存器。在本发明技术的另一个实施例中，存储器装置可以不包含控制电路系统，而是可以依赖于(例如，由主机装置508提供，或者由与存储器装置分离的处理器或控制器提供的)外部控制。
主机装置508可以是能够利用存储器来临时或永久地存储信息的多个电子装置中的任何电子装置或其组件。例如，主机装置508可以是计算装置，如台式计算机或便携式计算机、服务器、手持装置(例如，移动电话、平板计算机、数字阅读器、数字媒体播放器)或其某个组件(例如，中央处理单元、协处理器、专用存储器控制器等)。主机装置508可以是联网装置(例如，交换机、路由器等)或数字图像、音频和/或视频的记录器、车辆、电器、玩具或多种其它产品中的任何产品。在一个实施例中，主机装置508可以直接连接到存储器装置500，但是在其它实施例中，主机装置508可以间接连接到存储器装置(例如，通过联网连接或通过中间装置)。
在操作中，控制电路系统506可以直接写入或以其它方式编程(例如，擦除)主存储器502的各种存储器区域。控制电路系统506通过主机装置总线或接口510与主机装置508进行通信。在一些实施例中，主机装置508和控制电路系统506可以通过专用存储器总线(例如，DRAM总线)进行通信。在其它实施例中，主机装置508和控制电路系统506可以通过串行接口(如串行连接的SCSI(SAS)、串行AT附件(SATA)接口、外围组件互连快速(PCIe))或其它合适的接口(例如，并行接口)进行通信。主机装置508可以向控制电路系统506发送各种请求(以例如分库或分库流的形式)。请求可以包含用于读取、写入、擦除、返回信息的命令和/或用于执行特定操作(例如，刷新操作、TRIM操作、预充电操作、激活操作、耗损平均操作、垃圾收集操作等)的命令。
在一些实施例中，控制电路系统506可以被配置成跟踪在多个存储器单元520中的主存储器502中(例如，在控制电路系统506的嵌入式存储器中的寄存器或表中)执行的操作(例如，读取操作、写入操作、擦除操作、激活操作等)，以促进在按需的基础上执行刷新操作。在此方面，控制电路系统506可以被配置成比较由不同存储器单元520经历的操作的数量或速率，并且至少部分地基于由存储器单元520经历的操作的数量或速率之间的比较来对存储器单元520执行或调度刷新操作。可替代地，控制电路系统506可以被配置成至少部分地基于每个存储器单元520与一或多个预定阈值(例如，阈值操作数量、阈值操作速率等)的比较来对存储器单元520执行或调度刷新操作。因此，由于不同的单元520可以经历由本发明技术的实施例提供的无序刷新操作的自由度，因此与另一个单元520相比，可以更频繁地刷新作为超过阈值数量或速率的操作的目标的存储器单元520。
图6是展示了根据本发明技术的实施例的操作存储器装置的方法的流程图。所述方法包含存储多个值(框610)，其中所述多个值中的每个值对应于存储器装置的多个存储器库之一。根据本发明技术的一方面，框610的存储特征可以由寄存器(例如，图1的寄存器118)、嵌入式存储器或者甚至存储器阵列(例如，图1的存储器阵列150)执行。所述方法进一步包含刷新存储于所述多个存储器库中的第一存储器库中的第一数据(框620)。根据本发明技术的一方面，框620的刷新特征可以由图1的行解码器140、列解码器145、WL、SAMP、命令解码器150、输入/输出电路160、读取/写入放大器155和/或存储器阵列150中的一或多个执行。所述方法进一步包含至少部分地基于刷新第一数据来更新所述多个值中与所述多个存储器库中的第一存储器库相对应的第一值。根据本发明技术的一方面，框630的更新特征可以由图1的命令解码器150和寄存器118中的一或多个执行。
所述方法可以进一步包含在刷新存储于所述多个存储器库中的所有其它存储器库的数据之前，刷新所述多个存储器库中的第一存储器库中的第二数据(框640)。根据本发明技术的一方面，框640的刷新特征可以由图1的行解码器140、列解码器145、WL、SAMP、命令解码器150、输入/输出电路160、读取/写入放大器155和/或存储器阵列150中的一或多个执行。所述方法可以进一步包含至少部分地基于刷新第二数据来更新所述多个值中的第一值(框650)。根据本发明技术的一方面，框650的更新特征可以由图1的命令解码器150和寄存器118中的一或多个执行。
所述方法可以进一步包含刷新存储于所述多个存储器库中的第二存储器库中的第三数据(框660)，并且至少部分地基于刷新第三数据来更新所述多个值中与所述多个存储器库中的第二存储器库相对应的第二值(框670)。根据本发明技术的一方面，框660和670的刷新特征和更新特征可以由图1的行解码器140、列解码器145、WL、SAMP、命令解码器150、寄存器118、输入/输出电路160、读取/写入放大器155和/或存储器阵列150中的一或多个执行。
图7是展示了根据本发明技术的实施例的操作存储器装置的方法的流程图。所述方法包含向存储器装置发送用于刷新存储于存储器装置的多个存储器库中的第一存储器库中的第一数据的第一命令(框710)。所述方法进一步包含在向存储器装置发送用于刷新存储于所述多个存储器库中的所有其它存储器库中的数据的一或多个命令之前，向存储器装置发送用于刷新存储于所述多个存储器库中的第一存储器库中的第二数据的第二命令(框720)。根据本发明技术的一方面，框710和720的发送特征可以由连接到如图1的存储器装置100的存储器装置的主机装置执行。
应当注意，上文描述的方法描述了可能的实施方案，并且可以被重新布置或以其它方式修改操作和步骤，并且其它实施方案是可能的。此外，可以组合所述方法中的两种或两种以上种方法的实施例。
可以使用各种不同的工艺和技术中的任何工艺和技术表示本文描述的信息和信号。例如，可以贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号和芯片可以通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些附图可以将信号展示为单个信号；然而，本领域普通技术人员将理解的是，信号可以表示信号总线，其中总线可以具有各种比特宽度。
本文所讨论的包含存储器装置的装置可以形成在如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底或管芯上。在一些情况下，衬底是半导体晶圆。在其它情况下，衬底可以是绝缘体上硅(SOI)衬底，如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一个衬底上的半导体材料的外延层。可以使用各种化学物质(包含但不限于磷、硼或砷)通过掺杂来控制衬底或衬底的子区域的电导率。可以在衬底的初始形成或生长期间通过离子注入或通过任何其它掺杂手段来执行掺杂。
本文描述的功能可以以硬件、由处理器执行的软件、固件或其任何组合实施。其它实例和实施方案处于本公开和所附权利要求的范围内。实施功能的特征还可以物理地定位在各个位置处，包含分布成使得功能的部分在不同的物理位置处实施。
如本文中(包含在权利要求中)所使用的，如在项目列表(例如，以如“...中的至少一个”或“...中的一或多个”等短语结尾的项目列表)中使用的“或”指示包含性列表，使得例如列表A、B或C中的至少一个意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。而且，如本文所使用的，短语“基于”不应解释为对闭集条件的引用。例如，被描述为“基于条件A”的示范性步骤可以在不脱离本公开的范围的情况下基于条件A和条件B两者。换句话说，如本文所使用的，短语“基于”应与短语“至少部分地基于”以相同的方式解释。
根据上文，应理解的是，在本文中已经出于说明的目的描述了本发明的具体实施例，但可以在不偏离本发明的范围的情况下进行各种修改。相反，在前面的描述中，讨论了许多具体细节以提供对本发明技术的实施例的透彻和使能描述。然而，相关领域的技术人员将认识到，可以在没有具体细节中的一或多个具体细节的情况下实践本公开。在其它实例中，未示出或未详细描述通常与存储器系统和装置相关联的众所周知的结构或操作，以避免模糊本发明技术的其它方面。通常，应当理解，除了本文公开的那些具体实施例之外，各种其它装置、系统和方法也可以处于本发明技术的范围内。

Claims (46)

1.一种存储器装置，其包括：
多个存储器库；以及
电路系统，所述电路系统被配置成：
存储多个值，所述多个值中的每个值对应于所述多个存储器库中的一个存储器库，
刷新存储于所述多个存储器库中的第一存储器库中的第一数据，并且
至少部分地基于刷新所述第一数据来更新所述多个值中与所述多个存储器库中的所述第一存储器库相对应的第一值。
2.根据权利要求1所述的存储器装置，其中所述电路系统被进一步配置成：
在刷新所述第一数据之后并且在刷新存储于所述多个存储器库中的所有其它存储器库中的数据之前，刷新所述多个存储器库中的所述第一存储器库中的第二数据，并且
至少部分地基于刷新所述第二数据来更新所述多个值中的所述第一值。
3.根据权利要求2所述的存储器装置，其中所述第二数据对应于所述多个存储器库中的所述第一存储器库的第二行。
4.根据权利要求1所述的存储器装置，其中所述第一数据对应于所述多个存储器库中的所述第一存储器库的第一行。
5.根据权利要求1所述的存储器装置，其中所述多个值中的每个值对应于所述多个存储器库中的对应存储器库中的行地址。
6.根据权利要求5所述的存储器装置，其中所述电路系统被配置成通过用所述多个存储器库中的所述对应存储器库的另一个行地址代替经过刷新的第一数据的所述行地址来更新所述多个值中的所述第一值。
7.根据权利要求1所述的存储器装置，其中所述电路系统被进一步配置成：
刷新存储于所述多个存储器库中的第二存储器库中的第二数据；并且
至少部分地基于刷新所述第二数据来更新所述多个值中与所述多个存储器库中的所述第二存储器库相对应的第二值。
8.根据权利要求1所述的存储器装置，其中单个半导体管芯包括所述多个存储器库和所述电路系统。
9.根据权利要求1所述的存储器装置，其中所述多个存储器库包括动态随机存取存储器DRAM库、铁电随机存取存储器FeRAM库、磁阻式存储器MRAM库、相变存储器PCM库或其组合。
10.一种方法，其包括：
存储多个值，所述多个值中的每个值对应于存储器装置的多个存储器库中的一个存储器库；
刷新存储于所述多个存储器库中的第一存储器库中的第一数据；以及
至少部分地基于刷新所述第一数据来更新所述多个值中与所述多个存储器库中的所述第一存储器库相对应的第一值。
11.根据权利要求10所述的方法，其进一步包括：
在刷新所述第一数据之后并且在刷新存储于所述多个存储器库中的所有其它存储器库中的数据之前，刷新所述多个存储器库中的所述第一存储器库中的第二数据；以及
至少部分地基于刷新所述第二数据来更新所述多个值中的所述第一值。
12.根据权利要求10所述的方法，其中所述第一数据对应于所述多个存储器库中的所述第一存储器库的第一行。
13.根据权利要求10所述的方法，其中所述多个值中的每个值对应于所述多个存储器库中的对应存储器库中的行地址。
14.根据权利要求13所述的方法，其中更新所述多个值中的所述第一值包括用所述多个存储器库中的所述对应存储器库的另一个行地址代替经过刷新的第一数据的所述行地址。
15.根据权利要求10所述的方法，其进一步包括：
刷新存储于所述多个存储器库中的第二存储器库中的第二数据；以及
至少部分地基于刷新所述第二数据来更新所述多个值中与所述多个存储器库中的所述第二存储器库相对应的第二值。
16.一种方法，其包括：
发送用于刷新存储于存储器装置的多个存储器库中的第一存储器库中的第一数据的第一命令；以及
在发送所述第一命令之后并且在发送用于刷新存储于所述多个存储器库中的所有其它存储器库的数据的一或多个命令之前，发送用于刷新存储于所述多个存储器库中的所述第一存储器库中的第二数据的第二命令。
17.根据权利要求16所述的方法，其中所述第一命令被配置成指示所述存储器装置对少于所有所述多个存储器库执行刷新操作。
18.根据权利要求16所述的方法，其中所述第一命令被配置成指示所述存储器装置仅对所述多个存储器库中的所述第一存储器库执行刷新操作。
19.根据权利要求16所述的方法，其中所述第一命令由可操作地连接到所述存储器装置的主机装置发送到所述存储器装置。
20.根据权利要求16所述的方法，其中所述存储器装置包括控制器，并且其中所述第一命令由所述控制器发送。
21.根据权利要求20所述的方法，其中所述控制器至少部分地基于由所述控制器执行的在刷新存储于所述多个存储器库中的所有其它存储器库中的数据之前刷新所述第二数据的确定来发送所述第二命令。
22.根据权利要求21所述的方法，其中所述控制器跟踪对所述第一存储器库执行的操作的数量，并且其中所述确定至少部分地基于所跟踪操作数量。
23.根据权利要求21所述的方法，其中所述控制器跟踪对所述第一存储器库执行操作的速率，并且其中所述确定至少部分地基于所跟踪速率。
24.根据权利要求20所述的方法，其中所述控制器在不与可操作地连接到所述存储器装置的主机装置传送所述第一命令的情况下发送所述第一命令。
25.一种存储器装置，其包括：
多个存储器库；以及
电路系统，所述电路系统被配置成：
刷新存储于所述多个存储器库中的第一存储器库中的第一数据，并且
在刷新所述第一数据之后并且在刷新存储于所述多个存储器库中的所有其它存储器库中的数据之前，刷新所述多个存储器库中的所述第一存储器库中的第二数据。
26.根据权利要求25所述的存储器装置，其中所述第一数据对应于所述多个存储器库中的所述第一存储器库的第一行。
27.根据权利要求25所述的存储器装置，其中所述第二数据对应于所述多个存储器库中的所述第一存储器库的第二行。
28.根据权利要求25所述的存储器装置，其中所述电路系统被进一步配置成：
在刷新所述第二数据之后，刷新所述多个存储器库中的第二存储器库中的第三数据。
29.根据权利要求25所述的存储器装置，其中单个半导体管芯包括所述多个存储器库和所述电路系统。
30.根据权利要求25所述的存储器装置，其中所述多个存储器库包括动态随机存取存储器DRAM库、铁电随机存取存储器FeRAM库、磁阻式存储器MRAM库、相变存储器PCM库或其组合。
31.根据权利要求25所述的存储器装置，其中所述电路系统被进一步配置成：
存储多个值，所述多个值中的每个值对应于所述多个存储器库中的一个存储器库；并且
至少部分地基于刷新所述第一数据来更新所述多个值中与所述多个存储器库中的所述第一存储器库相对应的第一值。
32.根据权利要求31所述的存储器装置，其中所述电路系统被进一步配置成：
至少部分地基于刷新所述第二数据来更新所述多个值中的所述第一值。
33.根据权利要求31所述的存储器装置，其中所述多个值中的每个值对应于所述多个存储器库中的对应存储器库中的行地址。
34.根据权利要求33所述的存储器装置，其中所述电路系统被配置成通过用所述多个存储器库中的所述对应存储器库的另一个行地址代替经过刷新的第一数据的所述行地址来更新所述多个值中的所述第一值。
35.一种方法，其包括：
刷新存储于存储器装置的多个存储器库中的第一存储器库中的第一数据；以及
在刷新所述第一数据之后并且在刷新存储于所述多个存储器库中的任何其它存储器库中的数据之前，刷新存储于所述多个存储器库中的所述第一存储器库中的第二数据。
36.根据权利要求35所述的方法，其中刷新所述第一数据是响应于接收到第一命令而执行的，所述第一命令指示所述存储器装置对少于所有所述多个存储器库执行刷新操作。
37.根据权利要求35所述的方法，其中刷新所述第一数据是响应于接收到第一命令而执行的，所述第一命令指示所述存储器装置仅对所述多个存储器库中的所述第一存储器库执行刷新操作。
38.根据权利要求35所述的方法，其中刷新所述第二数据是至少部分地基于与对所述第一存储器库执行的操作的所跟踪数量相对应的确定来执行的。
39.根据权利要求35所述的方法，其中刷新所述第二数据是至少部分地基于与对所述第一存储器库执行操作的速率相对应的确定来执行的。
40.根据权利要求35所述的方法，其中刷新所述第一数据和刷新所述第二数据是在单独的顺序刷新操作中执行的。
41.一种方法，其包括：
存储多个计数器，所述多个计数器的每个值对应于存储器装置的多个存储器库中的一个存储器库；
响应于刷新存储于所述多个存储器库中的第一存储器库中的第一数据，更新所述多个计数器中与所述第一存储器库相对应的第一计数器。
42.根据权利要求41所述的方法，其中更新所述多个计数器中与所述第一存储器库相对应的所述第一计数器包括将对应于所述第一数据的行地址写入所述第一计数器。
43.根据权利要求41所述的方法，其进一步包括：
响应于刷新存储于所述多个存储器库中的第二存储器库中的第二数据，更新所述多个计数器中与所述第二存储器库相对应的第二计数器。
44.根据权利要求43所述的方法，其中更新所述多个计数器中与所述第二存储器库相对应的所述第二计数器包括将对应于所述第二数据的行地址写入所述第一计数器。
45.根据权利要求41所述的方法，其中所述多个计数器存储于所述存储器装置的存储器中。
46.根据权利要求41所述的方法，其中所述多个计数器存储于可操作地连接到所述存储器装置的主机装置的存储器中。
CN201880077835.3A 2017-12-29 2018-11-11 用于独立存储器库维护的方法和采用所述方法的存储器装置和系统 Active CN111433850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410080616.8A CN117894349A (zh) 2017-12-29 2018-11-11 用于独立存储器库维护的方法和采用所述方法的存储器装置和系统

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762612004P 2017-12-29 2017-12-29
US62/612,004 2017-12-29
PCT/US2018/060233 WO2019133116A1 (en) 2017-12-29 2018-11-11 Methods for independent memory bank maintenance and memory devices and systems employing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410080616.8A Division CN117894349A (zh) 2017-12-29 2018-11-11 用于独立存储器库维护的方法和采用所述方法的存储器装置和系统

Publications (2)

Publication Number Publication Date
CN111433850A true CN111433850A (zh) 2020-07-17
CN111433850B CN111433850B (zh) 2024-01-23

Family

ID=66541222

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410080616.8A Pending CN117894349A (zh) 2017-12-29 2018-11-11 用于独立存储器库维护的方法和采用所述方法的存储器装置和系统
CN201880077835.3A Active CN111433850B (zh) 2017-12-29 2018-11-11 用于独立存储器库维护的方法和采用所述方法的存储器装置和系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202410080616.8A Pending CN117894349A (zh) 2017-12-29 2018-11-11 用于独立存储器库维护的方法和采用所述方法的存储器装置和系统

Country Status (5)

Country Link
US (9) US10297307B1 (zh)
EP (1) EP3732682A4 (zh)
KR (2) KR102419545B1 (zh)
CN (2) CN117894349A (zh)
WO (1) WO2019133116A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10297307B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Methods for independent memory bank maintenance and memory devices and systems employing the same
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) * 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11011217B1 (en) * 2019-12-20 2021-05-18 Micron Technology, Inc. Selective extension of a fine granularity mode for memory refresh operations
KR20210091404A (ko) * 2020-01-13 2021-07-22 삼성전자주식회사 메모리 장치, 메모리 모듈 및 메모리 장치의 동작 방법
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11487447B2 (en) 2020-08-28 2022-11-01 Advanced Micro Devices, Inc. Hardware-software collaborative address mapping scheme for efficient processing-in-memory systems
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040032782A1 (en) * 2001-10-24 2004-02-19 Glen Hush System and method for power saving memory refresh for dynamic random access memory devices after an extended interval
CN102656638A (zh) * 2009-12-16 2012-09-05 美光科技公司 用于减小半导体存储器装置中阵列干扰的影响的技术
US20150325284A1 (en) * 2014-05-08 2015-11-12 SK Hynix Inc. Semiconductor apparatus capable of preventing refresh error and memory system using the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665901B1 (ko) * 2005-03-31 2007-01-11 주식회사 하이닉스반도체 반도체 기억 소자의 개별 뱅크 리프레쉬 회로 및 방법
US7492656B2 (en) 2006-04-28 2009-02-17 Mosaid Technologies Incorporated Dynamic random access memory with fully independent partial array refresh function
US20080056051A1 (en) 2006-08-31 2008-03-06 Peter Mayer Memory with memory banks and mode registers and method of operating a memory
US8949520B2 (en) 2009-01-22 2015-02-03 Rambus Inc. Maintenance operations in a DRAM
US20130100755A1 (en) 2011-10-21 2013-04-25 Samsung Electronics Co., Ltd. Semiconductor memory device implementing comprehensive partial array self refresh scheme
KR20130084369A (ko) 2012-01-17 2013-07-25 삼성전자주식회사 메모리 장치, 이의 동작 방법, 및 상기 메모리 장치를 포함하는 장치
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US9117542B2 (en) * 2013-09-27 2015-08-25 Intel Corporation Directed per bank refresh command
US9418723B2 (en) 2014-12-23 2016-08-16 Intel Corporation Techniques to reduce memory cell refreshes for a memory device
US9524769B2 (en) 2015-04-17 2016-12-20 Samsung Electronics Co., Ltd. Smart in-module refresh for DRAM
KR20170045795A (ko) * 2015-10-20 2017-04-28 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US10297307B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Methods for independent memory bank maintenance and memory devices and systems employing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040032782A1 (en) * 2001-10-24 2004-02-19 Glen Hush System and method for power saving memory refresh for dynamic random access memory devices after an extended interval
CN102656638A (zh) * 2009-12-16 2012-09-05 美光科技公司 用于减小半导体存储器装置中阵列干扰的影响的技术
US20150325284A1 (en) * 2014-05-08 2015-11-12 SK Hynix Inc. Semiconductor apparatus capable of preventing refresh error and memory system using the same

Also Published As

Publication number Publication date
KR102419545B1 (ko) 2022-07-11
EP3732682A1 (en) 2020-11-04
KR20220103188A (ko) 2022-07-21
CN111433850B (zh) 2024-01-23
US11900983B2 (en) 2024-02-13
US10297309B1 (en) 2019-05-21
US10818338B2 (en) 2020-10-27
EP3732682A4 (en) 2021-09-08
US20200273518A1 (en) 2020-08-27
US10692562B2 (en) 2020-06-23
US20200411082A1 (en) 2020-12-31
US10541017B2 (en) 2020-01-21
US20190228817A1 (en) 2019-07-25
US20190228816A1 (en) 2019-07-25
US20210264971A1 (en) 2021-08-26
US10482945B2 (en) 2019-11-19
US10424365B2 (en) 2019-09-24
US20190371392A1 (en) 2019-12-05
US11004497B2 (en) 2021-05-11
WO2019133116A1 (en) 2019-07-04
US10297307B1 (en) 2019-05-21
US20200143872A1 (en) 2020-05-07
KR20200092415A (ko) 2020-08-03
CN117894349A (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
CN111433850B (zh) 用于独立存储器库维护的方法和采用所述方法的存储器装置和系统
CN111383676B (zh) 存储器装置、存储器系统及相关方法
CN114341813B (zh) 具有修改命令的半导体装置以及相关联方法和系统
US10963336B2 (en) Semiconductor device with user defined operations and associated methods and systems
US11468939B2 (en) Conditional row activation and access during refresh for memory devices and associated methods and systems
US20220382628A1 (en) Semiconductor device with power-saving mode and associated methods and systems
CN112445645A (zh) 具有经修改存取的半导体装置以及相关联方法和系统
US11881251B2 (en) Row clear features for memory devices and associated methods and systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant