CN104969296A

CN104969296A - 相变存储器掩码

Info

Publication number: CN104969296A
Application number: CN201480008514.XA
Authority: CN
Inventors: D.J.楚
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2013-03-12
Filing date: 2014-02-24
Publication date: 2015-10-07
Anticipated expiration: 2034-02-24
Also published as: CN104969296B; EP2973579A1; EP2973579B1; BR112015018950A2; US10037799B2; US20140269043A1; KR101791002B1; US20150085570A1; US9406378B2; EP2973579A4; WO2014158536A1; US8913425B2; BR112015018950B1; KR20150106433A; US20170025171A1

Abstract

公开用于将数据写入到相变存储器阵列的技术。在一个示例中，方法可以包含：识别掩码逻辑，所述掩码逻辑用于掩盖在相变存储器阵列中的单元；并且将所述掩码逻辑路由到所述单元。该方法可以进一步包含：将输入数据路由到所述单元。基于所述掩码逻辑可以选择性地阻止或禁止针对所述单元的设置和重置脉冲。

Description

相变存储器掩码

技术领域

本文所描述的实施例通常涉及相变存储器。

背景技术

相变存储器使用相变材料（即，可以在非晶体的和晶体的状态之间以电气方式切换的材料）作为电子存储器。一个类型的存储器元件利用相变材料，在一个应用中所述材料可以在大体上非晶体的和大体上晶体的局域有序之间或横跨整个光谱在局域有序的可检测状态之间在完全非晶体的和完全晶体的状态之间以电气方式切换。

适合于这个应用的典型的材料包含各种硫族化物元素。相变材料的状态还是非易失性的。当存储器被设置在代表电阻值的晶体的、半晶体的、非晶体的、或半非晶体的状态时，该值被保留直到被重新编程，即使电源被移除。这是因为编程值代表（例如，晶体的或非晶体的）材料的相或物理状态。

相变材料的状态还是非易失性的，因为当设置在代表电阻值的晶体的、半晶体的、非晶体的、或半非晶体的状态时，该值被保留直到由另一编程事件改变，由于该值代表（例如，晶体的或非晶体的）材料的相或物理状态。该状态不受移除电源影响。

附图说明

从结合附图得到的下面的具体描述，将清楚本公开的特征和优点，所述附图以示例的方式一起图解本公开的特征；并且其中：

图1图解根据示例的按位掩码逻辑的表；

图2图解根据示例的存储器阵列的方块图；

图3图解根据示例的存储器接收器；

图4图解根据示例的存储器系统图；

图5图解根据示例应用掩码以在未被禁止的位上允许设置脉冲（set pulse）和重置脉冲（reset pulse）；

图6图解根据示例将数据写入到相变存储器阵列的方法的流程图；以及

图7图解根据示例的存储器系统图。

现将参考图解的示例性实施例，并且本文将使用特定的语言对其进行描述。不过将理解，从而不旨在对该范围或特定的发明实施例的限制。

具体实施方式

在公开和描述发明实施例之前，将理解不旨在限制本文所公开的特别的结构、处理步骤、或材料，而是还包含如将由相关领域的普通技术人员所承认的其等同物。还应该理解，本文所采用的术语仅用于描述特别的示例的目的并且不旨在限制。在不同的附图中的相同的参考数字代表相同的元件。在流程图和过程中提供的数字是为了在图解步骤和操作时的清楚起见而提供的，而未必指示特别的次序或顺序。

示例实施例

以下提供技术实施例的初始的综述并且然后进一步具体描述特定的技术实施例。该初始的总结旨在帮助读者更快地理解本技术而不旨在识别本技术的关键或必要特征，也不旨在限制要求保护的主题的范围。

诸如与NAND存储器相比较，相变存储器能够进行相对快的位可更改写入。然而，相变存储器写入速度可以比DRAM（动态随机存取存储器，Dynamic Random-Access Memory）写入速度慢。相变存储器设计者的目标是：提供可以与DRAM可比较的读取和写入速度，同时维持与NAND可比较的面积/管芯尺寸，同时还保持能量适度低。例如，与NAND存储器相比较，相变存储器的相对快的写入速度的成本是比在NAND技术中使用的更高的每位能量。

本技术的某些实施例提供针对相变存储器的可编程写入掩码架构，其允许期望的写入行为的选择的配置。例如，针对阵列中的每个位的写入数据掩码行为可以从中心位置被配置。不同的配置能够用于不同的写入算法，并且使用熔断器，能够硅后（post-silicon）重新配置行为。

参照图1，根据本技术的示例，图解包含按位掩码逻辑的表100。根据图1中的表100，输入期望的数据与之前感测的数据的任何组合可以允许或禁止随后的设置或重置脉冲。例如，顺序控制器可以将掩码逻辑发送给阵列中的单元。逻辑中不同的设定（诸如图1的表中所图解的8个设定）能够被放置在针对个别单元的熔断器、临时寄存器、或其他储存器中。注意到，图1中的逻辑是示范性的，并且各种不同的配置可以被实施以当依据当前的掩码接收输入数据时允许在单元处的不同的操作。

图1中的表图解输入和现有数据（分别示出为“数据输入”和“旧数据”）的不同潜在组合。数据中的“1”可以指示位被设置或将被设置而数据中的“0”可以指示位被重置或将被重置。基于期望的编程方法或基于输入数据如何与现有数据相比较，可以执行各种操作。例如，在输入数据与现有数据针对给定位是相同的（诸如输入数据和现有数据都指示“1”或“0”）情况下，在该位上可以不执行编程。在现有数据是“1”而输入数据是“0”的情况下，位可以被重置。在现有数据是“0”而输入数据是“1”的情况下，位可以被设置。

掩码可以包含许多用于设置和/或重置位的配置。掩码中的“1”可以指示禁止动作，诸如设置或重置动作。掩码中的“0”可以指示允许动作。因此，设置掩码设定可以例如包含：

s_pass_00=1（数据输入=0，现有数据=0，禁止设置）；

s_pass_01=1（数据输入=0，现有数据=1，禁止设置）；

s_pass_10=0（数据输入=1，现有数据=0，允许设置）；和

s_pass_11=1（数据输入=1，现有数据=1，禁止设置）。

类似地，重置掩码设定可以例如包含：

r_pass_00=1（数据输入=0，现有数据=0，禁止重置）；

r_pass_01=0（数据输入=0，现有数据=1，允许重置）；

r_pass_10=1（数据输入=1，现有数据=0，禁止重置）；和

r_pass_11=1（数据输入=1，现有数据=1，禁止重置）。

图1的表100可以是针对按位掩码逻辑的可编程真值表，所述真值表可以被重新编程为与图解的配置不同的配置以便基于期望的编程方法执行不同的选项，所述编程方法的一些示例稍后被描述。此外，虽然图1的表图解8个掩码设定（包含四个设置掩码设定和四个重置掩码设定）的使用，但是还可以使用不同数量的设定以实施本技术的各种实施例。

参照图2，能够看出由掩码定义的设定可以被路由到阵列中的位或单元。例如，每个设定（r_pass_00到s_pass_11）可以被路由到位210-213（即，位0到位3）中的每个。虽然图2图解了阵列中的四个位，但是任何数量的位可以被包含在个别的阵列中，并且实际的实施方式可以包含比图解的简化示例更多得多的位。

阵列中的每个位可以包含保存从该阵列读取的数据（即，如图1中的现有数据或“旧数据”）的感测放大器或感测锁存器（即，“data_sense”）。单独的data_in信号（data_in<0>到data_in<3>）可以被路由到每个位。每个位能够具有data_in和data_sense的4个组合（即，“00”，“01”，“10”和“11”）的任一个。

参照图3，在每个位之内可以是用于接收掩码配置的接收器300。接收器300可以评价连同8个全局掩码信号r_pass_00/01/10/11和s_pass_00/01/10/11一起的data_in和data_sense的组合。接收器300可以基于连同8个全局掩码信号一起的data_in和data_sense的组合确定是否要禁止或阻止（即，“遮掩（mask out）”）设置脉冲或重置脉冲。用全局clk_maskload信号，设置和重置掩码可以被锁存到接收器内。当写入操作开始时，写入操作可以将设置和重置脉冲施加到具有用于设置或重置的清除或不受禁止的掩码的位。换言之，允许设置操作的位将使设置写入操作施加到其上，而允许重置操作的位将使重置写入操作施加到其上。在图解的示例中，接收器300包含针对设置和重置掩码应用的跟随着反相器的一个或多个与或非（AND-OR-INVERT）门。然而，还可以用不同的逻辑门实施接收器300。在实践中，接收器300可以从被配置为定义或规定掩码配置的顺序控制器或其他装置接收掩码配置。接收器300可以与掩码配置的接收并行地接收现有数据（即，data_sense）和输入数据（即，data_in）。接收器300可以然后按照接收的掩码配置评价现有和输入数据以确定是否要允许或禁止设置动作并且是否要允许或禁止重置动作。

之前的技术已经实施写入掩盖，但是写入掩盖已经被硬连线到写入电路内。例如，一些NOR门存储器设计可以使用单个的写入掩码位，所述写入掩码位允许编程或不允许编程。然而，相变存储器技术不如NAND和DRAM技术那样成熟，并且因此与NAND和DRAM的读取和写入算法相比较，可能必须对于如何实施读取和写入方法而言更灵活。本技术的实施例提供灵活性的示例，其中写入掩盖不是硬连线到写入电路内，而是改为可编程的且可重配置的，即使在运行时间。注意到，利用本技术的某些实施例的一些存储器装置，虽然具有可编程写入掩码，但是可以被编程为以定义的方式操作而没有实现运行时间变化。例如，存储器装置可以被制造并且然后被测试以确定多个编程方法的哪一个针对存储器装置执行得最好，并且然后这样的编程方法可以经可编程掩码实施。现将描述一些示例编程方法。

为了降低总体写入能量，阵列中的之前或现有数据可以被读取并且被与输入数据相比较。如果位状态从现有数据改变为输入数据，则这样的位可以被编程，但是当针对特别的单元的现有数据和输入数据匹配时，编程可以被避免。例如，如果阵列中的单元被设置（“1”），并且输入位数据指示“1”，在这个位上可以不执行操作。数据可以保留不改变以便能量不花费在对这个位编程。平均而言，考虑到阵列中的随机之前数据和随机输入数据，25%的位将被设置并且25%的位被重置。因此，这样的编程策略可以平均减少多达50%的能量成本。为了看到该能量减少，可以存在针对并行编程的每个位储存设置和重置规则的电路。可以经过使用类似于图1的表（100）的真值表的可编程掩码实施该示例。

然而，注意到可以存在这样的情况：其中不期望使用能量节约的编程方法。例如，用户可能期望基于输入模式而不顾当前可以编程什么内容，忽视现有阵列数据并且将数据写入到阵列。这样的策略可以例如用来基于输入数据模式首先重置所有单元并且然后设置单元的一些。作为另一个示例，这样的策略可以替代地用来基于输入数据模式首先设置所有单元并且然后重置单元的一些。在另一个示例中，没有单元可以被设置，并且在输入数据模式中是“0”的单元可以被重置。

如之前已经描述的，用于对单元编程的编程方法的选择可以如期望的那样制造后被执行。在一些例子中，制造的存储器芯片可以如期望的那样针对编程单元展现无法预料的困难。然而，使用本技术的各种实施例，编程方法可以制造后被改变为可以不展现相同无法预料的困难的不同编程方法。

在一个示例中，编程配置文件能够针对不同编程方法（诸如标准低能量写入、强制写入等等，作为示例编程方法）被保存。这些配置文件能够制造后被重新配置为改变存储器装置的写入行为。配置文件可以被实施或被路由到阵列中的单元以针对不同写入操作（例如，标准写入比对强制写入）改变写入行为或以处理制造后技术限制（例如，针对设置位的最低能量，但是针对重置位的强制写入）。

在一些示例中，系统可以包含电路、软件或固件以周期性地改变掩码。换言之，顺序控制器或其他装置可以产生或路由掩码设定，所述掩码设定在预定间隔或当预定条件被满足时（诸如针对写入操作，当认为数据完整性比用低能量消耗写入更重要时，或当超过读取错误的阈值水平并且期望强制写入时）改变。在一个示例中，掩码设定可以与在单元的输入数据的每个接收并行地被路由到单元。在另一个示例中，掩码设定可以被储存在接收器直到新的掩码设定被接收时，诸如当针对特别的写入操作将改变所述设定时。

本技术的实施例允许使用多于一个写入掩盖方法。本技术的实施例还允许写入掩码针对不同的芯片操作被重新配置或不同地实施写入规程。另外，本技术的某些实施例可以提供能够被动态地改变或可以被保存而没有改变的掩盖逻辑的一个或多个全局配置。掩码配置能够基于个别位数据输入和现有数据的任何组合促进设置或重置脉动。每个位的控制电路中的掩码配置接收器能够基于接收的掩码配置来改变写入掩盖的行为。

参照图4，在一个示例中，本技术可以进一步被利用，以使用单线程控制器执行同时的重置和设置脉冲来改善相变存储器写入时间、面积和能量。

传统的存储器技术用串行执行的重置和设置脉冲来执行写入操作。然而，在相同时间执行重置和设置操作能够改善针对相变存储器的写入时间。用单线程控制器能够执行同时的设置和重置操作，因为设置脉冲比重置脉冲长。例如，设置脉冲可以在一些位上开始，重置脉冲并发或随后开始并且然后在一些位上结束，并且后来设置脉冲可以在具有运行的设置脉冲的位上结束。根据本技术的实施例，每位掩码允许每个位“知道”是否要响应于控制器的信号以允许设置脉冲、以允许重置脉冲、或以忽视设置和重置脉冲（即，以禁止该位）。

图4图解包含顺序控制器420的系统，所述顺序控制器用于将掩码配置路由到个别单元415-417（位0到位2），或确切地说到针对单元415-417的接收器410-412。数据能够经接收器410-412被读入或读出单元415-417。在没有危及管芯面积或能量减少技术的情况下，通过在与设置脉冲相同的时间进行重置脉冲，单个的单线程顺序控制器420可以被用来促进更快的写入。通过使用重复每个位（例如，掩码配置数据）的小电路和在许多位之上分摊面积的情况下给单线程保持的大电路（例如，灵活电压顺序控制器），面积可以保持低。在没有危及面积或写入速度的情况下通过维持位可更改性和位的设置和重置脉冲的减少，能量可以保持低。

图5图解在使用串行执行的宏的设置脉冲期间的重置脉冲的示例架构实施方式。单个的顺序控制器可以产生电流/电压顺序信号。该信号可以被发送到许多接收器。接收器能够保存reset_mask和set_mask，其确定针对特别的接收器的位是否将接受来自控制器的信号并且将该信号发送给该位，或者该接收器是否将忽视所述信号并且禁止所述信号到达该位。

在图5中，预读取510和掩码加载515操作可以在位上并行地运行。预读取操作510可以加载现有数据（即，“旧数据”）以及输入数据（即，“数据输入”）。附加地，预读取操作510可以与旧数据和数据输入并行地接收掩码配置数据。掩码加载操作515可以通过使用旧和输入数据确定是否要使reset_mask和set_mask成为“0”（即，允许针对那个位的重置或设置操作）或“1”（即，不允许针对那个位的重置或设置操作）来加载掩码。那样的逻辑可以遵循真值表，诸如图1中所图解的表。

在控制器中可以运行宏，该宏发送信号以开始设置脉冲（即，“设置开始”520）。在位上可以接收这些信号，所述位具有set_mask=0的掩码。这个示例中的位1具有等于0的设置掩码。set_mask=1的其他位将忽视该设置开始信号。在控制器中可以运行重置宏，该重置宏发送信号以进行重置脉冲525。这些信号可以针对reset_mask=0的位被接收。在这个示例中位2具有等于0的重置掩码。set_mask=1的其他位将忽视该重置开始信号。在图解的示例中，位0和3具有set_mask=1和reset_mask=1，并且将因此忽视设置和重置信号。

可以在给定的时间在给定的单元上执行诸如设置或重置的单个操作。可以设计位逻辑，以便如果当设置脉冲正在运行时接收重置脉冲，则将禁止该重置脉冲。因此，将要被设置的位可以可选地具有set_mask=0和reset_mask=0两者而没有不利的影响，因为当位正被设置时不能在正被设置的位上执行重置。

因为设置操作在持续时间上可以比重置操作长，可以提供延迟530以便正在运行设置脉冲的位继续。在该延迟之后，可以结束该设置脉冲535。

在一些示例中，设置脉冲可以具有足够的持续时间，多个重置脉冲可以在单个设置脉冲的所述持续期间被发送给个别的位。例如，如果在初始的重置脉冲之后将被重置的位处没有达到期望的电压阈值，则为了获得该期望的电压阈值，当正在等待设置脉冲完成时可以代替该延迟或在该延迟期间发送随后的重置脉冲。

注意到，由于技术限制，NOR和NAND存储器设计不允许当正在擦除时编程（例如，在设置期间重置）。例如，在NOR中，写入掩码是每个单元1位并且仅能够储存“编程”或“不编程”值。针对多级单元编程，NAND设计每位储存多个数据，但是在阵列上的Vth放置操作是串行完成的。传统相变存储器技术可以允许位可更改写入，但是设置和重置脉冲由全局电路控制并且将串行地执行操作。

在至少一个实施例中，本技术能够使用单个控制器电路和更小的重复接收器，而不是使整个电路加倍并且在不同的模式中运行每个电路以实施同时的重置和设置操作。接收器可以储存两位掩码信息以允许或阻断来自控制器的动作。两位掩码信息可以基于接收的掩码配置信号、现有数据和输入数据被确定。

可以经过在本技术的各种实施例中实施的可编程掩码或使用固定的或不可编程的掩码来实现串行启动的同时的设置和重置操作。

在一个实施例中，在储存器装置中使用的相变材料可以适合于非易失存储器数据储存器。相变材料可以是具有电气性质（例如，电阻）的材料，所述电气性质可以经过施加能量诸如例如热、光、电势或电流而被改变。

相变材料的示例可以包含硫族化物材料。硫族化物材料可以是包含至少一个来自周期表的VI族的元素的材料，或可以是包含一个或多个硫族元素（例如，碲、硫、或硒的元素的任一个）的材料。硫族化物材料可以是非易失存储器材料，所述材料可以被用来储存即使在移除电源之后也被保留的信息。

在一个实施例中，相变材料可以是来自碲-锗-锑（Te_xGe_ySb_z）材料或GeSbTe合金（诸如类型2,2,5）的类别的硫族化物元素成分，尽管可以使用其他合适的硫族化物材料并且其他合适的硫族化物材料应该被认为在本公开的范围之内。

在一个实施例中，如果存储器材料是非易失相变材料，则通过将电气信号施加到该存储器材料，该存储器材料可以被编程为两个存储器状态之一。电气信号可以在大体上晶体的和大体上非晶体的状态之间更改存储器材料的相，其中在大体上非晶体的状态中的存储器材料的电阻比在大体上晶体的状态中的存储器材料的电阻大。

通过经过如下操作来选择单元，可以实现对存储器材料编程以更改材料的状态或相：将诸如0伏的相对低的电压施加到选择的线并且将来自一个电流源的电流施加到选择的列内以将单元重置为较高的电阻或者将来自具有较低电流或较慢后沿的另一个电流源的电流施加到选择的列内以重置为较低的电阻，从而产生横跨存储器材料的电势。电流可以响应于施加的电势而流经存储器材料的一部分，并且可以导致存储器材料的加热。

该控制的加热和随后控制的冷却可以更改存储器材料的存储器状态或相。更改存储器材料的相或状态可以更改该存储器材料的电气特性。例如，材料的电阻可以通过更改存储器材料的相来更改。相变存储器材料的全部或者一部分可以在写入脉冲期间被更改。在一个示例中，经受相变的存储器材料的一部分可以是邻近接触用于储存位的单元的储存器装置的电极的区域。存储器材料可以是可编程电阻性材料或简单地可编程电阻材料。

在一个实施例中，通过将大约0伏施加到线并且将来自写入电流源的大约2 mA的电流施加到不同的选择线内，电势差大约为1.5伏的电压脉冲可以横跨存储器材料的一部分被施加。例如，在一个选择的线相对于另一个选择的线上的电压可以是正的，或单元或电压可以被颠倒。响应于施加的电势而流经存储器材料的电流可以导致存储器材料的加热。由写入电流脉冲后沿率（trailing edge rate）确定的这个加热和随后控制冷却可以在存储器材料被冷却之后将该材料的存储器状态或相从较高的电阻更改到较低的电阻，从较低的电阻更改到较高的电阻，或更改该材料的存储器状态或相以重新写入现有状态从而加强该现有状态。

在“重置”状态中，存储器材料可以在非晶体的或半非晶体的状态中并且，而在“设置”状态中，存储器材料可以在晶体的或半晶体的状态中。在非晶体的或半非晶体的状态中的存储器材料的电阻可以比在晶体的或者半晶体的状态中的材料的电阻大。重置和设置分别与非晶体的和晶体的状态的关联是惯例。可以采取其他惯例。

储存在存储器材料中的信息可以通过测量存储器材料的电阻来读取。作为示例，使用选择的行和列可以将读取电流提供到存储器材料，并且产生的横跨存储器材料的读取电压可以与参考电压相比较。在列上产生的读取电压可以与当读取电流被强制到列内时由选择的存储器储存器装置展现的电阻成比例。

示例

下面的示例涉及进一步的实施例。

参照图6，示例1是根据本技术的示例的用于将数据写入到相变存储器阵列的方法的流程图。该方法可以包含：识别610用于掩盖在相变存储器阵列中的单元的掩码逻辑；并且将该掩码逻辑路由620到所述单元。该方法可以进一步包含：将输入数据路由630到所述单元。在单元中的现有数据可以被读取640。基于该掩码逻辑并且进一步基于输入数据和现有数据，针对所述单元的设置和重置脉冲可以被选择性地阻止650或禁止。

在该方法的一个示例中，所述掩码逻辑由配置文件定义以便识别的操作被选择用于对相变存储器阵列的位可更改写入。具有不同掩码逻辑的任何数量的配置文件可以是可获得的。换言之，配置文件可以是每个与不同的掩码逻辑相关联的多个配置文件之一。多个配置文件中的至少一个可以是能量节约配置文件，并且多个配置文件中的另一个至少一个可以是强制写入配置文件。多个配置文件中的至少一个可以是重置或设置脉冲最小化配置文件并且多个配置文件中的另一个至少一个可以是强制设置或重置脉冲施加到所有单元的配置文件。其他配置文件还被预期并且被认为在本公开的范围之内。

在一个示例中，掩码逻辑可以是可编程的。例如，方法可以包含：将现有掩码逻辑更改为更改的掩码逻辑。现有掩码逻辑可以被更改为更改的掩码逻辑。该方法还可以包含：在更改的掩码逻辑被路由到单元之后，将更改的掩码逻辑恢复为现有掩码逻辑。在一些示例中，以预定的间隔，现有掩码逻辑可以被更改为更改的掩码逻辑或更改的掩码逻辑恢复为现有掩码逻辑。用于更改掩码逻辑或用于在掩码逻辑之间交替的逻辑可以是基于时间、读取周期、写入周期、单元测量或各种其他因素的任一个。

在一个示例中，可以将现有数据和输入数据的组合与掩码逻辑相比较以获得结果。可以做出关于是否要基于该结果阻止设置或重置脉冲的确定。

在一个示例中，方法可以包含：发送设置脉冲以设置不由掩码逻辑禁止的单元；并且随后在设置脉冲完成之前发送重置脉冲以重置不由掩码逻辑禁止的单元。该方法还可以包含：延迟进一步的操作直到设置脉冲完成；和/或在设置脉冲完成之前执行附加的重置操作或者确切地说发送附加的重置脉冲。

至于本文所描述的方法或任何过程，之前或之后所描述的系统或设备的特征还可以被实施，并且反之亦然。而且，示例中的细节可以被用于一个或多个实施例中的任何地方。

在示例2中且参照图7，提供根据发明实施例的系统700。系统700可以用于无线或移动装置诸如例如个人数字助理（PDA）、具有无线能力的笔记本电脑或便携式电脑、网络平板电脑（web tablet）、无线电话、寻呼机、即时消息传送装置、数字音乐播放器、数字相机、或其他可以被采取以无线传输和/或接收信息的装置。系统700可以用于以下示例性系统的任一个：无线局域网（WLAN）系统，无线个人区域网（WPAN）系统、或蜂窝网络。系统700还可以用于其他未具体叙述的系统。

系统700可以包含经总线750耦合到彼此的控制器710、输入/输出（I/O）装置720（例如键盘、显示器）、存储器730和无线接口740。在一些实施例中可以使用电池770或其他电源。应该注意，这样的元件仅仅是示例性的并且其他未具体叙述的部件能够被用于替代或包含连同一个或多个以上叙述的部件。

控制器710可以包括例如一个或多个微处理器、数字信号处理器、微控制器等等。存储器730可以用于储存传输到系统700或由系统700传输的消息。存储器730还可以可选地用于储存在系统700的操作期间由控制器710执行的指令，并且可以用于储存用户数据。存储器730可以由一个或多个不同类型的存储器提供。例如，存储器730可以包括任何类型的随机读取存储器、易失存储器、非易失存储器诸如闪速存储器和/或存储器诸如本文所描述的存储器。

用户可以使用I/O装置720以产生消息。系统700可以使用无线接口740以用射频（RF）信号将消息传输到无线通信网络和从无线通信网络接收消息。无线接口740的示例可以包含天线、无线收发机或其他信号传输/接收装置。

在一个示例中，系统700可以包含处理器760、电源或电池770以及耦合到处理器并且包含单元的阵列的相变存储器730。控制器710可以是被配置为将掩码路由到单元的阵列的顺序控制器。针对在单元的阵列中的个别单元的掩码接收器（在图7中未示出）可以接收掩码、识别现有数据、识别输入数据并且确定是否要禁止到该单元的设置脉冲或重置脉冲。

掩码可以包含8个信号，所述信号基于现有数据和输入数据定义针对个别单元要执行的操作。所述掩码可以是可编程的掩码。掩码接收器可以通过顺序控制器在阵列中的不同单元上实现同时的设置和重置操作。顺序控制器可以顺序地或同时地执行或启动设置和重置操作。

控制器710或顺序控制器可以进一步包括被配置为将掩码路由到掩码接收器的掩码发生器。控制器710可以进一步被配置为基于从处理器760接收的指令产生用于路由到掩码接收器的掩码。

系统700可以包含用于与在掩码接收器的掩码的接收并行地加载现有数据的锁存器。该锁存器可以是掩码接收器的一部分。

在一个示例中，当掩码在至少一个单元上禁止重置脉冲并且在不同的至少一个单元上禁止设置脉冲时，掩码接收器可以通过由顺序控制器进行的顺序启动来在阵列中的不同单元上实现同时的设置和重置操作。

在示例3中，本技术的代表的实施例提供相变存储器。相变存储器可以包含相变存储器单元的阵列和用于该阵列中的个别单元接收掩码、识别现有数据、识别输入数据并且确定是否要禁止设置脉冲或重置脉冲的掩码接收器。掩码可以包含高达8个或更多的信号，所述信号基于现有数据和输入数据定义针对个别单元要执行的操作，并且可以通过由顺序控制器进行的顺序启动而在阵列中的不同单元上实现同时的设置和重置操作。掩码可以包含多于8个信号，例如，当存在多于两个状态（即，设置和重置状态）时。掩码可以包含少于8个信号，例如，当寻址总线被实施以便4个信号被用来加载重置掩码并且然后随后用来加载设置掩码时，或反之亦然。

个别单元可以被配置为并行地接收掩码和输入数据。可以包含用于与在掩码接收器的掩码的接收并行地加载现有数据的锁存器。

各种技术或者其某些方面或部分可以采取程序代码（即，指令）的形式，所述程序代码体现在有形媒介诸如软盘、CD-ROM、硬盘驱动器、非暂时计算机可读储存器媒介或任何其他机器可读储存器媒介中，其中当所述程序代码被加载到诸如计算机的机器内并且由诸如计算机的机器执行时，该机器成为用于实践各种技术的设备。电路能够包含硬件、固件、程序代码、可执行代码、计算机指令、和/或软件。非暂时计算机可读储存器媒介能够是不包含信号的计算机可读储存器媒介。在可编程计算机上程序代码执行的情况下，计算装置可以包含处理器、由处理器可读的储存器媒介（包含易失和非易失存储器和/或储存器元件）、至少一个输入装置和至少一个输出装置。易失和非易失存储器和/或储存器元件可以是RAM、EPROM、闪存驱动器、光学驱动器、磁硬驱动器、固态驱动器或其他用于储存电子数据的媒介。节点和无线装置还可以包含收发器模块、计数器模块、处理模块和/或时钟模块或计时器模块。可以实施或利用本文所描述的各种技术的一个或多个程序可以使用应用编程界面（API）、可重复使用的控制等等。这样的程序可以在高级过程的或面向对象的编程语言中被实施以与计算机系统通信。然而，如果期望的话，（一个或多个）程序可以在汇编或机器语言中被实施。在任何情况下，所述语言可以是编译的或解译的语言，并且与硬件实施方式组合。

应该理解，为了更具体地强调它们的实施方式独立性，在本说明书中所描述的许多功能单元已经被标记为模块。例如，模块可以被实施为硬件电路，包括定制VLSI电路或门阵列、现成的半导体诸如逻辑芯片、晶体管或其他分立部件。模块还可以在诸如现场可编辑门阵列、可编程阵列逻辑、可编程逻辑装置等等的可编程硬件装置中被实施。

模块还可以在用于由各种类型的处理器执行的软件中被实施。可执行代码的识别的模块可以例如包括计算机指令的一个或多个物理或逻辑区块，其可以例如被组织为对象、规程或功能。不过，识别的模块的可执行文件不需要物理地定位在一起，而是可以包括储存在不同位置中的异类指令，所述不同位置当逻辑地联接在一起时包括模块并且获得该模块的所阐述用途。

的确，可执行代码的模块可以是单个指令或许多指令，并且甚至可以分布在几个不同的代码片段之上、在不同的程序之间并且横跨几个存储器装置。类似地，操作的数据可以在本文中在模块之内被识别和图解，并且可以在任何合适的形式中被体现并且在数据结构的任何合适的类型之内被组织。操作数据可以被收集为单个数据集合，或可以在不同的位置之上包含在不同的储存器装置上被分发，并且可以在系统或网络上仅作为电子信号至少部分地存在。模块可以是无源的或有源的，包含可操作用于执行期望的功能的代理。

贯穿本说明书对“示例”的参考意旨与该示例有关所描述的特别的特征、结构或特性被包含在至少一个发明实施例中。因此，短语“在示例中”在贯穿本说明书的各种地方中的出现未必全部参照相同的实施例。

如本文所使用的，为了方便，多个项、结构元素、成分元素、和/或材料可以呈现于共同的列表中。然而，这些列表应当被解释成好像该列表的每个成员被个别地识别为单独的和唯一的成员。因此，在没有相反指示的情况下，没有这个列表的个别成员应该仅仅基于它们在共同的组中的呈现而被解释为相同列表的任何其他成员的事实上的等同物。附加地，本文可以提及各种发明实施例和示例连同其各种部件的替代物。应该理解，这些实施例、示例和替代物将不被解释为另一个的事实上的等同物，而将被认为单独的并且自主的。

另外，所描述的特征、结构或特性可以以任何合适的方式被组合在一个或多个实施例中。在本描述中，提供了许多特定的细节，诸如版图的示例、距离、网络示例等。然而，相关领域的一个技术人员将意识到，在没有特定的细节中的一个或多个的情况下或用其他方法、部件、版图、测量等，许多变型是可能的。在其他例子中，没有详细地示出或描述众所周知的结构、材料、或操作，而是充分地认为众所周知的结构、材料、或操作在本公开的范围之内。

虽然上述示例是一个或多个特别的应用中的特定的实施例的说明，但是本领域的普通技术人员将清楚能够在实施方式的形式、使用和细节上做出许多修改，而不脱离本文所表达的原则和概念。因此，除了如由权利要求所阐述的，不旨在限制。

Claims

1.一种相变存储器，包括：

相变存储器单元的阵列；以及

掩码接收器，用于在阵列中的个别的单元接收掩码、识别现有数据、识别输入数据并且确定是否要禁止设置脉冲或重置脉冲。

2.权利要求1的存储器，其中所述掩码包括基于现有数据和输入数据定义针对个别的单元要执行的操作的信号。

3.权利要求1的存储器，其中所述掩码是可编程的掩码。

4.权利要求1的存储器，其中所述掩码接收器通过顺序控制器在阵列中的不同的单元上实现同时的设置和重置操作。

5.权利要求1的存储器，其中个别的单元被配置为并行地接收掩码和输入数据。

6.权利要求1的存储器，其中所述掩码由配置文件定义以便识别的操作被选择用于对相变存储器单元的阵列的位可更改写入。

7.权利要求6的存储器，其中所述配置文件是每个与不同掩码逻辑相关联的多个配置文件之一。

8.权利要求7的存储器，其中多个配置文件中的至少一个是设置或重置脉冲最小化的配置文件并且多个配置文件中的另一个至少一个是设置或重置脉冲施加到所有单元的配置文件。

9.权利要求1的存储器，进一步包括用于与在掩码接收器的掩码的接收并行地加载现有数据的锁存器。

10.一种将数据写入到相变存储器阵列的方法，包括：

识别掩码逻辑，所述掩码逻辑用于掩盖在相变存储器阵列中的单元；

将所述掩码逻辑路由到所述单元；

将输入数据路由到所述单元；并且

基于所述掩码逻辑，选择性地阻止针对所述单元的设置和重置脉冲。

11.权利要求10的方法，进一步包括：将现有数据和输入数据的组合与掩码逻辑相比较以获得结果；并且基于所述结果确定是否要阻止设置或重置脉冲。

12.权利要求10的方法，进一步包括：将现有掩码逻辑更改为更改的掩码逻辑。

13.权利要求12的方法，进一步包括：在所述更改的掩码逻辑被路由到所述单元之后，将所述更改的掩码逻辑恢复为现有掩码逻辑。

14.权利要求10的方法，进一步包括：发送设置脉冲以设置不由掩码逻辑禁止的单元；并且随后在设置脉冲完成之前发送重置脉冲以重置不由掩码逻辑禁止的单元。

15.权利要求14的方法，进一步包括：延迟进一步的操作，直到设置脉冲完成。

16.一种数据储存器系统，包括：

处理器；

电源；

相变存储器，耦合到所述处理器并且包含单元的阵列；

顺序控制器，用于将掩码路由到所述单元的阵列；以及

掩码接收器，用于所述单元的阵列中的个别的单元接收掩码、识别现有数据、识别输入数据并且确定是否要禁止到所述单元的设置脉冲或重置脉冲。

17.权利要求16的系统，其中所述掩码是可编程的掩码。

18.权利要求16的系统，其中所述掩码接收器通过顺序控制器在阵列中的不同的单元上实现同时的设置和重置操作。

19.权利要求16的系统，其中所述顺序控制器进一步包括：掩码发生器，被配置为将所述掩码路由到所述掩码接收器。

20.权利要求16的系统，其中，当所述掩码在至少一个单元上禁止重置脉冲并且在不同的至少一个单元上禁止设置脉冲时，所述掩码接收器通过顺序控制器在阵列中的不同的单元上实现同时的设置和重置操作。