CN104966729B - 一种超高深宽比的超结制造方法 - Google Patents
一种超高深宽比的超结制造方法 Download PDFInfo
- Publication number
- CN104966729B CN104966729B CN201510271797.3A CN201510271797A CN104966729B CN 104966729 B CN104966729 B CN 104966729B CN 201510271797 A CN201510271797 A CN 201510271797A CN 104966729 B CN104966729 B CN 104966729B
- Authority
- CN
- China
- Prior art keywords
- conductive type
- conduction layer
- type conduction
- substrate wafer
- superjunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000013078 crystal Substances 0.000 claims description 15
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 30
- 238000005520 cutting process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种超高深宽比的超结制造方法，其包括如下步骤：a、提供第一导电类型的衬底晶圆，并在所述第一导电类型衬底晶圆上淀积第二导电类型导电层，所述第二导电类型导电层全覆盖在衬底晶圆上；b、在上述衬底晶圆上淀积第一导电类型导电层，所述淀积的第一导电类型导电层覆盖在第二导电类型导电层；c、在上述衬底晶圆上重复淀积第一导电类型导电层以及第二导电类型导电层，以在衬底晶圆上得到若干第一导电类型导电层与第二导电类型导电层交替分布的PN柱。本发明工艺步骤简单，与现有工艺相兼容，得到所需深宽比的超结，成本低，安全可靠。
Description
技术领域
本发明涉及一种制造方法，尤其是一种超高深宽比的超结制造方法，属于超结结构的技术领域。
背景技术
自1988年D.J.Coe申请的美国专利中第一次提到了使用交替的p/n结构作为半导体功率器件的耐压层以来，各国学者相继独立发现了这一结构，其中，中国陈星弼于1993年申请了美国专利，用多个p/n柱结构代替传统的漂移区，由于引入了横向电场，他称之为“复合缓冲层”（Composite Buffer layer）。1995年，西门子公司的J. Tihanyi 申请美国专利，提出了类似的思路和应用。
从此以后，各国学者纷纷对此p/n结构进行了深入的研究，并各自对此结构进行了命名，直到1997年，Tatsuhiko等人正式将这一结构命名为“超结”（Super junction），得到了学者们一直认可，从此“超结”这一概念正式被大家所接受。典型的超结IGBT结构如图1所示。
超结IGBT的漂移区由交替的p柱、N柱替代普通IGBT的N-区来作为耐压结构，其独特的耐压原理使得它在器件的特性参数折中方面有着优异的表现，但这种结构工艺实现起来非常困难。形成超结结构的难点在于如何形成交替排列的pn柱。IGBT耐压区的厚度随着电压的升高而增加，也就是说，IGBT的电压等级越高所需要的pn柱的高度越高。
目前，IGBT的电压等级有600V、1200V、1700V、3300V、4500V、6500V等，电压等级越高IGBT所需耐压区的厚度越高，其中600V IGBT器件耐压区厚度在70μm左右，而6500V IGBT的耐压区厚度至少要在400μm以上，如此厚度的超结结构很难通过现有技术实现。
现有的超结工艺主要包括下面的类型：
一、离子注入：高能离子注入形成高掺杂柱体受离子注入能量的限制，不能实现大长宽比的柱体，而且高能量的离子注入会破坏表面的单晶硅。
二、刻槽再填充：受目前工艺水平限制，无法实现太大深宽比。
三、高温键合：刻槽填充再键合，由于目前工艺水平限制，无法严格对准。
对于高压超结IGBT，其制造工艺的最大难点在于如何形成深宽比很大的pn柱叉指状结构，现有的超结工艺均难以满足要求。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种超高深宽比的超结制造方法，其工艺步骤简单，与现有工艺相兼容，得到所需深宽比的超结，成本低，安全可靠。
按照本发明提供的技术方案，所述超高深宽比的超结制造方法，所述超结制造方法包括如下步骤：
a、提供第一导电类型的衬底晶圆，并在所述第一导电类型衬底晶圆上淀积第二导电类型导电层，所述第二导电类型导电层全覆盖在衬底晶圆上；
b、在上述衬底晶圆上淀积第一导电类型导电层，所述淀积的第一导电类型导电层覆盖在第二导电类型导电层；
c、在上述衬底晶圆上重复淀积第一导电类型导电层以及第二导电类型导电层，以在衬底晶圆上得到若干第一导电类型导电层与第二导电类型导电层交替分布的PN柱。
所述第一导电类型导电层的厚度与第二导电类型导电层的厚度相等，且第一导电类型导电层的掺杂浓度与第二导电类型导电层的掺杂浓度相同。
所述“第一导电类型”和“第二导电类型”两者中，对于N型衬底晶圆，第一导电类型指N型，第二导电类型为P型；对于P型衬底晶圆，第一导电类型与第二导电类型所指的类型与N型衬底晶圆正好相反。
本发明的优点：本发明可以一次成型超高深宽比的PN柱，可以适用于任何电压等级的需要，且所形成的PN柱是由外延生长形成的，外延生长精度很高，即N柱、P柱可以确保精确一致，而且宽度可调，范围从不到一个微米到几十个微米形成的PN柱还具有杂质均匀分布、一致性较好、没有缺陷和损伤等优点，使制备的超结IGBT的一致性、稳定性和可靠性较好。
附图说明
图1为现有具有超结结构的IGBT器件的剖面图。
图2~图8为本发明的一种具体实施工艺步骤流程图，其中
图2为本发明衬底晶圆的示意图。
图3为本发明得到PN柱后的示意图。
图4为进行第一次切割后的示意图。
图5为进行第二次切割后的示意图。
图6为进行第三次切割后的示意图。
图7为得到所需长方体后的示意图。
图8为得到所需晶柱后的剖视图。
附图标记说明：1-衬底晶圆、2-N柱以及3-P柱。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了得到所需深宽比的超结，以N型衬底晶圆1为例，本发明的超结制造方法包括如下步骤：
a、提供N型的衬底晶圆1，并在所述N型衬底晶圆1上淀积P型导电层，所述P型导电层全覆盖在衬底晶圆1上；
b、在上述衬底晶圆1上淀积N型导电层，所述淀积的N型导电层覆盖在P型导电层；
本发明实施例中，N型导电层的厚度与P型导电层的厚度相等，且N导电层的掺杂浓度与P导电层的掺杂浓度相同。N型导电层、P型导电层的具体厚度可以根据工艺条件或制备半导体器件的要求确定，具体为本技术领域人员所熟知，此处不再赘述。
c、在上述衬底晶圆1上重复淀积N型导电层以及P型导电层，以在衬底晶圆1上得到若干N型导电层与P型导电层交替分布的PN柱。
在具体实施时，在衬底晶圆1上淀积N型导电层、P型导电层的数量可以根据厚度要求进行确定，在衬底晶圆1上的N型导电层、P型导电层交替分布后，以形成交替分布的N柱2以及P柱3，通过交替分布的N柱2与P柱3形成PN柱。在衬底晶圆1上得到PN柱后，可以在正面或背面进行后续工艺；由于N柱2、P柱3通过外延工艺生长得到，外延工艺成熟，与现有工艺步骤相兼容，能得到所需深宽比的超结。
如图2~图8所示，以8英寸的衬底晶圆1制备6英寸的晶柱的过程为例，对本发明进行进一步说明，具体步骤为：
步骤1、在8英寸的N型衬底晶圆1上淀积2μm的P型硅材料，以形成所需的P型导电层，然后再在P型导电层上淀积N型硅材料，以形成N型导电层，依次类推，直至P型导电层、N型导电层的总厚度为20cm，P型导电层和N型导电层的材料的参杂浓度均相同，衬底晶圆1如图2所示，在衬底晶圆1上形成P型导电层、N型导电层交替分布的结构如图3所示，P型导电层能形成P柱3，N型导电层2能形成N柱2。
步骤2，将上述形成的晶柱横向放置，从晶柱上顶点水平切去4.5cm，再研磨14μm，切割得到的平面为平面a（如图4所示），以此平面为基准面，在平面a与圆柱面交界处垂直向下切除。
步骤3，将其背面切去4.5cm，再研磨14μm，形成了a平面为20cm正方形长度为17.6383421cm的长方体，如图5~图7所示。
步骤4，以此长方体的中轴线为中心，20cm为直径，研磨出圆柱体。即可形成6寸的晶柱，如图8所示，其中，6英寸的晶柱中包含了交替分布的P柱3与N柱3，通过8英寸的衬底晶圆1形成6英寸的晶柱仅仅是为了满足现有工艺的要求，具体实施时，可以根据具体情况进行选择是否进行切割等工艺。
步骤5，新形成的晶柱可以根据不同需求切割成不同厚度的晶圆片，以6500V 超结IGBT为例，所以切割晶圆厚度为至少为400μm。
步骤6，晶圆正面淀积N型硅材料，然后按照所设计的正面结构进行工艺加工，背面淀积N型材料，进行背面工艺加工。
进一步地，现有的工艺线有18吋、12吋、8吋、6吋、5吋、4吋，晶柱及晶圆必须是此尺寸才可以加工，所以本文采用8吋晶圆淀积，然后制作出了6吋交替pn柱的晶柱，此6吋的PN柱的晶柱便可以在6吋工艺线上进行切割、流片等，后续的切割以及流片等工艺均可以才有现有常用的工艺过程，具体不再赘述。
本发明可以一次成型超超高深宽比的PN柱，可以适用于任何电压等级的需要，且所形成的PN柱是由外延生长形成的，外延生长精度很高，即N柱2、P柱3可以确保精确一致，而且宽度可调，范围从不到一个微米到几十个微米形成的PN柱还具有杂质均匀分布、一致性较好、没有缺陷和损伤等优点，使制备的超结IGBT的一致性、稳定性和可靠性较好。
Claims (2)
1.一种超高深宽比的超结制造方法，其特征是，所述超结制造方法包括如下步骤：
（a）、提供第一导电类型的衬底晶圆，并在所述第一导电类型衬底晶圆上淀积第二导电类型导电层，所述第二导电类型导电层全覆盖在衬底晶圆上；
（b）、在上述衬底晶圆上淀积第一导电类型导电层，所述淀积的第一导电类型导电层覆盖在第二导电类型导电层；
（c）、在上述衬底晶圆上重复淀积第一导电类型导电层以及第二导电类型导电层，以在衬底晶圆上得到若干第一导电类型导电层与第二导电类型导电层交替分布的PN柱；
（d）、将上述形成的由PN柱构成的晶柱横向放置，从晶柱上顶点水平切，再研磨，切割得到平面a，以此平面a为基准面，在平面a与晶柱面交界处垂直向下切除；
（e）、将其背面切去，再研磨，形成了a平面为正方形的长方体；
（f）、以此长方体的中轴线为中心，研磨出圆柱体；
（g）、将研磨出圆柱体切割成晶圆片；
（h）、在晶圆片的正面淀积N型硅材料，然后按照正面结构进行工艺加工，背面淀积N型材料，进行背面工艺加工。
2.根据权利要求1所述的超高深宽比的超结制造方法，其特征是：所述第一导电类型导电层的厚度与第二导电类型导电层的厚度相等，且第一导电类型导电层的掺杂浓度与第二导电类型导电层的掺杂浓度相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510271797.3A CN104966729B (zh) | 2015-05-25 | 2015-05-25 | 一种超高深宽比的超结制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510271797.3A CN104966729B (zh) | 2015-05-25 | 2015-05-25 | 一种超高深宽比的超结制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104966729A CN104966729A (zh) | 2015-10-07 |
| CN104966729B true CN104966729B (zh) | 2018-09-11 |
Family
ID=54220744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510271797.3A Active CN104966729B (zh) | 2015-05-25 | 2015-05-25 | 一种超高深宽比的超结制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104966729B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4754310A (en) * | 1980-12-10 | 1988-06-28 | U.S. Philips Corp. | High voltage semiconductor device |
| CN104617160A (zh) * | 2015-01-28 | 2015-05-13 | 工业和信息化部电子第五研究所 | 肖特基二极管及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8373208B2 (en) * | 2009-11-30 | 2013-02-12 | Alpha And Omega Semiconductor Incorporated | Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode |
-
2015
- 2015-05-25 CN CN201510271797.3A patent/CN104966729B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4754310A (en) * | 1980-12-10 | 1988-06-28 | U.S. Philips Corp. | High voltage semiconductor device |
| CN104617160A (zh) * | 2015-01-28 | 2015-05-13 | 工业和信息化部电子第五研究所 | 肖特基二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104966729A (zh) | 2015-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105304696B (zh) | 半导体器件的横向变掺杂结终端结构及其制造方法 | |
| CN106298967A (zh) | 碳化硅二极管及其制备方法 | |
| CN106024863A (zh) | 一种高压功率器件终端结构 | |
| CN103746002A (zh) | 一种台阶形沟槽-场限环复合终端结构 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN109686781A (zh) | 一种多次外延的超结器件制作方法 | |
| EP2897159A1 (en) | High-voltage super-junction igbt manufacturing method | |
| CN103268860A (zh) | 一种集成有二极管的igbt器件的制造方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN104425259A (zh) | 反向导通绝缘栅双极型晶体管制造方法 | |
| CN106783611A (zh) | 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法 | |
| CN104966729B (zh) | 一种超高深宽比的超结制造方法 | |
| CN103137679B (zh) | 绝缘栅双极型晶体管器件结构及其制作方法 | |
| CN103151251B (zh) | 沟槽型绝缘栅双极型晶体管及其制备方法 | |
| CN105931952B (zh) | 一种雪崩二极管结构的制造方法 | |
| WO2024021977A1 (zh) | 沟槽栅功率mosfet及其制造方法 | |
| CN109713029A (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| CN104078354A (zh) | 功率半导体器件及其制造方法 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN106252401A (zh) | 一种逆阻型绝缘栅双极晶体管终端结构 | |
| CN103730355B (zh) | 一种超结结构的制造方法 | |
| CN106098781B (zh) | 一种沟槽结构的vdmos | |
| CN103745987B (zh) | 一种场限环-负斜角复合终端结构 | |
| CN205920958U (zh) | 一种具有n‑/p+/p+型三维结构的半导体晶圆 | |
| CN205944097U (zh) | 一种具有n‑/n+/n+型三维结构的半导体晶圆 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |