CN205944097U - 一种具有n‑/n+/n+型三维结构的半导体晶圆 - Google Patents
一种具有n‑/n+/n+型三维结构的半导体晶圆 Download PDFInfo
- Publication number
- CN205944097U CN205944097U CN201620955817.9U CN201620955817U CN205944097U CN 205944097 U CN205944097 U CN 205944097U CN 201620955817 U CN201620955817 U CN 201620955817U CN 205944097 U CN205944097 U CN 205944097U
- Authority
- CN
- China
- Prior art keywords
- crystal wafer
- semiconductor crystal
- type
- layer
- articulamentum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种具有N‑/N+/N+型三维结构的半导体晶圆,涉及一种半导体晶圆,在半导体晶圆上设有连接层和导通层,连接层和导通层设置在半导体晶圆的任意面上,半导体晶圆是导电型号为N型的高阻区,即N‑区;连接层是导电型号为N型的高浓度区,即N+区,阵列状分布的连接体一端植入半导体晶圆内部,另一端在半导体晶圆的底面通过导通层互相连接;导通层是导电型号为N型的高浓度区,即N+区,在半导体晶圆背面,导通层上设置有保护层;本实用新型实用性强,使用起来比较简单,控制方案严密、协调、效果好、设计巧妙,易于实施,在节能的同时也极大的方便了客户的需求,同时也极大的提高半导体性能。
Description
【技术领域】
本实用新型涉及一种半导体晶圆,尤其是涉及一种具有N-/N+/N+型三维结构的半导体晶圆。
【背景技术】
公知的,用于半导体芯片制造的晶圆材料主要是单晶外延片和单晶抛光片,外延片是在单晶抛光片也就是衬底层上生长一层外延层,衬底层主要起支撑作用,外延层用于制造半导体芯片,高电压半导体芯片需要更厚的外延层厚度,随着外延层厚度的增加,不仅成本大幅度提高,其缺陷密度也随之增加,不能满足新型高压大功率半导体芯片制造的需要,并且衬底层对半导体芯片性能也有限制作用。
以硅为代表的半导体材料具有硬而脆的特性,单晶外延片和单晶抛光片都必须有一定的厚度以增加其强度,在半导体芯片制造过程中都须要经过减薄过程,以移除多余的厚度,这样就造成该过程不仅成本高而且工艺难度大。
随着节能降耗要求越来越高,对半导体器件的电压和功耗要求也越来越高,半导体器件的工作电压要求逐步提升到6500V甚至更高,而基于外延片制造的半导体器件电压一般不超过1700V,外延片的局限性表现明显,受限于传统半导体晶圆材料的固有特性,半导体器件功耗的瓶颈不能得到有效的大幅度的降低;另外,功率半导体制造逐渐走进高集成度的亚微米CMOS时代,但是,基于目前主流半导体晶圆材料,亚微米CMOS制作工艺与新型高压大功率器件所必需的三维“深PN结”结构从根本上无法兼容,成为高性能功率半导体持续发展的关键瓶颈。
【实用新型内容】
为了克服背景技术中的不足,本实用新型公开了一种具有N-/N+/N+型三维结构的半导体晶圆,本实用新型通过在半导体晶圆上设有连接层和导通层,以替代单晶外延片和单晶原片从而提高半导体性能的目的。
为了实现所述实用新型目的,本实用新型采用如下技术方案:
一种具有N-/N+/N+型三维结构的半导体晶圆,包括半导体晶圆、连接层、导通层和保护层,导通层上设有保护层,在半导体晶圆上设有连接层和导通层,连接层和导通层设置在半导体晶圆的任意面上。
所述半导体晶圆为圆柱型结构。
所述连接层至少为一层,连接层设置在半导体晶圆的底面或侧面上。
所述连接层由若干根连接体构成,每根连接体的一端插入到半导体晶圆内,每根连接体的另一端与半导体晶圆的底面相平齐。
所述连接体为棱柱型、圆柱型、圆型或椭圆型结构,连接体在半导体晶圆内呈阵列结构进行排列。
所述导通层设置在半导体晶圆的任一底面上。
所述保护层设置在导通层的外侧面上。
由于采用了上述技术方案,本实用新型具有如下有益效果:
本实用新型所述的一种具有N-/N+/N+型三维结构的半导体晶圆,包括半导体晶圆、连接层、导通层和保护层,通过在半导体晶圆上设有连接层和导通层,以替代单晶外延片和单晶原片从而提高半导体性能的目的;
1、在半导体晶圆上形成了承担高电压的三维“深结”结构即连接层,解决了功率半导体芯片亚微米CMOS工艺和“深PN结”结构的工艺矛盾,可以简化功率半导体芯片的制造流程并降低其制造难度;
2、有效提高半导体芯片的电流密度,基于本实用新型的半导体芯片比传统半导体芯片功耗可降低30%以上;
3、降低半导体晶圆高阻区的缺陷密度,大幅降低半导体芯片的漏电流,基于本实用新型的半导体芯片比传统半导体芯片漏电流可降低1-2个数量级;4、提高功率半导体的二次击穿耐量,基于本实用新型的半导体芯片比传统半导体芯片提高二次击穿耐量50%以上,从根本上提高器件的抗烧毁能力;
5、由于连接层的作用,可大幅度降低半导体晶圆“超薄”要求,解决了基于传统半导体晶圆背面金属化时的超薄片加工技术难题;
6、三维结构可以大幅度减少半导体晶圆热应力,半导体晶圆更平坦且具有韧性,在半导体芯片制造过程中不易碎裂。
7、三维半导体晶圆各项参数可控性好,电阻率在0.5-2000Ω.cm范围内可选,电阻率偏差可控制在±5%以内,面内电阻率不均匀性可控制在6%以内;总厚度在150-2000μm范围内可选;半导体晶圆高阻区厚度在10-1000μm范围内可定制,半导体晶圆高阻区厚度偏差可控制在±2.5μm以内。
8、基于本实用新型制造的半导体器件,可以实现6500V、7200V、8500V及更高的工作电压,即可以用于制造工作电压从几个伏特到上万伏特的各类半导体器件。
本实用新型实用性强,使用起来比较简单,控制方案严密、协调、效果好、设计巧妙,易于实施,在极大的提高半导体性能的同时也极大的方便了客户的使用。
【附图说明】
图1为本实用新型的立体结构拆分示意图;
图2为本实用新型的N-/N+/N+型三维半导体晶圆立体结构拆分示意图;
图中:1、半导体晶圆;2、连接体;3、导通层;4、保护层。
【具体实施方式】
通过下面的实施例可以详细的解释本实用新型,公开本实用新型的目的旨在保护本实用新型范围内的一切技术改进。
结合附图1所述的一种具有N-/N+/N+型三维结构的半导体晶圆,包括半导体晶圆1、连接层、导通层3和保护层4,导通层3上设有保护层4,在半导体晶圆1上设有连接层和导通层3,连接层2和导通层3设置在半导体晶圆1的任意面上;所述半导体晶圆1为圆柱型结构;所述连接层至少为一层,连接层设置在半导体晶圆1的底面或侧面上;所述连接层由若干根连接体2构成,每根连接体2的一端插入到半导体晶圆1内,每根连接体2的另一端与半导体晶圆1的底面相平齐;所述连接体2为棱柱型、圆柱型、圆型或椭圆型结构,连接体2在半导体晶圆1内呈阵列结构进行排列;所述导通层3设置在半导体晶圆1的任一底面上;所述保护层4设置在导通层3的外侧面上。
本实用新型所述的一种具有N-/N+/N+型三维结构的半导体晶圆,根据不同功率半导体的种类,本实用新型专利中具有三维结构的半导体晶圆1、连接层、导通层3部分的导电类型可分别选定为N型或P型,其中半导体晶圆1的任一底面可以根据芯片的要求进行制造;
结合附图2,实施例1, N-/N+/N+型三维半导体晶圆
半导体晶圆1是导电型号为N型的高阻区,即N-区;连接层是导电型号为N型的高浓度区,即N+区,阵列状分布的连接体2一端植入半导体晶圆1内部,另一端在半导体晶圆1的底面通过导通层3互相连接;导通层3是导电型号为N型的高浓度区,即N+区,在半导体晶圆1背面,导通层3上设置有保护层4,此类三维半导体晶圆1主要适用于MOSFET与FRD的制造,通过独特的三维结构连接体的设计和实现,可以增加MOSFET芯片的电流密度,其功率损耗可以降低30%以上,进而可以有效缩小芯片的版图面积,降低芯片综合成本;还可以增大FRD芯片软度因子。
本实用新型未详述部分为现有技术,尽管结合优选实施方案具体展示和介绍了本实用新型,具体实现该技术方案方法和途径很多,以上所述仅是本实用新型的优选实施方式,但所属领域的技术人员应该明白,在不脱离所附权利要求书所限定的本实用新型的精神和范围内,在形式上和细节上可以对本实用新型做出各种变化,均为本实用新型的保护范围。
Claims (7)
1.一种具有N-/N+/N+型三维结构的半导体晶圆,包括半导体晶圆、连接层、导通层和保护层,导通层上设有保护层,其特征是:在半导体晶圆上设有连接层和导通层,连接层和导通层设置在半导体晶圆的任意面上,半导体晶圆是导电型号为N型的高阻区,即N-区;连接层是导电型号为N型的高浓度区,即N+区,阵列状分布的连接体一端植入半导体晶圆内部,另一端在半导体晶圆的底面通过导通层互相连接;导通层是导电型号为N型的高浓度区,即N+区,在半导体晶圆背面,导通层上设置有保护层。
2.根据权利要求1所述的一种具有N-/N+/N+型三维结构的半导体晶圆,其特征是:所述半导体晶圆为圆柱型结构。
3.根据权利要求1所述的一种具有N-/N+/N+型三维结构的半导体晶圆,其特征是:所述连接层至少为一层,连接层设置在半导体晶圆的底面或侧面上。
4.根据权利要求1或3所述的一种具有N-/N+/N+型三维结构的半导体晶圆,其特征是:所述连接层由若干根连接体构成,每根连接体的一端插入到半导体晶圆内,每根连接体的另一端与半导体晶圆的底面相平齐。
5.根据权利要求4所述的一种具有N-/N+/N+型三维结构的半导体晶圆,其特征是:所述连接体为棱柱型、圆柱型、圆型或椭圆型结构,连接体在半导体晶圆内呈阵列结构进行排列。
6.根据权利要求1所述的一种具有N-/N+/N+型三维结构的半导体晶圆,其特征是:所述导通层设置在半导体晶圆的任一底面上。
7.根据权利要求1所述的一种具有N-/N+/N+型三维结构的半导体晶圆,其特征是:所述保护层设置在导通层的外侧面上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620955817.9U CN205944097U (zh) | 2016-08-29 | 2016-08-29 | 一种具有n‑/n+/n+型三维结构的半导体晶圆 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620955817.9U CN205944097U (zh) | 2016-08-29 | 2016-08-29 | 一种具有n‑/n+/n+型三维结构的半导体晶圆 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205944097U true CN205944097U (zh) | 2017-02-08 |
Family
ID=57954033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201620955817.9U Active CN205944097U (zh) | 2016-08-29 | 2016-08-29 | 一种具有n‑/n+/n+型三维结构的半导体晶圆 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN205944097U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018040544A1 (zh) * | 2016-08-29 | 2018-03-08 | 洛阳鸿泰半导体有限公司 | 一种具有三维结构的半导体晶圆 |
-
2016
- 2016-08-29 CN CN201620955817.9U patent/CN205944097U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018040544A1 (zh) * | 2016-08-29 | 2018-03-08 | 洛阳鸿泰半导体有限公司 | 一种具有三维结构的半导体晶圆 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6588340B2 (ja) | 窒化物パワーデバイスおよびその製造方法 | |
CN105870180B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
CN1956221A (zh) | 具有介质应力产生区的晶体管及其制造方法 | |
CN107123684A (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
CN110518058A (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
CN106449744B (zh) | 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法 | |
CN105895671A (zh) | 超低功耗半导体功率器件及制备方法 | |
CN205944097U (zh) | 一种具有n‑/n+/n+型三维结构的半导体晶圆 | |
CN205920971U (zh) | 一种具有n‑/p+/n+型三维结构的半导体晶圆 | |
CN205920958U (zh) | 一种具有n‑/p+/p+型三维结构的半导体晶圆 | |
CN205920972U (zh) | 一种具有n‑/正面p+/n+型三维结构的半导体晶圆 | |
CN106298943B (zh) | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 | |
CN205992533U (zh) | 一种具有三维结构的半导体晶圆 | |
CN205564758U (zh) | 超低功耗半导体功率器件 | |
CN101976670A (zh) | 一种绝缘体上硅可集成大电流p型组合半导体器件 | |
CN105047706B (zh) | 一种低通态损耗igbt及其制造方法 | |
CN110459596A (zh) | 一种横向绝缘栅双极晶体管及其制备方法 | |
CN104241349B (zh) | 一种逆导型绝缘栅双极型晶体管 | |
CN109872950A (zh) | 一种沟槽分离栅mos器件的制造方法 | |
CN103811545B (zh) | 一种改善扩散区域形貌的功率器件及其制造方法 | |
CN205564757U (zh) | 一种超低功耗半导体功率器件 | |
CN105742179B (zh) | 一种igbt器件的制备方法 | |
CN106129108A (zh) | 一种具有三维结构的半导体晶圆 | |
CN107919398A (zh) | 半超结器件及其制造方法 | |
CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |