CN104950967A - 一种可靠补偿mos管阈值电压变化的电路及方法 - Google Patents
一种可靠补偿mos管阈值电压变化的电路及方法 Download PDFInfo
- Publication number
- CN104950967A CN104950967A CN201510346788.6A CN201510346788A CN104950967A CN 104950967 A CN104950967 A CN 104950967A CN 201510346788 A CN201510346788 A CN 201510346788A CN 104950967 A CN104950967 A CN 104950967A
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- comparer
- reference voltage
- underlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明公开一种可靠补偿MOS管阈值电压变化的电路及方法,通过在现有补偿电路的基础上增加反馈电压生成电路U1、基准参考电压生成电路U2、第三比较器U3、第四比较器U4、逻辑控制电路U5和钳位电路U6;在衬底电压Vneg小于第三参考电压Vref3时将负压电荷泵关闭,以避免出现MOS管栅极和衬底电压差过大而致损坏MOS管寿命的问题;如果衬底电压Vneg过高大于第四参考电压Vref4时,钳位电路工作将衬底电压Vneg强制钳位到零电平,以避免出现PN结导通而漏电的问题。本发明有效的解决现有电路在高温或较快工艺条件下存在损坏MOS管寿命的问题和在低温或较慢工艺条件下存在PN结漏电的问题。
Description
【技术领域】
本发明涉及一种补偿MOS管阈值电压随工艺和温度变化的电路及方法。
【背景技术】
在CMOS集成电路中,MOS管的阈值电压是指半导体表现产生反型层(导电沟道)时所需要施加在栅极上的电压。以n沟道MOSFET为例,当栅电压使得p型半导体表面能带向下弯曲到表面势ψs>2ψB时,即认为半导体表面强反型。这里的ψB是半导体的费米势,即半导体禁带中央与费米能级之差。阈值电压VT包含三个部分(不考虑衬偏电压变化时):栅氧化层上的电压降Vox,半导体表面附近的电压降2ψB,抵消MOS系统中各种电荷影响的电压降(平带电压VFB。
其中,εs是半导体介电常数;q是电子电荷量;NA是半导体掺杂浓度;Cox是单位面积栅氧化层电容;Ei是陷阱能级;EF是费米能级;k是玻尔兹曼常数;T是绝对温度;ni是本征载流子浓度;Φms是金属半导体功函数差;Qf是有效界面电荷。
当温度升高时,半导体费米能级将趋向于禁带中央变化,则半导体费米势ψB减小,从而更加容易达到ψs>2ψB的反型层产生条件,所以阈值电压降低。
当工艺发生变化时,本征掺杂浓度也会随之变化,掺杂浓度越高,工艺越慢,相应的阈值电压越大;反之,掺杂越低,工艺越快,相应的阈值电压越小。
通常会在常温和典型工艺条件下来进行电路设计,但实际上,生产出来的芯片在高温或较快工艺条件时的阈值电压偏低,可能会出现漏电,导致芯片功耗大的问题。在低温或较慢工艺条件时的阈值电压偏高,可能会导致芯片性能降低,甚至无法达到预定指标的问题。
现有的用于补偿MOS管阈值电压随温度和工艺变化的电路,如附图1所示。其实现方式为:
1、向二极管连接形式的MOS管MN1的源端输入一个恒定的参考电流,产生栅端电压Vg;
2、参考电压生成电路产生第一参考电压Vref1和第二参考电压Vref2,且Vref2>Vref1;
3、第一参考电压Vref1与MOS管的栅端电压Vg进行比较,同时第二参考电压与MOS管的栅端电压Vg进行比较:
当Vg<Vref1时,显然Vg<Vref2,此时第一比较器和第二比较器输出均为低,经逻辑控制电路模块生成的电荷泵使能信号为高,上拉电路使能信号为低,负压电荷泵电路工作,衬底电压Vneg降低,同时栅端电压Vg升高;
当Vref2>Vg>Vref1时,第一比较器输出为高,第二比较器输出为低,经逻辑控制电路模块后生成的电荷泵使能信号为低,上拉电路使能信号也为低,负压电荷泵电路和上拉电路都不工作,衬底电压Vneg和栅端电压Vg维持原值;
当Vg>Vref2时,第一比较器与第二比较器的输出均为高,经过逻辑控制电路模块后生成的电荷泵使能信号为低,上拉电路使能信号为高,电荷泵电路停止工作,上拉电路开始工作,将衬底电压Vneg升高,同时栅端电压Vg减小。
现有电路存在以下问题:
1,当在高温或较快工艺条件下时,阈值电压偏低,所需的衬底电压Vneg可能会很小,如果衬底电压小到使MOS管的栅压和衬底电压之差Vg-Vneg大于MOS管的耐压阈值BVGB时,则会损坏该MOS管的寿命。
2,当在低温或较慢工艺条件下时,阈值电压偏高,所需的衬底电压Vneg可能会是正值,如果该MOS管衬底电压Vneg大于PN结导通电压,则该MOS管存在PN结漏电的问题。
【发明内容】
本发明的目的在于提供一种可靠补偿MOS管阈值电压变化的电路及方法,以解决现有电路在高温或较快工艺条件下存在损坏MOS管寿命的问题和在低温或较慢工艺条件下存在PN结漏电的问题。
为了实现上述目的,本发明采用如下技术方案:
一种可靠补偿MOS管阈值电压变化的电路,包括MOS管MN1、参考电压生成电路、第一比较器、第二比较器、负压电压泵、上拉电路、反馈电压生成电路U1、基准参考电压生成电路U2、第三比较器U3、第四比较器U4、逻辑控制电路U5和钳位电路U6;
参考电压生成电路,用于产生第一参考电压Vref1和第二参考电压Vref2,且Vref2>Vref1;
第一比较器,用于将MOS管MN1的产生的栅端电压Vg与第一参考电压Vref1比较;
第二比较器,用于将MOS管MN1的产生的栅端电压Vg与第二参考电压Vref2比较;
反馈电压生成电路U1,用于产生衬底电压的反馈信号vpw_fbk;
基准参考电压生成电路U2:用于产生第四参考电压Vref4;
第三比较器U3:用于将衬底电压的反馈信号vpw_fbk与第三参考电压Vref3进行比较;
第四比较器U4:用于将衬底电压vneg与第四参考电压Vref4进行比较;
逻辑控制电路U5:用于将第一比较器、第二比较器、第三比较器和第四比较器的输出结果进行处理,输出电荷泵使能信号、上拉电路使能信号和钳位电路使能信号;
负压电荷泵,用于降低衬底电压Vneg;
上拉电路,用于升高衬底电压Vneg;
钳位电路U6:将衬底电压vneg强制钳位到零电平。
本发明进一步的改进在于:第三参考电压Vref3为零电平。
本发明进一步的改进在于:MOS管MN1的源端连接一个恒定的参考电流;MOS管MN1产生栅端电压Vg输入第一比较器和第二比较器的输入端;参考电压生成电路产生第一参考电压Vref1和第二参考电压Vref2分别输入第一比较器和第二比较器的输入端;反馈电压生成电路U1生成衬底电压Vneg的反馈信号vpw_fbk和第三参考电压Vref3输入第三比较器的输入端;基准参考电压生成电路U2生成第四参考电压Vref4和衬底电压vneg输入第四比较器的输入端;第一比较器、第二比较器、第三比较器和第四比较器的输出端连接逻辑控制电路的输入端,逻辑控制电路输出的电荷泵使能信号输入负压电压泵的输入端,逻辑控制电路输出的上拉电路使能信号输入上拉电路的输入端,逻辑控制电路输出的钳位电路使能信号输入钳位电路的输入端,负压电压泵的输出端、上拉电路的输出端和钳位电路的输出端生成衬底电压Vneg。
本发明进一步的改进在于:第四参考电压Vref4为人为设定的衬底电压Vneg的阈值。
本发明进一步的改进在于:
当Vg<Vref1<Vref2时,第一比较器和第二比较器输出均为低,经逻辑控制电路生成的电荷泵使能信号为高,上拉电路使能信号为低,负压电压泵工作,衬底电压Vneg降低,同时栅端电压Vg升高;
当Vref1<Vg<Vref2时,第一比较器输出为高,第二比较器输出为低,经过逻辑控制电路后生成的电荷泵使能信号为低,上拉电路使能信号也为低,负压电荷泵和上拉电路都不工作,衬底电压Vneg和栅端电压Vg维持原值;
当Vref2<Vg时,第一比较器与第二比较器的输出均为高,经过逻辑控制电路后生成的电荷泵使能信号为低,上拉电路使能信号为高,负压电荷泵停止工作,上拉电路开始工作,将衬底电压Vneg升高,同时栅端电压Vg减小;
在栅端电压Vg与Vref1、Vref2进行比较的整个过程中,衬底电压反馈信号vpw_fbk与第三参考电压Vref3进行比较,如果衬底电压Vneg小于第三参考电压Vref3,经过逻辑控制电路后生成的电荷泵使能信号为低,将负压电荷泵强制关闭;
在栅端电压Vg与Vref1、Vref2进行比较的整个过程中,衬底电压vneg与第四参考电压Vref4进行比较,如果衬底电压Vneg过高,大于第四参考电压Vref4,经过逻辑控制电路后生成的钳位电路信号为高,钳位电路工作将衬底电压Vneg强制钳位到零电平。
一种可靠补偿MOS管阈值电压变化的方法,包括:
向二极管连接形式的MOS管MN1的源端输入一个恒定的参考电流,产生栅端电压Vg;
参考电压生成电路产生第一参考电压Vref1和第二参考电压Vref2,且Vref2>Vref1;
第一参考电压Vref1与MOS管的栅端电压Vg进行比较,同时第二参考电压Vref2与MOS管的栅端电压Vg进行比较;
生成第三参考电压Vref3,第三参考电压Vref3取零电平;
反馈电压生成电路U1生成衬底电压Vneg的反馈信号vpw_fbk;
第三比较器U3对第三参考电压Vref3与反馈信号vpw_fbk进行比较;
基准参考电压生成电路U2生成第四参考电压Vref4;
第四比较器U4对第四参考电压Vref4与衬底电压vneg进行比较;
当Vg<Vref1<Vref2时,第一比较器和第二比较器输出均为低,经逻辑控制电路生成的电荷泵使能信号为高,上拉电路使能信号为低,负压电压泵工作,衬底电压Vneg降低,同时栅端电压Vg升高;
当Vref1<Vg<Vref2时,第一比较器输出为高,第二比较器输出为低,经过逻辑控制电路后生成的电荷泵使能信号为低,上拉电路使能信号也为低,负压电荷泵和上拉电路都不工作,衬底电压Vneg和栅端电压Vg维持原值;
当Vref2<Vg时,第一比较器与第二比较器的输出均为高,经过逻辑控制电路后生成的电荷泵使能信号为低,上拉电路使能信号为高,负压电荷泵停止工作,上拉电路开始工作,将衬底电压Vneg升高,同时栅端电压Vg减小;
在栅端电压Vg与Vref1、Vref2进行比较的整个过程中,衬底电压反馈信号vpw_fbk与第三参考电压Vref3进行比较,如果衬底电压Vneg小于第三参考电压Vref3,经过逻辑控制电路后生成的电荷泵使能信号为低,将负压电荷泵关闭;
在栅端电压Vg与Vref1、Vref2进行比较的整个过程中,衬底电压vneg与第四参考电压Vref4进行比较,如果衬底电压Vneg过高,大于第四参考电压Vref4,经过逻辑控制电路后生成的钳位电路信号为高,钳位电路工作将衬底电压Vneg强制钳位到零电平。
本发明进一步的改进在于:第三比较器和第四比较器的优先级别高于第一比较器和第二比较器。
本发明进一步的改进在于:逻辑控制电路的真值表为:
所述第三参考电压为零电平;第四参考电压小于PN结导通电压;MOS管的栅压与衬底电压之差等于MOS管的耐压阈值BVGB时得到的反馈信号vpw_fbk大于零电平;反馈电压生成电路U1和基准参考电压生成电路U2都可用分压器得以实现。
第三比较器用于当衬底电压过低,以至于使MOS管的栅压与衬底电压之差大于或等于MOS管的耐压阈值BVGB时,将电荷泵电路关闭。
第四比较器用于当衬底电压过高,大于第四参考电压时将衬底电压强制钳位到零电平。
相对于现有技术,本发明具有以下有益效果:
1、本发明可以确保在高温或较快工艺条件下,补偿MOS管阈值电压随工艺和温度变化的电路所产生的衬底电压不至于太低而致使发生损坏MOS管寿命的问题。
2、本发明可以确保在低温或较慢工艺条件下,补偿MOS管阈值电压随工艺和温度变化的电路所产生的衬底电压不至于太高而致使MOS管发生PN结导通漏电的问题。
3、本发明确保了补偿MOS管阈值电压随工艺和温度变化的电路得以可靠地工作。
【附图说明】
图1是现有补偿MOS管阈值电压随工艺和温度变化的电路原理图;
图2是本发明的电路原理图;
图3是逻辑控制电路的结构图;
图4是逻辑控制电路的真值表;
图5是钳位电路的电路图。
【具体实施方式】
请参阅图2所示,本发明一种可靠补偿MOS管阈值电压变化的电路及方法,包括现有参考电压生成电路、第一比较器、第二比较器、负压电压泵和上拉电路,在此现有电路的基础上,增加了反馈电压生成电路U1、基准参考电压生成电路U2、第三比较器U3、第四比较器U4、逻辑控制电路U5和钳位电路U6。
参考电压生成电路,用于产生第一参考电压Vref1和第二参考电压Vref2,且Vref2>Vref1;
第一比较器,用于将MOS管MN1的产生的栅端电压Vg与第一参考电压Vref1比较;
第二比较器,用于将MOS管MN1的产生的栅端电压Vg与第二参考电压Vref2比较;
反馈电压生成电路U1,用于产生衬底电压的反馈信号vpw_fbk;
基准参考电压生成电路U2:用于产生第四参考电压Vref4;
第三比较器U3:用于将衬底电压的反馈信号vpw_fbk与第三参考电压Vref3进行比较;第三参考电压Vref3取为零电平;
第四比较器U4:用于将衬底电压vneg与第四参考电压Vref4进行比较;
逻辑控制电路U5:用于将第一比较器、第二比较器、第三比较器和第四比较器的输出结果进行处理,输出电荷泵使能信号、上拉电路使能信号和钳位电路使能信号;
负压电荷泵,用于降低衬底电压Vneg;
上拉电路,用于升高衬底电压Vneg;
钳位电路U6:将衬底电压vneg强制钳位到零电平。
具体的工作过程如下:
1、向二极管连接形式的MOS管MN1的源端输入一个恒定的参考电流,产生栅端电压Vg;
2、参考电压生成电路产生第一参考电压Vref1和第二参考电压Vref2,且Vref2>Vref1;
3、第一参考电压Vref1与MOS管的栅端电压Vg进行比较,同时第二参考电压Vref2与MOS管的栅端电压Vg进行比较;
4、生成第三参考电压Vref3,第三参考电压Vref3取零电平;
5、反馈电压生成电路U1生成衬底电压Vneg的反馈信号vpw_fbk;
6、第三比较器U3对第三参考电压Vref3与反馈信号vpw_fbk进行比较;其中,第三参考电压Vref3取零电平;
7、基准参考电压生成电路U2生成第四参考电压Vref4;
8、第四比较器U4对第四参考电压Vref4与衬底电压vneg进行比较;
9、当Vg<Vref1<Vref2时,第一比较器和第二比较器输出均为低,经逻辑控制电路生成的电荷泵使能信号为高,上拉电路使能信号为低,负压电压泵工作,衬底电压Vneg降低,同时栅端电压Vg升高;
10、当Vref1<Vg<Vref2时,第一比较器输出为高,第二比较器输出为低,经过逻辑控制电路后生成的电荷泵使能信号为低,上拉电路使能信号也为低,负压电荷泵和上拉电路都不工作,衬底电压Vneg和栅端电压Vg维持原值;
11、当Vref2<Vg时,第一比较器与第二比较器的输出均为高,经过逻辑控制电路后生成的电荷泵使能信号为低,上拉电路使能信号为高,负压电荷泵停止工作,上拉电路开始工作,将衬底电压Vneg升高,同时栅端电压Vg减小。
12、在栅端电压Vg与Vref1、Vref2进行比较的整个过程中,衬底电压反馈信号vpw_fbk与第三参考电压Vref3进行比较,如果衬底电压Vneg小于第三参考电压Vref3,经过逻辑控制电路后生成的电荷泵使能信号为低,将负压电荷泵关闭,以避免出现MOS管栅极和衬底电压差过大而致损坏MOS管寿命的问题。
13、在栅端电压Vg与Vref1、Vref2进行比较的整个过程中,衬底电压vneg与第四参考电压Vref4进行比较,如果衬底电压Vneg过高,大于第四参考电压Vref4,经过逻辑控制电路后生成的钳位电路信号为高,钳位电路工作将衬底电压Vneg强制钳位到零电平,以避免出现PN结导通而漏电的问题。
以上电路可应用于DRAM中的vbbsa等电压。
本发明中,第三参考电压为零电平;第四参考电压小于MN1的PN结导通电压;MOS管的栅压与衬底电压之差等于MOS管的耐压阈值BVGB时得到的反馈信号vpw_fbk大于零电平;反馈电压生成电路U1和基准参考电压生成电路U2都可用分压器得以实现。
第三比较器用于当衬底电压过低,以至于使MOS管的栅压与衬底电压之差大于或等于MOS管的耐压阈值BVGB时,将电荷泵电路关闭。
第四比较器用于当衬底电压过高,大于第四参考电压时将衬底电压强制钳位到零电平。
Claims (8)
1.一种可靠补偿MOS管阈值电压变化的电路,其特征在于,包括MOS管MN1、参考电压生成电路、第一比较器、第二比较器、负压电压泵、上拉电路、反馈电压生成电路U1、基准参考电压生成电路U2、第三比较器U3、第四比较器U4、逻辑控制电路U5和钳位电路U6;
参考电压生成电路,用于产生第一参考电压Vref1和第二参考电压Vref2,且Vref2>Vref1;
第一比较器,用于将MOS管MN1的产生的栅端电压Vg与第一参考电压Vref1比较;
第二比较器,用于将MOS管MN1的产生的栅端电压Vg与第二参考电压Vref2比较;
反馈电压生成电路U1,用于产生衬底电压的反馈信号vpw_fbk;
基准参考电压生成电路U2:用于产生第四参考电压Vref4;
第三比较器U3:用于将衬底电压的反馈信号vpw_fbk与第三参考电压Vref3进行比较;
第四比较器U4:用于将衬底电压vneg与第四参考电压Vref4进行比较;
逻辑控制电路U5:用于将第一比较器、第二比较器、第三比较器和第四比较器的输出结果进行处理,输出电荷泵使能信号、上拉电路使能信号和钳位电路使能信号;
负压电荷泵,用于降低衬底电压Vneg;
上拉电路,用于升高衬底电压Vneg;
钳位电路U6:用于将衬底电压vneg强制钳位到零电平。
2.根据权利要求1所述的一种可靠补偿MOS管阈值电压变化的电路,其特征在于,第三参考电压Vref3为零电平。
3.根据权利要求1所述的一种可靠补偿MOS管阈值电压变化的电路,其特征在于,MOS管MN1的源端连接一个恒定的参考电流;MOS管MN1产生栅端电压Vg输入第一比较器和第二比较器的输入端;参考电压生成电路产生第一参考电压Vref1和第二参考电压Vref2分别输入第一比较器和第二比较器的输入端;反馈电压生成电路U1生成衬底电压Vneg的反馈信号vpw_fbk和第三参考电压Vref3输入第三比较器的输入端;基准参考电压生成电路U2生成第四参考电压Vref4和衬底电压vneg输入第四比较器的输入端;第一比较器、第二比较器、第三比较器和第四比较器的输出端连接逻辑控制电路的输入端,逻辑控制电路输出的电荷泵使能信号输入负压电压泵的输入端,逻辑控制电路输出的上拉电路使能信号输入上拉电路的输入端,逻辑控制电路输出的钳位电路使能信号输入钳位电路的输入端,负压电压泵的输出端、上拉电路的输出端和钳位电路的输出端生成衬底电压Vneg。
4.根据权利要求1所述的一种可靠补偿MOS管阈值电压变化的电路,其特征在于,第四参考电压Vref4为人为设定的衬底电压Vneg的阈值。
5.根据权利要求1所述的一种可靠补偿MOS管阈值电压变化的电路,其特征在于,
当Vg<Vref1<Vref2时,第一比较器和第二比较器输出均为低,经逻辑控制电路生成的电荷泵使能信号为高,上拉电路使能信号为低,负压电压泵工作,衬底电压Vneg降低,同时栅端电压Vg升高;
当Vref1<Vg<Vref2时,第一比较器输出为高,第二比较器输出为低,经过逻辑控制电路后生成的电荷泵使能信号为低,上拉电路使能信号也为低,负压电荷泵和上拉电路都不工作,衬底电压Vneg和栅端电压Vg维持原值;
当Vref2<Vg时,第一比较器与第二比较器的输出均为高,经过逻辑控制电路后生成的电荷泵使能信号为低,上拉电路使能信号为高,负压电荷泵停止工作,上拉电路开始工作,将衬底电压Vneg升高,同时栅端电压Vg减小;
在栅端电压Vg与Vref1、Vref2进行比较的整个过程中,衬底电压反馈信号vpw_fbk与第三参考电压Vref3进行比较,如果衬底电压Vneg小于第三参考电压Vref3,经过逻辑控制电路后生成的电荷泵使能信号为低,将负压电荷泵强制关闭;
在栅端电压Vg与Vref1、Vref2进行比较的整个过程中,衬底电压vneg与第四参考电压Vref4进行比较,如果衬底电压Vneg过高,大于第四参考电压Vref4,经过逻辑控制电路后生成的钳位电路信号为高,钳位电路工作将衬底电压Vneg强制钳位到零电平。
6.一种可靠补偿MOS管阈值电压变化的方法,其特征在于,基于权利要求1所述的一种可靠补偿MOS管阈值电压变化的电路,包括:
向二极管连接形式的MOS管MN1的源端输入一个恒定的参考电流,产生栅端电压Vg;
参考电压生成电路产生第一参考电压Vref1和第二参考电压Vref2,且Vref2>Vref1;
第一参考电压Vref1与MOS管的栅端电压Vg进行比较,同时第二参考电压Vref2与MOS管的栅端电压Vg进行比较;
生成第三参考电压Vref3,第三参考电压Vref3取零电平;
反馈电压生成电路U1生成衬底电压Vneg的反馈信号vpw_fbk;
第三比较器U3对第三参考电压Vref3与反馈信号vpw_fbk进行比较;
基准参考电压生成电路U2生成第四参考电压Vref4;
第四比较器U4对第四参考电压Vref4与衬底电压vneg进行比较;
当Vg<Vref1<Vref2时,第一比较器和第二比较器输出均为低,经逻辑控制电路生成的电荷泵使能信号为高,上拉电路使能信号为低,负压电压泵工作,衬底电压Vneg降低,同时栅端电压Vg升高;
当Vref1<Vg<Vref2时,第一比较器输出为高,第二比较器输出为低,经过逻辑控制电路后生成的电荷泵使能信号为低,上拉电路使能信号也为低,负压电荷泵和上拉电路都不工作,衬底电压Vneg和栅端电压Vg维持原值;
当Vref2<Vg时,第一比较器与第二比较器的输出均为高,经过逻辑控制电路后生成的电荷泵使能信号为低,上拉电路使能信号为高,负压电荷泵停止工作,上拉电路开始工作,将衬底电压Vneg升高,同时栅端电压Vg减小;
在栅端电压Vg与Vref1、Vref2进行比较的整个过程中,衬底电压反馈信号vpw_fbk与第三参考电压Vref3进行比较,如果衬底电压Vneg小于第三参考电压Vref3,经过逻辑控制电路后生成的电荷泵使能信号为低,将负压电荷泵关闭;
在栅端电压Vg与Vref1、Vref2进行比较的整个过程中,衬底电压vneg与第四参考电压Vref4进行比较,如果衬底电压Vneg过高,大于第四参考电压Vref4,经过逻辑控制电路后生成的钳位电路信号为高,钳位电路工作将衬底电压Vneg强制钳位到零电平。
7.根据权利要求6所述的一种可靠补偿MOS管阈值电压变化的方法,其特征在于,第三比较器和第四比较器的优先级别高于第一比较器和第二比较器。
8.根据权利要求6所述的一种可靠补偿MOS管阈值电压变化的方法,其特征在于,逻辑控制电路的真值表为:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510346788.6A CN104950967B (zh) | 2015-06-19 | 2015-06-19 | 一种可靠补偿mos管阈值电压变化的电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510346788.6A CN104950967B (zh) | 2015-06-19 | 2015-06-19 | 一种可靠补偿mos管阈值电压变化的电路及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104950967A true CN104950967A (zh) | 2015-09-30 |
CN104950967B CN104950967B (zh) | 2016-09-14 |
Family
ID=54165683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510346788.6A Active CN104950967B (zh) | 2015-06-19 | 2015-06-19 | 一种可靠补偿mos管阈值电压变化的电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104950967B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105490526A (zh) * | 2016-01-15 | 2016-04-13 | 西安紫光国芯半导体有限公司 | 兼容ddr1、ddr2和ddr3的电荷泵电源及升压方法 |
CN116722063A (zh) * | 2023-08-10 | 2023-09-08 | 太原国科半导体光电研究院有限公司 | 一种平面结构超晶格红外探测器及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101056103A (zh) * | 2006-04-10 | 2007-10-17 | 恩益禧电子股份有限公司 | 半导体集成电路器件及衬底偏置控制方法 |
US20090063875A1 (en) * | 2007-08-28 | 2009-03-05 | Nec Electronics Corporation | Data processing device, power supply voltage generator and method of controlling power supply voltage thereof |
US7911261B1 (en) * | 2009-04-13 | 2011-03-22 | Netlogic Microsystems, Inc. | Substrate bias circuit and method for integrated circuit device |
CN104317343A (zh) * | 2014-09-30 | 2015-01-28 | 山东华芯半导体有限公司 | 一种保持mos管阈值电压恒定的电路及方法 |
CN204731670U (zh) * | 2015-06-19 | 2015-10-28 | 西安华芯半导体有限公司 | 一种可靠补偿mos管阈值电压变化的电路 |
-
2015
- 2015-06-19 CN CN201510346788.6A patent/CN104950967B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101056103A (zh) * | 2006-04-10 | 2007-10-17 | 恩益禧电子股份有限公司 | 半导体集成电路器件及衬底偏置控制方法 |
US20090063875A1 (en) * | 2007-08-28 | 2009-03-05 | Nec Electronics Corporation | Data processing device, power supply voltage generator and method of controlling power supply voltage thereof |
US7911261B1 (en) * | 2009-04-13 | 2011-03-22 | Netlogic Microsystems, Inc. | Substrate bias circuit and method for integrated circuit device |
CN104317343A (zh) * | 2014-09-30 | 2015-01-28 | 山东华芯半导体有限公司 | 一种保持mos管阈值电压恒定的电路及方法 |
CN204731670U (zh) * | 2015-06-19 | 2015-10-28 | 西安华芯半导体有限公司 | 一种可靠补偿mos管阈值电压变化的电路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105490526A (zh) * | 2016-01-15 | 2016-04-13 | 西安紫光国芯半导体有限公司 | 兼容ddr1、ddr2和ddr3的电荷泵电源及升压方法 |
CN105490526B (zh) * | 2016-01-15 | 2018-08-10 | 西安紫光国芯半导体有限公司 | 兼容ddr1、ddr2和ddr3的电荷泵电源及升压方法 |
CN116722063A (zh) * | 2023-08-10 | 2023-09-08 | 太原国科半导体光电研究院有限公司 | 一种平面结构超晶格红外探测器及其制备方法 |
CN116722063B (zh) * | 2023-08-10 | 2023-10-31 | 太原国科半导体光电研究院有限公司 | 一种平面结构超晶格红外探测器及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104950967B (zh) | 2016-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1162909C (zh) | 半导体集成电路 | |
EP2765604A1 (en) | High-voltage device of composite structure and starting circuit | |
CN104319275A (zh) | 静电放电保护电路 | |
CN102760764B (zh) | 半导体器件 | |
CN204731670U (zh) | 一种可靠补偿mos管阈值电压变化的电路 | |
CN108667443B (zh) | 一种上电复位电路 | |
CN110011520A (zh) | 一种三相整流电路中晶闸管的恒流驱动电路 | |
CN104950967A (zh) | 一种可靠补偿mos管阈值电压变化的电路及方法 | |
CN102064678A (zh) | 一种开关电源的栅极驱动电路 | |
CN105827232B (zh) | 一种改善sslc电平转换电路负偏压温度不稳定性的恢复电路 | |
CN112730958A (zh) | 一种电压过冲检测电路 | |
CN104317343B (zh) | 一种保持mos管阈值电压恒定的电路及方法 | |
CN113359933B (zh) | 参考电压产生电路 | |
CN104132702B (zh) | 一种带隙基准电压源的启动加速电路 | |
CN207133762U (zh) | 一种无静态功耗的上电复位电路 | |
CN204117013U (zh) | 一种保持mos管阈值电压恒定的电路 | |
EP3416277A1 (en) | Rectifier diode replacement circuit and reverse bias cut-off drive circuit | |
US10680519B2 (en) | Voltage conversion circuit with a bleed circuit | |
CN103323763B (zh) | 一种测量阈值电压和饱和漏电流退化电路 | |
CN102193576B (zh) | 基准电压生成电路 | |
CN102957126B (zh) | 高压元件电路及其电压过低锁定电路 | |
CN113489477B (zh) | 新型的pmos管衬底切换电路控制方法及系统 | |
CN105186844A (zh) | 一种用于防止功率管误开启的保护电路 | |
CN104883166A (zh) | 具有复位功能的电动汽车断电延时电路 | |
CN109547009A (zh) | 高可靠性电平位移电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd. Address before: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Applicant before: Xi'an Sinochip Semiconductors Co., Ltd. |
|
COR | Change of bibliographic data | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |