CN104937595A - 通过电子电路的分区进行的逻辑强化方法 - Google Patents

通过电子电路的分区进行的逻辑强化方法 Download PDF

Info

Publication number
CN104937595A
CN104937595A CN201380070416.4A CN201380070416A CN104937595A CN 104937595 A CN104937595 A CN 104937595A CN 201380070416 A CN201380070416 A CN 201380070416A CN 104937595 A CN104937595 A CN 104937595A
Authority
CN
China
Prior art keywords
moderator
electronic circuit
door
circuit
reliability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380070416.4A
Other languages
English (en)
Other versions
CN104937595B (zh
Inventor
巴斯琴·卡森
吉勒斯·德勒兹
劳伦特·克雷蒂南
古藤贝格·J·贡萨尔维斯·多斯桑托斯
里瑞达·纳维内尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electricite de France SA
Original Assignee
Electricite de France SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electricite de France SA filed Critical Electricite de France SA
Publication of CN104937595A publication Critical patent/CN104937595A/zh
Application granted granted Critical
Publication of CN104937595B publication Critical patent/CN104937595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/0033—Radiation hardening
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00392—Modifications for increasing the reliability for protection by circuit redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/02—Fault tolerance, e.g. for transient fault suppression

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种通过电子电路的分区进行的逻辑强化方法，所述电路包括：奇数K个分支，K个分支被并联连接到相同的主输入端I上，并且每个分支包括相同的N个模块序列以及N-1个联结两个连续模块的节点，K个分支共同形成N-1个连续的分别由并联的K个节点分别组成的门；以及，主仲裁器，形成K个分支的输出信号的多数票决，其特征在于，方法包括针对门中每一个重复以下步骤：确定由介于主输入端和门之间的K个分支部分组成的门上游的子电路的信度；以及当所查看的子电路的信度小于信度设定点时，在门处插入至少一个仲裁器，至少一个仲裁器执行构成所查看的子电路的分支部分的输出信号的多数票决，并且将至少一个多数信号传递到由门下游的分支部分组成的补充子电路的各个输入端处。

Description

通过电子电路的分区进行的逻辑强化方法
技术领域
本发明涉及电子电路的强化技术，尤其是使用模块冗余的逻辑强化技术。
背景技术
电子电路的大部分电子元件对于能够生成单粒子瞬态脉冲(Single EventTransient，SET)的电磁辐射敏感。
三重模块冗余(triple modular redundancy,TMR)是包含在设计阶段为电子电路引入冗余的逻辑强化技术。
参考图1，依照该技术使用TMR块和仲裁器来取代保证给定功能的模块M，TMR块包括执行同一功能的三个并联的相同的模块M，仲裁器位于三个相同的模块M各自的输出端。仲裁器形成来自三个重复模块的输出信号的多数票决，并且借助于奇数个所述模块来产生明确的输出信号。即便这三个模块之一出现故障，该输出信号也是正确的，这在许多实际情况中能够起到足够的效用。然而，数个同时故障的出现会产生错误的输出。
第一类逻辑加强技术提出，在没有冗余的复杂电路中选择尤其对故障敏感的子电路以及使用保证相同功能的TMR块来代替所识别的每个子电路。因为电路中的某些部分并没有重复，所以这些是STMR(Selective TMR，选择性TMR)技术。
然而，STMR技术并不适于信度要求极高的电路，例如，可能被集成到核电站的电气控制-命令设备中的电路。
另一类经过分区的逻辑加强技术提出，将额外的仲裁器插入到已经形成TMR块的电路中，TMR块作为整体为N个模块序列M1、……、MN。仲裁器的插入将电路划分为各个分区，每个分区包括一个仲裁器。之前所述的单个故障约束被限制到每个分区。所以，如果存在J个分区C1、……、Cj，假设每个分区中的故障不超过一个，则电路能够容忍多达J个同时的故障。
然而，多数票决的仲裁器是特别重的元件，这是因为它们要求更高水平的内部信度。因此，通过分区来强化则导致制造成本的大幅增加以及电路面积的增大。
发明内容
本发明提出了一种通过分区的强化方法，对所插入的仲裁器的数量进行优化，从而保证针对电路确定的信度水平，而其本身不会引起电路的制造成本的急剧增加或者面积的急剧增大。
此目的由通过电子电路的分区进行的逻辑强化方法来实现，该电子电路包括：奇数K个分支，所述K个分支被并联连接到相同的主输入端I上，并且每个分支包括相同的N个模块序列以及N-1个联结两个连续模块的节点，所述K个分支共同形成N-1个连续的分别由并联的K个节点分别组成的门；以及主仲裁器，形成所述K个分支的输出信号的多数票决，其特征在于，所述方法包括针对所述门中每一个，所述步骤从最接近的门至所述主输入端连续重复以下步骤：
确定由介于所述主输入端和所述门之间的K个分支部分组成的所述门上游的子电路的信度；以及
当所查看的子电路的信度小于信度设定点时，在所述门处插入至少一个仲裁器，所述至少一个仲裁器执行构成所查看的子电路的所述分支部分的输出信号的多数票决，并且将至少一个多数信号传递到由所述门下游的分支部分组成的互补子电路的各个输入端处。
本发明的一个优点是降低了制造成本。本发明的另一优点是很容易实现自动化。
有利地，插入至少一个仲裁器的步骤包括：插入一仲裁器，所述仲裁器将单个多数信号传递到所述互补子电路的各自输入端处。作为一个变型，插入至少一个仲裁器的步骤包括：插入并联的K个仲裁器，每个仲裁器将多数信号传递到所述补充子电路的相应的一个输入端处。
另外，本发明涉及一种计算机程序产品，包括用于在该程序产品被数据处理装置执行时，执行前述的强化方法的代码指令。
附图说明
图1示出了包括由三重模块冗余保护的模块的电路；
图2示出了包括由三重模块冗余保护的四个模块序列的电路；
图3示出了通过对图2的电路应用分区来进行强化所形成的电路的一个示例；
图4A、4B和4C示出了电路的信度随电路包含的门的数量的变化；
图5示出了根据本发明的通过分区的强化方法的步骤的图；
图6A和6B示出了在执行根据本发明的方法期间插入的仲裁器的两个实施例。
具体实施方式
首先对通过分区进行逻辑强化之前的初始电路进行详细说明。
依照模块秩序冗余K的已知技术，电路包括奇数K个主分支，K个主分支并联连接到相同的主输入端I上。
K个分支中每一个包括相同的N个模块序列Mi,iε[[1,N]]，M1为最接近电路的主输入端I的模块，MN为距离电路的主输入端最远的模块。
N个模块序列产生电路的全部逻辑功能。该序列的模块中的每一个是子电路，该子电路自身保证逻辑子功能并且包括输入和输出。因而，模块能够是复杂的并且能够保证逻辑基本功能，例如反相器。
每个分支还包括N-1个节点，从而保证两个连续模块之间的连接。按照惯例，在特定分支中形成模块Mi及其后继者Mi+1之间的各个连接的电路的全部K个并行节点，被称为级i的门pi。电路因而包括N-1个门pi,iε[[1,N–1]]。
初级仲裁器VN被置于K个分支的输出端，跟准确的说是在各个分支的最后K个模块MN的输出端。以此方式，该仲裁器VN形成K个分支的输出信号的多数票决并且将多数信号发送到至少一个主输出端O。
图2为根据之前的分支数K为3且模块数N为4的说明的电路的一个示例：在该电路中，仲裁器V4被置于3个分支的输出端，每个分支包括四个模块序列M1、M2、M3和M4以及插入到两个连续模块之间的三个门p1、p2和p3；这些门中的每一个包括位于单独分支上的三个节点。
图3示出了经过根据本发明的分区示例之后图2的电路。仲裁器已经被插入到该电路的门p1和p2处，但是并未插入到门p3处。以此方式，所形成的电路包括三个分区C1、C2和C3。
代表电路信度的测量单位是电路输出端处的正确信号的概率。纵观本文件，术语“信度”则指的是该测量单位。现有技术中已知用于测量信度的多个方法，例如，Franco等人的文件“SPR Tool:Signal Reliability Analysis of Logic Circuits(SPR工具：逻辑电路的信号信度分析)”中提出的SPR方法，又或者利用传输矩阵的PTM方法。
图4A示出了电路的信度随未分区电路的门数量的变化。一般来说，明显有：电路的门越多(换言之，模块的数量越大)，则该电路的输出端处的信号的信度越低。
然而，当多数票决仲裁器被插入到门处时，插入的仲裁器所形成的多数票决导致该门处的信号的信度提高。图4B概括示出了相同电路在门p5处插入仲裁器之后的信度曲线。
以相同方式，图4C概括示出了相同电路在门p5、p9和p12处插入仲裁器之后的信度曲线。
这些仲裁器的存在使得电路的信度保持为大于值Rmin。
在此对根据本发明的强化方法进行说明。令Rmin为针对未分区电路所考虑的最小信度设定点。本申请的目的是获得一分区电路，在该分区电路的主输出端O处测量的信号的信度大于或等于该设定点Rmin。
在根据本发明的方法中，从上游向下游、即从最接近主输入端I的门p1到距离主输入端I最远的门pN-1连续查看电路的各个门。
因而，这首先发生在最近的门p1处。
参考图5的图示，在由K个并联分支部分组成的第一级FIA中确定主输入端I和门p1之间的子电路的信度R1，每个并联分支部分包括相同的模块M1。
随后将所确定的信度R1与信度设定点Rmin进行比较COMP：
如果R1≥Rmin，则认为包括K个模块M1的门pi上游的子电路是可靠的(OK)；
如果R1<Rmin，则认为包括K个模块M1的门pi上游的子电路不足够可靠(KO)，并且在此情况下，在门p1处插入INS至少一个仲裁器V。所插入的至少一个仲裁器V建立K个模块M1的输出信号的多数票决，并且将一信度大于R1的多数信号传递到K个模块M2的输入端。
图5的图示中所示的步骤针对前述电路的N-1个门中的每一个进行重复。
一般来说，在任何门pi处，门pi上游的子电路包括K个并联分支部分，每个并联分支部分包括i个模块序列M1、……、Mi，并且门pi下游的补充子电路包括K个并联分支部分，每个并联分支部分包括N-i个模块序列Mi+1、……、MN。
在步骤FIA期间确定门pi上游的子电路的信度Ri。
随后将所确定的信度Ri与信度设定点Rmin进行比较COMP：
如果Ri≥Rmin，则认为门pi上游的子电路是可靠的(OK)；
随后检验DER中验证门pi的级i：
如果i<N-1，则这发生在之后的下游门pi+i处；
如果i＝N-1，则已经查看过全部的门且该方法结束(FIN)；
如果Ri<Rmin，则认为门pi上游的子电路不足够可靠(KO)，并且在此情况下，在门pi处插入INS至少一个仲裁器V。所插入的至少一个仲裁器V形成门pi上游的子电路的K个分支部分(最后的模块为Mi)的输出信号的多数票决，并且将一信度大于Rmin的多数信号传递到补充下游电路的K个分支部分的输入端(第一模块为Mi+1)。
只要查看完全部的门，则J个仲裁器则被插入到电路的J个门中，其中，除了主仲裁器VN之外，0≤J≤N-1。所形成的电路包括J+1个分区(C1、……、Cj+1)，每个分区包括由K个并联分支部分组成的子电路以及被插入到所述部分的输入端处的仲裁器V。在图3所示的电路中，除了主仲裁器V4之外，已经插入了两个仲裁器V，所形成的电路包括三个分区C1、C2、C3。
该方法因此在初始电路中引入了大量的最小分区以形成信度至少为Rmin的电路。
从现有技术中已知，一个电路形成最大信度的理论分区是如下分区：所有的分区具有相同的信度。但想不到的是，根据本发明的方法导致的结果非常接近于其最佳值，并且本方法非常简单。
插入步骤INS能够形成多个变型的对象。
在图6A所示的第一实施例中，在门pi处执行的插入步骤包括：插入单个仲裁器，以将单个多数信号传递到门pi下游的子电路的各个输入端处，门pi下游的子电路中，在每个分支上的第一模块是Mi+1。
该实施例的优点是其经济特性：在任何给定的门处，单个仲裁器元件实际上是必要的，并且在电路工作过程中形成单个多数票决。
作为图6B所示的一个变型，在门pi处执行的插入步骤包括：插入并联的K个仲裁器，每个仲裁器将一多数信号传递到门pi下游的子电路相应的一个输入端处，门pi下游的子电路中第一模块是Mi+1。
该变型进一步提高了电路的信度，这是因为它消除了K个仲裁器中少数的任何故障，例如，K＝3(三重模块冗余)。如果位于门pi处的3个仲裁器V之一发生故障而生成错误的多数信号，该错误的多数信号被发送到门pi下游的子电路的K个分支中的仅仅一个上。之后的仲裁器，即主仲裁器VN，在需要时反而能够通过形成多数票决来消除该错误。
很明显，本文件中提供的强化方法所应用的特定拓扑电路能够是自由拓扑电路的一部分，该部分限定了主输入端I和主输出端O之间的信号路径。
换句话说，在限定了包括i个主输入端和j个主输出端的电路中的信号路径的i*j个子电路中的每一个上都能够重复强化方法。

Claims (4)

1.一种通过电子电路的分区进行的逻辑强化方法，包括：
奇数K个分支，所述K个分支被并联连接到相同的主输入端(I)上，并且每个分支包括相同的N个模块序列(M1、……、MN)以及N-1个联结两个连续模块的节点，所述K个分支共同形成N-1个连续的分别由并联的K个节点组成的门(p1、……、pN-1)；以及
主仲裁器(VN)，形成所述K个分支的输出信号的多数票决，
其特征在于，所述方法包括针对所述门(p1、……、pi、……、pN-1)中每一个，从最接近的门(p1)至所述主输入端(I)连续重复以下步骤：
确定(FIA)由位于所述主输入端和所述门(pi)之间的K个分支部分组成的所述门(pi)上游的子电路的信度Ri；
当所查看的子电路的信度Ri小于信度设定点Rmin时，在所述门(pi)处插入(INS)至少一个仲裁器(Vi)，所述至少一个仲裁器执行构成所查看的子电路的所述分支部分的输出信号的多数票决，并且将至少一个多数信号传递到由所述门(pi)下游的分支部分组成的补充子电路的各个输入端处。
2.根据权利要求1所述的强化方法，其中，所述插入至少一个仲裁器的步骤包括：插入一仲裁器，所述仲裁器将单个多数信号传递到所述补充子电路的各个输入端处。
3.根据权利要求1或2所述的强化方法，其中，所述插入至少一个仲裁器的步骤包括：插入并联的K个仲裁器，每个仲裁器将多数信号传递到所述补充子电路的相应的一个输入端处。
4.一种计算机程序产品，包括用于当数据处理装置执行该程序产品时，执行根据权利要求1至3中任一项所述的方法的代码指令。
CN201380070416.4A 2012-11-29 2013-11-29 通过电子电路的分区进行的逻辑强化方法 Active CN104937595B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1261439A FR2998688B1 (fr) 2012-11-29 2012-11-29 Procede de durcissement logique par partitionnement d'un circuit electronique
FR1261439 2012-11-29
PCT/EP2013/075099 WO2014083159A1 (fr) 2012-11-29 2013-11-29 Procédé de durcissement logique par partitionnement d'un circuit électronique

Publications (2)

Publication Number Publication Date
CN104937595A true CN104937595A (zh) 2015-09-23
CN104937595B CN104937595B (zh) 2018-01-09

Family

ID=48128426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380070416.4A Active CN104937595B (zh) 2012-11-29 2013-11-29 通过电子电路的分区进行的逻辑强化方法

Country Status (8)

Country Link
US (1) US9270271B2 (zh)
EP (1) EP2926277B1 (zh)
JP (1) JP6300820B2 (zh)
CN (1) CN104937595B (zh)
CA (1) CA2892502C (zh)
FR (1) FR2998688B1 (zh)
IL (1) IL239046B (zh)
WO (1) WO2014083159A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624654B1 (en) * 2002-05-16 2003-09-23 Xilinx, Inc. Methods for implementing circuits in programmable logic devices to minimize the effects of single event upsets
US6903571B1 (en) * 2003-11-18 2005-06-07 Xilinx, Inc. Programmable systems and devices with multiplexer circuits providing enhanced capabilities for triple modular redundancy

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5158607B2 (ja) * 2006-04-27 2013-03-06 アクロニクス セミコンダクター コーポレイション 耐故障性非同期回路
US8146028B1 (en) * 2008-11-19 2012-03-27 Xilinx, Inc. Duplicate design flow for mitigation of soft errors in IC operation
US8397133B2 (en) * 2008-11-26 2013-03-12 Arizona Board Of Regents For And On Behalf Of Arizona State University Circuits and methods for dual redundant register files with error detection and correction mechanisms
JP5398609B2 (ja) * 2010-03-19 2014-01-29 株式会社東芝 多重化信号選択出力システム
JP2012221077A (ja) * 2011-04-06 2012-11-12 Hitachi Ltd Ｆｐｇａ設計支援システムおよびｆｐｇａ設計支援方法ならびにｆｐｇａ設計支援プログラム
JP5455249B2 (ja) * 2011-06-06 2014-03-26 Ｎｅｃエンジニアリング株式会社 多数決回路を使用した半導体集積回路及び多数決方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624654B1 (en) * 2002-05-16 2003-09-23 Xilinx, Inc. Methods for implementing circuits in programmable logic devices to minimize the effects of single event upsets
US6903571B1 (en) * 2003-11-18 2005-06-07 Xilinx, Inc. Programmable systems and devices with multiplexer circuits providing enhanced capabilities for triple modular redundancy

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A.MANUZZATO ET AL: "sensitivity evaluation of tmr-hardened circuits to multiple seus induced by alpha particles in commercail sram-based fpgas", 《IEEE》 *
F.LIMA KASTENSMIDT: "onthe optimal of triple modul redundancy logic for SRAM-based FPGAs", 《IEEE》 *

Also Published As

Publication number Publication date
FR2998688A1 (fr) 2014-05-30
EP2926277A1 (fr) 2015-10-07
CN104937595B (zh) 2018-01-09
EP2926277B1 (fr) 2016-10-19
JP6300820B2 (ja) 2018-03-28
IL239046A0 (en) 2015-07-30
US9270271B2 (en) 2016-02-23
JP2016501409A (ja) 2016-01-18
FR2998688B1 (fr) 2014-12-26
US20150295578A1 (en) 2015-10-15
CA2892502C (fr) 2016-11-29
IL239046B (en) 2018-03-29
CA2892502A1 (fr) 2014-06-05
WO2014083159A1 (fr) 2014-06-05

Similar Documents

Publication Publication Date Title
US10289483B2 (en) Methods and apparatus for embedding an error correction code in storage circuits
US6963217B2 (en) Method and apparatus for creating circuit redundancy in programmable logic devices
CN102820879A (zh) 抗辐照的三模冗余电路结构
US10644683B2 (en) Clock driving circuit resistant to single-event transient
CN105243245B (zh) 一种基于Petri网的电路模块故障机理相关关系的可靠性建模方法
Behal et al. Towards explaining the fault sensitivity of different qdi pipeline styles
CN109507566B (zh) 逻辑电路单粒子双故障的故障模拟方法
CN105574270A (zh) 一种抗单粒子加固电路单元布局布线方法
US10768227B2 (en) Systems and methods for analyzing failure rates due to soft/hard errors in the design of a digital electronic device
KR101544649B1 (ko) ＳｏＣ에서의 오류율 분석 방법
CN105141302A (zh) 一种基于时钟沿的单粒子翻转自检纠错电路
Zhang et al. Software architecture modeling and reliability evaluation based on petri net
Metra et al. On-line detection of bridging and delay faults in functional blocks of CMOS self-checking circuits
CN104937595A (zh) 通过电子电路的分区进行的逻辑强化方法
CN102204099B (zh) 复位装置
US11482992B2 (en) Clock sweeping system
Balasubramanian et al. Area optimized quasi delay insensitive majority voter for TMR applications
US8881082B2 (en) FEC decoder dynamic power optimization
Gonazlez et al. Supporting fault tolerance in an industrial environment: the AMATISTA approach
US7861197B2 (en) Method of verifying design of logic circuit
JP2016213637A (ja) プログラマブルロジックデバイスのエラー検証方法、及びプログラマブルロジックデバイスの回路形成方法
CN112507641B (zh) 一种集成电路交替式验证方法及系统
CN104123225B (zh) 一种利用故障耦合矩阵分析系统单粒子软错误传播过程的方法
JPWO2015075783A1 (ja) 論理集積回路及びこれを用いた論理回路，比較器，高信頼性システム
Nithya et al. Very large scale integrated solution for stuck at faults in synchronous sequential circuits

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant