CN104917525B - 抑制移位的电路装置、模数转换器、梯度放大器和方法 - Google Patents

抑制移位的电路装置、模数转换器、梯度放大器和方法 Download PDF

Info

Publication number
CN104917525B
CN104917525B CN201510097854.0A CN201510097854A CN104917525B CN 104917525 B CN104917525 B CN 104917525B CN 201510097854 A CN201510097854 A CN 201510097854A CN 104917525 B CN104917525 B CN 104917525B
Authority
CN
China
Prior art keywords
analog
input signal
digital converter
data
displacement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510097854.0A
Other languages
English (en)
Other versions
CN104917525A (zh
Inventor
H.伦兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Healthineers AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN104917525A publication Critical patent/CN104917525A/zh
Application granted granted Critical
Publication of CN104917525B publication Critical patent/CN104917525B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Abstract

本发明给出了一种用于抑制在模数转换中的移位、移位漂移和1/f噪声的电路装置、模数转换器、梯度放大器和方法。该装置包括：模数转换器，其构建为将模拟的输入信号转换为输出数据；反相器，其构建为将输入信号反相；连接在模数转换器上游并且连接在反相器下游的至少一个开关元件，其构建为以可预定的开关频率周期性地在输入信号与反相后的输入信号之间进行切换；以及连接在模数转换器下游的可开关的非门电路，其构建为以开关频率周期性地对模数转换器的输出数据取非，其中，在将反相后的输入信号施加在模数转换器上时，对输出数据取非。本发明提供抑制模数转换中的移位、移位漂移和1/f噪声(低频噪声)的优点。

Description

抑制移位的电路装置、模数转换器、梯度放大器和方法
技术领域
本发明涉及一种用于抑制在模数转换中的移位(Offset)、移位漂移和1/f噪声的电路装置，该电路装置包括：模数转换器，其将模拟的输入信号转换为输出数据。本发明还给出了一种抑制在模数转换中的移位、移位漂移和1/f噪声的模数转换器。还给出了一种具有这种电路装置或者这种模数转换器的梯度放大器。也给出了相关的用于模数转换的方法。
背景技术
尤其为了对磁共振成像的梯度放大器进行数字调整和控制，需要抑制模数转换中的移位、移位漂移和1/f噪声。
根据经验，具有大于1特斯拉的基本场和大于30mT/m的梯度强度的梯度放大器在0.1Hz至10Hz的频率范围内需要小于0.25ppm的电流稳定性，这对应于1：4000000的比例。因此，用于磁共振断层成像的梯度放大器的电流如今被模拟地调整并且在其信号路径中具有相应的低噪声的器件。
如果要数字地调整梯度放大器的电流，则需要使用模数转换器(ADC)。图1示出了用于磁共振断层成像的梯度放大器1的框图。梯度放大器1根据磁共振设备的控制器所产生的数字额定值2调整连接至梯度放大器1的梯度线圈3中的电流。
该电流被电流测量单元4采集，例如由非常精确的DC电流互感器采集，其将其二次电流馈送至作为电流实际值预处理部7的组成部分的测量电阻(分流器)8。测量电阻8上的测量电压9现在是对于所测量的梯度电流的度量。测量电阻8的可能需要放大的测量电压9、即模拟的电流实际值由模拟的实际值预处理部10处理并且借助模数转换器(ADC)11转换为数字的电流实际值13，其现在存在于ADC控制单元12中。ADC控制单元12控制ADC 11应进行转换的时间点并且与其匹配地从ADC 11接收所转换的值。
为了调整梯度电流，在调整和驱动单元14中将数字的电流实际值13与额定值2进行比较。调整和驱动单元14产生用于梯度放大器1的、连接有梯度线圈3的末级6的驱动信号15。电流实际值预处理部7以及调整和驱动单元14是调整和控制单元5的组成部分。
图2示出了在模拟的实际值预处理部10和ADC 11中对模拟的电流实际值9进行的进一步处理的框图。通常，模拟的电流实际值9被引导经过抗混叠滤波器16、例如经过低通滤波器。
在ADC 11之前，抖动单元17将这种经过滤波的电流实际值与小的信号波动(抖动、抖动信号)相加，以便对于低频消除ADC 11的量化边界。抖动单元17的电压例如可以是三角电压，其峰-峰值对应于在ADC 11的输入端上的至少一个“最低有效位”(LSB，LeastSignificant Bit)，并且其频率与ADC 11的采样频率(转换频率)不同。
在图2的框图A)中，将通过抖动单元17而设有抖动的信号附加地引导经过反相器18，然后馈送给具有差分输入端的ADC 11。还可以将抖动仅馈送至ADC 11的一个输入端，方法是例如将其与反相器18之后的信号相加。由此，ADC 11不再被精确对称地驱动，然而因为抖动仅具有一个或几个LSB的水平，所以这是可以容忍的。
在图2的框图B)中示出了如何还可以借助所谓的“单端”信号驱动ADC 11，其中，不需要按照框图A)的反相器18。抖动单元17的抖动在此简单地馈入到参考输入端，于是无需加至滤波后的信号。
ADC 11的转换由ADC控制单元12经过控制信号“Convert”触发。在施加控制信号“Convert”之前，ADC 11对于施加在其输入端上的信号(“sample”)具有接收能力，并且使用控制信号“Convert”将该信号保持在内部(“hold”)。在转换过程结束时，具有位宽度“n”的新数据处于ADC 11的输出端“Data_out”，并且ADC 11通过输出“ready”告知ADC控制单元12从输出端“Data_out”接收该n位数据。在转换过程结束时，ADC 11又进入状态“sample”并且将其内部存储器(通常是电容器)又与输入端+IN和-IN连接。
按照图2的电路装置是已知的并且属于现有技术。例如在公开文献EP 1134898A2中描述了一种具有抖动的ADC电路装置。
按照图2的电路装置的缺点是，借助可用的ADC 11无法实现磁共振强磁场设备(Magnetresonanz-Hochfeldanlagen)(>＝1特斯拉)所需的、低频时的稳定性。在0.1Hz至10Hz的频率范围中，需要实现小于0.25ppm的稳定性，这对应于至少22位的稳定分辨率和精度。在此假设，其它部件、例如电流互感器4是理想的并且不对总噪声做贡献。
发明内容
本发明的目的是给出一种克服上述缺点和抑制在模数转换中的移位、移位漂移和1/f噪声的电路装置、模数转换器、梯度放大器和方法。
根据本发明，使用根据本发明的电路装置、模数转换器、梯度放大器和方法来实现上述目的。有利的扩展方案在实施例中给出。
根据本发明的思想在于，为了抑制ADC的移位、移位漂移和1/f噪声，在ADC的施加输入信号和反相的输入信号的输入端的上游连接开关元件。周期性地切换所述开关元件，使得ADC周期性地转换未反相和反相后的信号。ADC的输出数据被引导经过可开关的非门电路。ADC的输出数据与输入端上通过开关元件进行的反相或不反相相匹配地被取非或不取非，从而开关元件之前的原始信号存在于该可开关的非门电路的输出数据中。
在模拟技术中，反相器将极性反转(反相放大器)。在数字技术中，反相器从“高”得出“低”，以及反之。在非门电路的非门的情况下保持开放的是，是否按位取反，或者是否进行与-1的乘法。
本发明要求保护一种用于抑制在模数转换中的移位、移位漂移和1/f噪声的电路装置，其具有构建为将模拟的输入信号转换为输出数据的模数转换器。该装置此外包括：反相器，其构建为将输入信号反相；连接在模数转换器上游并且连接在反相器下游的至少一个开关元件，其构建为以可预定的开关频率周期性地在输入信号和反相后的输入信号之间切换；以及连接在模数转换器下游的、可开关的非门电路，其构建为以该开关频率周期性地对模数转换器的输出数据取非，其中，在将反相后的输入信号施加在模数转换器上时，对输出数据取非。
本发明提供的优点是，抑制在模数转换中的移位、移位漂移和1/f噪声(低频噪声)。
在一个扩展方案中，开关频率最大是模数转换器的转换频率的一半大。
在另一实施形式中，电路装置包括构建为控制开关元件和可开关的非门电路的模数控制单元。
在另一扩展中，电路装置包括两个开关元件，其中，一个连接在所述模数转换器的正输入端上游，并且另一个连接在所述模数转换器的负输入端上游。
在另一扩展中，电路装置包括：一个开关元件，其连接在所述模数转换器的正输入端上游；以及参考地(地)，其与所述模数转换器的负输入端连接。
此外，该电路装置包括连接在所述反相器上游的抖动单元，其构建为向所述输入信号和反相后的输入信号提供抖动(抖动信号)。
在另一实施形式中，该电路装置包括：开关元件，其连接在所述模数转换器的正输入端上游；以及抖动单元，其与所述模数转换器的负输入端连接。
在另一实施形式中，可开关的非门电路包括非门以及连接在所述非门下游的极性选择开关。
在另一扩展中，所述非门可以构建为实施输出数据与“-1”的乘法。
在另一扩展中，所述非门可以构建为对所述输出数据的位取反。
此外，电路装置可以包括布置在所述电路装置的输入端的抗混叠滤波器，其构建为对所述输入信号进行滤波。
在另一实施形式中，电路装置包括电压跟随器，其连接在所述开关元件下游。
本发明还要求保护一种抑制在模数转换中的移位、移位漂移和1/f噪声的模数转换器，其中，该模数转换器构建为将模拟的输入信号转换为输出数据。该模数转换器包括：反相器，其构建为将所述输入信号反相；连接在模数转换上游并且连接在所述反相器下游的两个开关元件，其构建为以可预定的开关频率周期性地在所述输入信号与反相后的输入信号之间进行切换；以及连接在模数转换下游的、可开关的非门电路，其构建为以所述开关频率周期性地对所述模数转换的输出数据取非，其中，在施加反相后的输入信号时，对所述输出数据取非。
本发明提供的优点是，所有根据本发明的功能可以在单个构件中实现。
本发明还要求保护一种抑制在模数转换中的移位、移位漂移和1/f噪声的模数转换器，其构建为将模拟的正输入信号和负输入信号转换为输出数据，其具有：连接在模数转换上游的两个开关元件，其构建为以可预定的开关频率周期性地在所述正输入信号和所述负输入信号之间进行切换；以及连接在模数转换下游的、可开关的非门电路，其构建为以所述开关频率周期性地对所述模数转换的输出数据取非。
在一个扩展方案中，模数转换器包括电压跟随器，其连接在所述开关元件下游。
本发明还要求保护一种具有根据本发明的电路装置或者具有根据本发明的模数转换器的梯度放大器，其中，输入信号是借助测量电阻采集的梯度线圈的电流实际值。
此外，本发明要求保护一种用于抑制在将模拟的输入信号模数转换为输出数据时的移位、移位漂移和1/f噪声的方法，具有：将所述输入信号反相，在模数转换之前和在反相之后，以可预定的开关频率周期性地在所述输入信号与反相后的输入信号之间进行切换，以及在模数转换之后，以所述开关频率周期性地对所述输出数据取非，其中，在反相的输入信号的情况下，对所述输出数据取非。
附图说明
本发明的其它特点和优点从下面借助示意性附图对多个实施例进行的阐述中看出。
其中：
图1示出了梯度放大器的框图，
图2中的A)和B)示出了模拟的实际值预处理部和ADC的两个框图，
图3中的A)和B)示出了抑制移位和1/f噪声的模拟的实际值预处理部和ADC的两个框图，
图4示出了抑制移位和1/f噪声的模拟的实际值预处理部和ADC的另一个框图，
图5中的A)至G)示出了ADC的信号的图解，
图6中的A)至C)示出了数字的电流实际值的图解，
图7中的A)至D)示出了抖动的影响的图解，
图8中的A)至C)示出了谱偏移的图解，
图9中的A)和B)示出了抑制移位和1/f噪声的模拟的实际值预处理部和ADC的两个框图，其在ADC的输入端具有电压跟随器，
图10示出了ADC的框图，
图11示出了ADC的另一个框图，以及
图12中的A)至E)示出了没有抗混叠滤波器的ADC的信号的图解。
具体实施方式
图3示出了根据本发明的电路装置的两个框图。框图A)示出了对具有根据图2的框图A)的差分输入端的ADC 11的控制。根据本发明，在该电路装置的模拟部分中布置有两个电子开关元件19，其如ADC 11一样由ADC控制单元12控制。此外，在ADC 11的输出端还存在可开关的非门电路20，其同样由ADC控制单元12切换。非门电路20可以是ADC控制单元12的组成部分。
开关元件19被同时接通，并且将经过滤波的、具有抖动的信号按照如图2中的极性或者以相反的极性施加到ADC 11的输入端+IN和-IN上。借助可开关的非门电路20，以如图2中的极性接收输出数据，或者当转换结果来自以通过开关元件19取反极性的输入对输入信号进行的转换时以“相反的极性”接收输出数据。
图3的框图B)示出了对应于图2的框图B)的、具有“单端的”输入的ADC 11的电路装置。与图2对比，在此将抖动加至滤波后的电流实际值。与图3的框图A)不同，在此仅需要单个的开关元件19。
图4示出了对于根据图3的框图B)的具有“单端的”输入的ADC 11的控制的替选方案。与图3的框图B)不同，如在图2中那样，将抖动馈送至ADC 11的参考管脚。
与图2的电路装置相比，按照图3和图4的电路装置具有如下的扩展功能：根据开关元件19的开关状态，将原始信号或者极性相反的原始信号馈送至ADC 11。相应地，如图2的电路装置那样，ADC从其输入信号中产生数据，该数据对应于原始信号或者是具有相反极性的数据。ADC控制单元12可以借助非门电路20将相反极性的数据又转换为原始极性的数据。
图5示出了根据时间t的图3和图4的根据本发明的电路装置的功能的图解。图解A)示出了施加在开关元件19上的信号+U或-(-U)。信号+U或-U如此之大，使得无法识别抖动。图解B)示出了用于开关元件19的切换信号。每当该信号具有电平“high”时，将至ADC输入端的信号反相(图解C))。相对于所示出的原始信号的频率和相对于用来对开关元件19进行开关的频率，“Convert”的频率非常高(图解D))。
图解E)示出了ADC 11的数据输出Data_out。现在来自ADC输入端的信号的图像以数值的形式存在。与对开关元件19的控制(图解B))相匹配地，ADC数据Data_out以其极性反转或不变的方式被可切换的非门电路20(图解F))接收，从而又存在与原始信号对应的数据信号(图解A))，作为数字的电流实际值13(如在图解G)中示出那样)。
根据本发明的电路装置的优点从图6中清晰地看出。图6示出了根据时间t的信号曲线的图解。在开关元件19之前，信号+U和-U是0，因此未示出。由此，在开关元件19之后，即在ADC 11的输入端上，信号也总是0(不管被反相还是未被反相)，因此未示出。
假设ADC 11具有移位和低频移位漂移或低频1/f噪声。由ADC 11(以高频，对此参考图5，未示出)转换后的数据Data_out又反映该移位和该噪声(图解A))。借助比噪声的频率高得多、但是比ADC 11的转换频率fADC小的频率，现在来自Data_out的数据由可开关的非门电路20周期性地取非或不取非(图解B))。
结果在图6的图解C)中示出。产生了具有可开关的非门电路20的基频的振荡，其幅度包络线等于ADC的移位和移位漂移的数值的曲线。由此，将直流电压移位和其漂移或其低频噪声转换为没有移位或没有显著的低频信号分量的高频交变信号。
梯度电流中的干扰频率越高，则磁共振成像对该频率越不敏感。此外，梯度放大器的调整具有低通特性，从而实际值中的高频干扰在梯度电流中总归仅能有衰减地被发现。从中可以推出，由此ADC 11的、对于磁共振成像而言对成像有效的低频干扰噪声分量完全被转换为对成像无效的信号。
在图6中，在可切换的非门电路20之后，在可开关的非门电路20的一个开关周期内，正的和负的数据分量交替。于是数据流以+1LSB/-1LSB/+1LSB/-1LSB开始。但是然后一个周期未被均衡：+1LSB/-2LSB。随后的周期又被均衡，+2LSB/-2LSB等。当ADC 11的噪声信号变化时，由此产生未被均衡的周期，即在时间上有限的从对称状态的偏离，也即最终产生噪声残留。在此，通过该偏离和周期时长来确定信号-时间面积。
为了将噪声残留保持为小，仅能缩短周期时长，因为最小信号水平通过1LSB给出并且无法改变。缩短可开关的非门电路20的开关周期的周期时长等于提高其频率。由此得出，开关元件19的开关频率fneg越高，根据图3和图4的电路装置就越好地起作用。开关频率fneg最大可以是ADC转换频率fADC的一半大。
通常，对于开关元件19和可开关的非门电路20的开关频率fneg适用：
fADC＝(2m)*fneg (1)
其中m＝1，2，3...
在图5中示出了，信号如何在通过开关元件19进行的周期性的极性变换、由ADC 11进行的转换和在可开关的非门电路20中与开关元件19相匹配地进行的极性变换之后，又回到其原始形式，只是该信号现在作为数值信号流存在。
图7以图解的形式示出了根据图4的电路装置的抖动的影响。假设在图4中原始信号在开关元件19之前是0，于是其在开关元件19之后也还总是0。因此，在图7中未示出输入信号。
在参考管脚上，抖动作为具有多个LSB的幅度的三角电压Udith馈入，其具有非门电路20的频率fneg(图解A)，注意：在图7的图解A)中将轴线标为-Udith，因为按照图4该馈入在反相的输入端上进行；然而也可以将输入端的功能交换)。
图7的图解B)示出了，三角形的抖动信号现在被ADC 11转换为数据Data_out。Data_out的值包括由ADC 11量化的三角形。对应于图解C)，接通可开关的非门电路20。在可开关的非门电路20之后，出现对应于图解D)的数据值。在所示出的示例中所有值都为正，即产生了正的移位。此外，在这些值中可以识别具有可开关的非门电路20的两倍开关频率的振荡。
图8中的图解定性地示出了由于根据本发明的电路装置而产生的谱的偏移。对于按照图3和图4的电路装置适用：还包括频率0(同义于具有DC移位)的低频(ADC)噪声谱以开关频率fneg偏移(图解A))。围绕开关频率fneg的(ADC)噪声谱既以-fneg又以+fneg偏移(图解B))。特别地对于按照图4的电路装置适用：具有接近或等于开关频率fneg的频率fdith的抖动既以-fneg又以+fneg偏移，并且因此会产生有损于磁共振成像的低频干扰和移位(图解C))。
按照图3的可开关的非门电路20由非门21和极性选择开关22构成。在ADC 11的输入端上存在未反相的输入信号和通过反相器18反相的输入信号。反相器18使得未反相的输入信号与“-1”的相乘。从关于参考点的为例如1V的电压，产生相对于参考点为-1V的电压。
就此而言，理想地，非门21同样应该将数据Data_out与“-1”相乘。然而因为二进制的正的和负的数字范围相差1个元素，所以在最负的数与“-1”相乘时出现位溢出，其需要通过附加的逻辑来防止。
替代与“-1”相乘，也可以执行Data_out的各个位的取反。然而结果和与“-1”相乘相差“1”。然而优点是，在此不会出现位溢出。
与“-1”相乘：
按位取反：
由此，在按位取反时，结果相对于与“-1”相乘总是以值“1”更负或更小。假设Data_out总是0，则在与“-1”相乘时结果同样总是为0。如果相反地将Data_out按位取反，则结果为-1。在可开关的非门电路20的输出端上现在以开关频率fneg出现数据值0/-1/0/-1/…。这同义于-0.5LSB的恒定移位和具有开关频率fneg的1LSB峰-峰的振荡幅度。
在实践中，这两者都不起作用。因为ADC 11的分辨率非常高，所以-0.5LSB的恒定移位可以忽略。此外，该移位总归将在“调准(Tune-up)”磁共振设备时在调节匀场电流(Shimstrom)(＝必须一直产生梯度的直流电流)时被补偿。具有开关频率fneg的高频振荡的峰-峰值总是比在进行相乘时大值“1”。假设补偿了10LSB的ADC移位，则相对于在相乘时为20LSB的幅度，幅度是21LSB。这由于高频的开关频率fneg而无足轻重。就此而言，两种方法都可以使用。针对与“-1”相乘示出了这些示例(例如图6)。
在使用分别具有2个输入端的“异或(Exklusiv-Oder)”电路时，得到一种特别简单的使用按位取反的方法。Data_out的n位分别被馈送至n个异或电路的一个输入端，在每个异或电路的另一个输入端上施加用于非门电路20的切换信号。如果该切换信号为“低”，则在异或电路的n个输出端上的n位不取反，而相反如果该切换信号为“高”，则这n位分别被取反，由此非门21和极性选择开关22同时实现。
如今的ADC可以以非常少的损耗以模拟方式来控制。于是SAR-ADC(SAR＝successive approximation register(逐次近似寄存器))具有几十皮可法拉(Picofarad)的输入电容。在例如100μs内从0升至其最大值并且产生相应的电流实际值9的梯度脉冲，在按照图2接线的ADC 11的输入端内不产生高充电电流。当ADC 11在转换后又切换到“sample”时出现的小电流尖峰将使用小电容器(在图2中未示出)在ADC输入端+IN和-IN上被捕获。如果相反地借助开关元件19持续地以非常高的频率反转输入的极性，则一定会出现高的输入电流。
在按照图3和图4的电路中，附加的小的电容器有利地布置在开关元件19之前，由此也不必持续地对其再充电。
图9示出了按照图3的两个框图，其中，开关元件19的下游连接有电压跟随器23。因为电压跟随器23布置在开关元件19和可开关的非门电路20之间，所以其移位和其低频噪声也通过该电路装置的工作方式来消除。在开关元件19和ADC 11之间具有电压跟随器23的这种扩展对于按照图4的电路装置也是可能的，然而在此未示出。
图10示出了适合于梯度放大器的根据本发明的ADC 24，其抑制移位、移位漂移和低频噪声。将ADC 24划分为模拟的输入部分“Input-part(输入部分)”、与图3的ADC 11相当的“常规的”ADC(“ADC-part(ADC部分)”)以及控制逻辑“Logic-part(逻辑部分)”。
ADC 24具有与图3的框图A)中的相应的点相当的模拟输入端+U和-U。开关元件19的切换信号SC1和SC2由逻辑部分产生。可选地还存在管脚SEref(single-ended-reference(单端参考))和开关25，其同样由逻辑部分通过切换信号SC4控制。在图10中示出的开关25的位置，ADC 24以交替地施加在ADC部分的+IN和-IN输入端上的差分输入+U和-U工作。如果开关25移置，则ADC对应于图4“单端”地工作。SEref现在是输入端-IN的参考点。在此可以与图4对应地馈入抖动信号，其参考点是GND-ref。GND-ref可以是参考电压，或者在ADC 24能够以参考地的双极信号工作的情况下简单地是“GND”或者说“地”。相对于GND-ref，输入+U和-U是对称的。可选地，存在从图9已知的电压跟随器23。
ADC部分如ADC 11那样产生数据Data_out并且通过ADC ready告知逻辑部分转换过程结束。逻辑部分的输入是ADC数据Data_out、ADC ready以及来自另外存在的未示出的ADC控制部的信号Convert、SE、Invert和Automatic。逻辑部分到ADC控制部的输出是ready、Data_out_orig、Data_out_switched和Data_out_averaged。Data_out_orig对应于ADC部分的数据Data_out。Data_out_switched是在可开关的非门电路20的输出端上的数据。
对于在梯度放大器的情况下的应用，不必要、但是仍然希望的是数据Data_out_averaged。对于Data_out_averaged存在附加的存储器26和加法器27。将最后转换的来自Data_out_switched的数据保持在存储器26中并且借助加法器27加至当前的Data_out_switched数据。如果现在将加法器27输出端上的数据除以2，则由两次相继的转换得出平均值。
尤其有趣的情况是，在开关频率fneg为最大，即为转换频率fADC的一半大时。于是每隔一次转换经过开关元件19和可开关的非门电路20取反，并且消除的移位作为具有fneg＝1/2*fADC的波动存在于来自Data_out_switched的数据中。因为现在在每两次转换上求平均，所以该高频波动“由此被平均”。
两个数的平均值通过将这两个数相加并且将结果除以2来获得。然而，省去除法更好，为此Data_out_averaged的位宽度n应比Data_out_switched高1位，因为由此提供附加的信息。
如果Data_out_orig、Data_out_switched和Data_out_averaged作为并行的数据存在，则为了保持ADC管脚的数目较小，附加的输入端(在图10中未示出)是有利的，借助其可以确定三个可能的数据组中的哪个应该在ADC 24的输出端上输出。
如迄今那样，借助Convert开始模数转换。SE切换至单端操作。如果设置了Invert，则逻辑部分切换开关元件19用于随后的模数转换，并且接下来在正确的时间点切换可开关的非门电路20，直到“Invert”不再被设置。该逻辑部分在此自己考虑ADC部分是否具有“流水线级(Pipeline-Stufen)”。
假设ADC 24具有流水线＝2并且恰好设置了Invert，则由下个Convert利用被切换的开关元件19触发下个模数转换，然而接下来的下个在输出端上出现的数据并不来自该当前触发的转换而是来自前一个转换，由此还不允许被可开关的非门电路20取非。
如果设置了“Automatic”，则ADC 24忽略输入Invert并且在每第二个转换(fneg＝0,5*fADC)时自己将开关元件19切换为反相并且相匹配地在正确的时刻切换可开关的非门电路20。
逻辑部分在内部产生用于存储器26的存储器信号clk，由此该存储器在Data_out_switched上形成新数据前及时存储Data_out_switched的数据。
如果所有数据(Data_out_orig、Data_out_switched和Data_out_averageD)稳定，则逻辑部分产生用于ADC控制的信号ready。由此，“ready”稍微迟于“ADC ready”，因为“ready”还需要考虑逻辑部分的逻辑的运行时间。
在图11中可以看到对于图10中的装置的变型的框图，其中模拟的反相器18集成到ADC 24中。ADC 24在此仅还具有模拟的信号输入端+U。用于该信号输入端的参考点是SEref。根据ADC 24的实施方式，管脚SEref可以是输入端或者输出端。在具有双极供电电压的、也可以在+U上处理双极信号的ADC 24中，SEref作为“输入端”提供并且在外部电路处简单地与地-GND连接。反相器18在该情况下将+U上的信号关于地反相。
在不能处理双极输入电压的ADC 24中，ADC 24需要在内部提供参考点Ref-GND并且在管脚SEref输出。SEref在该情况下是输出端。+U由此是关于SEref的电压，并且反相器18将+U上的信号关于SEref或Ref-GND反相。
模数转换器上的信号的频率仅能直至转换频率fADC的一半地被正确表示。如果信号频率超过了0.5*fADC，则其频率在ADC输出数据中有所减小地被表示。如果信号频率达到了转换频率fADC，则它以频率“0”被表示，即表示为移位或恒定大小。通常图3和图4的框图中的抗混叠滤波器16是在0.5*fADC已经具有高衰减的低通滤波器。
在图12中示出了没有抗混叠滤波器的ADC的信号曲线，其中对几乎具有转换频率fADC的频率的正弦信号进行转换。图解A)和B)示出了根据图2的电路装置的行为，看不到抖动。转换频率fADC可以根据“Convert”脉冲的序列被识别出。在Convert的正上升沿上总是触发模数转换，在此存在的瞬时的电压值在状态“hold”中保持在ADC内部并且被绘制为点线。
图解B)示出了转换后的数据值，其与所保持的电压值相匹配(在此将ADC的转换时间想象为0，即所述数据立即被呈现)。所述数据值不再与图解A)的正弦信号有关。然而如果图解B)再向右继续，则所述数据值将描述这样的正弦波，其频率相对于原始正弦波大大减小。
图12的图解C)至E)示出了按照图3或图4的电路装置将如何转换信号。在垂直地绘制的反相点上，在“Convert”之前及时进行开关元件19的切换，由此ADC输入端上的电压被切换(图解C)。在Convert的上升沿上，ADC接收瞬时施加的电压并且保持其和将其转换为Data_out(图解D))。
可开关的非门电路20产生数据Data_out_switched(图解E))。在该图解中，附加地用点绘出未取非的Data_out的数据。Data_out_switched的结果与图解B)的结果并无不同。
从该有意假设了抗混叠条件受损的结果中，和从按照图5的图示中可以得出，抗混叠滤波器的选择仍仅与ADC的转换频率fADC有关，并且在此无需考虑较小的开关频率fneg。
开关元件19和可开关的非门电路20可以与ADC一起构造为集成电路。该集成电路可以附加地具有自动模式，其中该集成电路自主地控制反相和不反相。

Claims (20)

1.一种用于抑制在模数转换中的移位、移位漂移和1/f噪声的电路装置，该电路装置包括：
模数转换器(11)，其构建为将模拟的输入信号(9)转换为输出数据(Data_out)，
反相器(18)，其构建为将所述输入信号(9)反相；
连接在所述模数转换器(11)上游并且连接在所述反相器(18)下游的至少一个开关元件(19)，其构建为以可预定的开关频率(fneg)周期性地在所述输入信号(9,+U,-U)与反相后的输入信号之间进行切换，其中，所述可预定的开关频率高于1/f噪声频率并且低于所述模数转换器的转换频率；以及
连接在所述模数转换器(11)下游的、可开关的非门电路(20)，其构建为以相同的可预定的开关频率(fneg)周期性地对所述模数转换器(11)的输出数据(Data_out)取非，其中，在将反相后的输入信号施加在模数转换器(11)上时，对所述输出数据(Data_out)取非，
其中，所述移位、所述移位漂移和所述1/f噪声被转换为没有移位并且对磁共振高场系统没有成像影响的高频交变信号。
2.根据权利要求1所述的电路装置，其中，
所述可预定的开关频率(fneg)最大是所述模数转换器(11)的转换频率(fADC)的一半大。
3.根据权利要求2所述的电路装置，还包括：
模数控制单元(12)，其构建为控制所述至少一个开关元件(19)和所述可开关的非门电路(20)。
4.根据权利要求3所述的电路装置，其中，
所述至少一个开关元件包括两个开关元件(19)，其中，一个开关元件连接在所述模数转换器(11)的正输入端(+IN)上游，并且另一个开关元件连接在所述模数转换器(11)的负输入端(-IN)上游。
5.根据权利要求4所述的电路装置，还包括：
连接在所述反相器(18)上游的抖动单元(17)，其构建为向所述输入信号(9)和反相后的输入信号提供抖动。
6.根据权利要求1所述的电路装置，还包括：
模数控制单元(12)，其构建为控制所述至少一个开关元件(19)和所述可开关的非门电路(20)。
7.根据权利要求1所述的电路装置，其中，
所述至少一个开关元件包括两个开关元件(19)，其中，一个开关元件连接在所述模数转换器(11)的正输入端(+IN)上游，并且另一个开关元件连接在所述模数转换器(11)的负输入端(-IN)上游。
8.根据权利要求1所述的电路装置，其中，
所述至少一个开关元件(19)连接在所述模数转换器(11)的正输入端(+IN)上游，以及
参考地与所述模数转换器的负输入端(-IN)连接。
9.根据权利要求8所述的电路装置，还包括：
-连接在所述反相器(18)上游的抖动单元(17)，其构建为向所述输入信号(9)和反相后的输入信号提供抖动。
10.根据权利要求1所述的电路装置，其中，
所述至少一个开关元件(19)连接在所述模数转换器(11)的正输入端(+IN)上游，以及
抖动单元(17)与所述模数转换器(11)的负输入端(-IN)连接。
11.根据权利要求1所述的电路装置，其中，
所述可开关的非门电路(20)包括：
非门(21)，以及
连接在所述非门(21)下游的极性选择开关(22)。
12.根据权利要求11所述的电路装置，其中，
所述非门(21)构建为实施所述输出数据(Data_out)与“-1”的乘法。
13.根据权利要求11所述的电路装置，其中，
所述非门(21)构建为对所述输出数据(Data_out)的位取反。
14.根据权利要求1所述的电路装置，还包括：
布置在所述电路装置的输入端的抗混叠滤波器(16)，其构建为对所述输入信号(9)进行滤波。
15.根据权利要求1所述的电路装置，还包括：
电压跟随器(23)，其连接在所述至少一个开关元件(19)下游。
16.一种抑制在模数转换中的移位、移位漂移和1/f噪声的模数转换器(24)，其中，所述模数转换器构建为将模拟的输入信号(9,+U)转换为输出数据(Data_out)，
其中，反相器(18)构建为将所述输入信号(+U)反相，
其中，两个开关元件(19)连接在模数转换上游并且连接在所述反相器(18)下游，并且构建为以可预定的开关频率(fneg)周期性地在所述输入信号(9)与反相后的输入信号之间进行切换，其中，所述可预定的开关频率高于1/f噪声频率并且低于所述模数转换器的转换频率，以及
其中，可开关的非门电路(20)连接在模数转换下游，并且构建为以相同的可预定开关频率(fneg)周期性地对所述模数转换的输出数据(Data_out)取非，其中，在施加反相后的输入信号时，对所述输出数据(Data_out)取非，以及
其中，所述移位、所述移位漂移和所述1/f噪声被转换为没有移位并且对磁共振高场系统没有成像影响的高频交变信号。
17.一种抑制在模数转换中的移位、移位漂移和1/f噪声的模数转换器(24)，其中，所述模数转换器构建为将模拟的正输入信号(+U)和负输入信号(-U)转换为输出数据(Data_out)，
其中，两个开关元件(19)连接在模数转换上游，并且构建为以可预定的开关频率(fneg)周期性地在所述正输入信号和所述负输入信号(+U,-U)之间进行切换，其中，所述可预定的开关频率高于1/f噪声频率并且低于所述模数转换器的转换频率，
其中，可开关的非门电路(20)连接在模数转换下游，并且构建为以相同的可预定的开关频率(fneg)周期性地对所述模数转换的输出数据(Data_out)取非，以及
其中，所述移位、所述移位漂移和所述1/f噪声被转换为没有移位并且对磁共振高场系统没有成像影响的高频交变信号。
18.根据权利要求17所述的模数转换器(24)，其中，
电压跟随器(23)连接在所述两个开关元件(19)下游。
19.一种梯度放大器(1)，所述梯度放大器包括：
电路装置，所述电路装置包括：
模数转换器(11)，其构建为将模拟的输入信号(9)转换为输出数据(Data_out)，并且抑制在所述模拟的输入信号到所述输出数据的模数转换中的移位、移位漂移和1/f噪声，
反相器(18)，其构建为将所述输入信号(9)反相；
连接在所述模数转换器(11)上游并且连接在所述反相器(18)下游的至少一个开关元件(19)，其构建为以可预定的开关频率(fneg)周期性地在所述输入信号(9,+U,-U)与反相后的输入信号之间进行切换，其中，所述可预定的开关频率高于1/f噪声频率并且低于所述模数转换器的转换频率；以及
连接在所述模数转换器(11)下游的、可开关的非门电路(20)，其构建为以相同的可预定的开关频率(fneg)周期性地对所述模数转换器(11)的所述输出数据(Data_out)取非，其中，在将反相后的输入信号施加在模数转换器(11)上时，对所述输出数据(Data_out)取非，
其中，所述移位、所述移位漂移和所述1/f噪声被转换为没有移位并且对磁共振高场系统没有成像影响的高频交变信号，
所述输入信号(9)是借助测量电阻(8)采集的梯度线圈的电流实际值。
20.一种用于抑制在将模拟的输入信号(9,+U,-U)模数转换为输出数据(Data_out)时的移位、移位漂移和1/f噪声的方法，所述方法包括：
将所述输入信号(9,+U,-U)反相，
在模数转换之前和在反相之后，以可预定的开关频率(fneg)至少周期性地在所述输入信号(9,+U,-U)与反相后的输入信号之间进行切换，其中，所述可预定的开关频率高于1/f噪声频率并且低于所述模数转换器的转换频率，以及
在模数转换之后，以相同的可预定的开关频率(fneg)周期性地对所述输出数据(Data_out)取非，其中，在反相的输入信号的情况下，对所述输出数据(Data_out)取非，
其中，所述移位、所述移位漂移和所述1/f噪声被转换为没有移位并且对磁共振高场系统没有成像影响的高频交变信号。
CN201510097854.0A 2014-03-12 2015-03-05 抑制移位的电路装置、模数转换器、梯度放大器和方法 Active CN104917525B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014204518.5A DE102014204518A1 (de) 2014-03-12 2014-03-12 Schaltungsanordnung, Analog-Digital-Wandler, Gradientenverstärker und Verfahren zur Unterdrückung von Offset, Offsetdrift und 1/f-Rauschen einer der Analog-Digital-Konvertierung
DE102014204518.5 2014-03-12

Publications (2)

Publication Number Publication Date
CN104917525A CN104917525A (zh) 2015-09-16
CN104917525B true CN104917525B (zh) 2018-10-09

Family

ID=54010130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510097854.0A Active CN104917525B (zh) 2014-03-12 2015-03-05 抑制移位的电路装置、模数转换器、梯度放大器和方法

Country Status (4)

Country Link
US (1) US9401725B2 (zh)
KR (1) KR101702842B1 (zh)
CN (1) CN104917525B (zh)
DE (1) DE102014204518A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3422581B1 (en) 2017-02-17 2021-02-17 Shenzhen Goodix Technology Co., Ltd. Correlated double sampling integrating circuit
US10690730B2 (en) * 2018-06-07 2020-06-23 Cirrus Logic, Inc. Apparatus and method for reducing offsets and 1/f noise
US11012043B2 (en) 2019-08-19 2021-05-18 Cirrus Logic, Inc. Hybrid autozeroing and chopping offset cancellation for switched-capacitor circuits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0167412B1 (en) * 1984-07-06 1991-06-05 British Aerospace Analog-to-digital conversion
US4939516B1 (en) * 1988-06-13 1993-10-26 Crystal Semiconductor Corporation Chopper stabilized delta-sigma analog-to-digital converter
US6268814B1 (en) 2000-03-14 2001-07-31 Lucent Technologies Inc. Carrier-dependent dithering for analog-to-digital conversion
JP3507886B2 (ja) * 2000-07-24 2004-03-15 新潟大学長 乱数発生方法
US7362255B1 (en) * 2006-03-18 2008-04-22 Zilog, Inc. Chopping and oversampling ADC having reduced low frequency drift
DE102006046966A1 (de) * 2006-05-26 2007-11-29 Rohde & Schwarz Gmbh & Co. Kg Messvorrichtung und Messverfahren zum Messen der Leistung eines Hochfrequenzsignals
DE102008027939A1 (de) * 2008-06-12 2009-12-24 Rutronik Elektronische Bauelemente Gmbh Analog/Digitalwandler mit einer SAR-Topologie sowie zugehöriges Verfahren
JP2010199799A (ja) * 2009-02-24 2010-09-09 Renesas Electronics Corp アナログデジタル変換回路
CN101840297B (zh) * 2010-04-07 2012-09-05 敦泰科技(深圳)有限公司 一种电容式触摸屏的触摸检测方法和检测电路
US8604953B2 (en) * 2011-11-14 2013-12-10 Analog Devices, Inc. Calibrating timing, gain and bandwidth mismatch in interleaved ADCs

Also Published As

Publication number Publication date
CN104917525A (zh) 2015-09-16
DE102014204518A1 (de) 2015-09-17
US9401725B2 (en) 2016-07-26
KR20150106845A (ko) 2015-09-22
KR101702842B1 (ko) 2017-02-06
US20150263750A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
CN105322964B (zh) 用于噪声整形sar模数转换器的方法和电路
EP3110007B1 (en) Ramp voltage generator and method for testing an analog-to-digital converter
US10389340B2 (en) Delay circuit, electronic circuit using delay circuit and ultrasonic imaging device
US6433712B1 (en) Offset error compensation of input signals in analog-to-digital converter
JP5911917B2 (ja) 組み込み自己テスト用のアナログ−デジタルコンバータ
US20050219097A1 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
CN104917525B (zh) 抑制移位的电路装置、模数转换器、梯度放大器和方法
CN104767525A (zh) 模拟数字变换器以及影像传感器
US10056916B2 (en) Analog/digital conversion with analog filtering
TW202318810A (zh) 電路
US9276596B1 (en) Analog to digital converting apparatus and initial method thereof
CN103033787A (zh) 用于信号检测装置的故障检测装置
JP2022096642A (ja) 誘導感知方法、デバイスおよびシステム
US10521045B2 (en) Reference noise rejection improvement based on sample and hold circuitry
US9973079B2 (en) Synchronized charge pump-driven input buffer and method
JP4940101B2 (ja) Δςデータ変換装置およびδςデータ変換装置の検査方法
CN107218956B (zh) 电容传感器的读出电路与其操作方法
CN112230043A (zh) 一种利用磁平衡原理分离交直流的方法
CN106068539B (zh) Sc放大器电路
WO2018008590A1 (ja) Ｄａ変換装置、ｄａ変換方法、調整装置、および調整方法
US20090068958A1 (en) Filter frequency characteristic detection device and filter frequency characteristic testing device
TWI558100B (zh) 同步電荷分享濾波器
CN110954853B (zh) 一种梯度预补偿波形数字分辨率提高方法及装置
US20230266371A1 (en) Impedance measurement
US20230393178A1 (en) Impedance Measurement

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220128

Address after: Erlangen

Patentee after: Siemens Healthineers AG

Address before: Munich, Germany

Patentee before: SIEMENS AG

TR01 Transfer of patent right