CN104901634B

CN104901634B - 基于cmos器件的极低噪声嵌套式斩波稳定放大器

Info

Publication number: CN104901634B
Application number: CN201510239811.1A
Authority: CN
Inventors: 方华军; 凌童; 许军; 王敬; 梁仁荣
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2015-05-12
Filing date: 2015-05-12
Publication date: 2018-01-16
Anticipated expiration: 2035-05-12
Also published as: CN104901634A

Abstract

本发明公开了一种基于CMOS器件的极低噪声嵌套式斩波稳定放大器，包括由PMOS管组成的差分输入对、折叠共源共栅组成的输出阻抗级、源极负反馈电流源以及由PMOS或者NMOS管组成的斩波开关，由PMOS管组成的差分输入对实现由输入电压信号转换成电流信号的功能；折叠共源共栅组成的输出阻抗级为放大器提供高输出阻抗；由MOS管构成的电流源为放大器提供恒定偏置电流；源极负反馈电阻提供局部反馈以压制电流源产生的白噪声和1/f噪声；通过嵌套式斩波减弱电荷注入带来的负面影响，同时增强斩波效果，以获得极低噪声性能。本发明具有相同量级的噪声性能，功耗从mA降至μA量级，并且易于集成，成本低廉。

Description

基于CMOS器件的极低噪声嵌套式斩波稳定放大器

技术领域

本发明涉及模拟集成电路技术领域，特别涉及一种基于CMOS器件的极低噪声嵌套式斩波稳定放大器。

背景技术

运算放大器是模拟电路中最重要的电路单元，广泛应用于模拟电路和混合信号处理电路中，如放大电路，开关电容，模数、数模转换器等。在低频应用领域，常常要求运算放大器具有低失调，低噪声等特性，如仪表放大器，低速高精度模数转换器等。双极型晶体管具有很高的跨导电流比，能够提供高跨导和增益；双极型晶体管由于没有阈值影响且面积大，所以具有很低的失调及1/f噪声。所以在低频应用领域，尤其在高精度放大器和数据转换器中双极型工艺得到广泛应用。但是双极型工艺不易集成，占用很大的芯片面积，成本高，所制作的高性能模拟芯片常常以分立器件的形式出现。

随着集成电路的飞速发展，新的电路技术不断提出，应用场合不断变化。人们越来越关注电路的集成度，成本和功耗，尤其近5年来移动手持设备的飞速发展，更加加剧了这些需求。物联网，医疗电子，便携式医疗设备，智能家居等未来市场，对芯片的要求会更加苛刻和专业。

20世纪80年代至今，CMOS工艺得到飞速发展，CMOS工艺具有成本低，集成度高，功耗低等双极型晶体管不具有的优势。然而CMOS工艺的低频特性，如失调电压，1/f噪声，噪声拐点等性能均比双极型工艺差。在低频应用领域，尤其是高精度设计，则必须考虑其他电路技术弥补CMOS工艺的缺点，其中斩波稳定技术就是一种比较理想的动态失调消除技术。斩波稳定技术可以将低频的失调电压和1/f噪声调制到高频，而信号则经过解调回到基频，实现了信号和噪声的分离。

传统的斩波方案，是在信号通路上前后放置两组斩波开关，以两相相反的时钟信号控制斩波开关交叉切换信号通路。在跨导放大器中(OTA)，常常采用高阻节点斩波方法，当斩波频率较高时会丢失增益，同时由于电荷注入的影响，会产生很大的残余失调。而在低阻节点实施斩波，是一种局部斩波，效果有限且高速斩波时仍然会产生很大的残余失调。而采用嵌套斩波的方法可以消除残余失调，但是高阻点嵌套斩波，尤其在放大器开环斩波时，限制了最高斩波频率，也就限制了信号带宽；低阻点嵌套斩波效果依然有限。

传统的双极型放大器和传统的斩波方案存在以下不足：

1.传统双极型工艺放大器，占用芯片面积大，成本高，功耗大，不易集成；不适合新的应用要求。

2.高阻点斩波会使斩波频率受限，存在增益损失；高阻点嵌套斩波则进一步限制了斩波频率和信号带宽。

3.低阻点斩波是一种局部斩波，斩波效果有限。

4.单级斩波对噪声压制效果有限，在同样的噪底要求下，需要更大的电流，从而消耗更多的功耗。

发明内容

本发明的目的旨在至少解决上述的技术缺陷之一。

为此，本发明的目的在于提出一种基于CMOS器件的极低噪声嵌套式斩波稳定放大器。

为了实现上述目的，本发明的实施例公开了一种基于CMOS器件的极低噪声嵌套式斩波稳定放大器，所述基于CMOS器件的极低噪声嵌套式斩波稳定放大器包括PMOS管输入级、折叠式共源共栅输出阻抗级、源极负反馈电流镜和斩波开关四部分；

所述放大器输入级由PMOS管M1、M2组成，分别与电流源管M3、M4和M5连接；所述折叠式共源共栅输出阻抗级由PMOS管M8、M9以及NMOS管M10、M11构成，其中PMOS管M8、M9与电流源M6、M7连接，NMOS管M8、M9与电流源M3、M4连接；所述源极负反馈电流镜，由电阻R1、R2、R3、R4，PMOS管M6、M7以及NMOS管M3、M4组成，其中电阻R1、R2位于PMOS管M6、M7的源端，电阻R3、R4位于NMOS管M3、M4的源端；所述斩波开关，其中CH1和CH3位于输入差分对的栅端且CH1在CH3的外部，CH2位于放大器的输出端，CH4位于M10和M11的源端，CH5位于M8和M9的源端，

输入信号经过CH1被第一次调制，然后经过CH3被第二次调制进入放大器进行放大，放大信号被CH4和CH5进行第一次解调后进入输出端，然后被CH2第二次解调，回到原始频率；而放大器本身所产生的失调电压和1/f噪声，则被CH4和CH5进行第一次调制后再被CH2第二次调制，由此实现信号和失调及噪声的两次分离，

所述斩波开关CH3、CH4和CH5由高斩波时钟控制，所述斩波开关CH1和CH2由低斩波时钟控制，高低斩波时钟控制五组斩波开关实现嵌套斩波；低阻点高速斩波，高阻点低速斩波，可以避免高速斩波带来的增益损失；外部低频斩波能够消除高频斩波产生的电荷注入影响，两次斩波使得1/f噪声被两次压制，获得极低噪底。

另外，根据本发明上述实施例的基于CMOS器件的极低噪声嵌套式斩波稳定放大器还可以具有如下附加的技术特征：

在一些示例中，所述斩波开关CH1、CH2、CH3和CH4均由NMOS管组成，其尺寸一致；所述斩波开关CH5由PMOS管组成。

在一些示例中，反馈电阻R1、R2电阻值一致，尺寸一致；反馈电阻R3、R4电阻值一致，尺寸一致。

在一些示例中，所述低速斩波时钟频率应大于信号带宽的5倍以上；所述高速斩波时钟频率应为低速斩波时钟频率的偶数倍。

本发明的基于CMOS器件的极低噪声嵌套式斩波稳定放大器与传统设计方案相比具有以下几个明显的优点：采用标准CMOS工艺设计，成本低，易于集成；高阻点低速斩波与低阻点高速斩波可以避免损失增益；嵌套式斩波可以消除残余失调的影响，且对噪底进一步压制，获得极低噪底性能；嵌套斩波获得的极低的噪底性能节省了大量的功耗；工程实现容易，可以用于仪表放大器，低速高精度数据转换器等电路中。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中，

图1为传统单级斩波稳定放大器结构图；

图2为本发明实施例的基于CMOS器件的极低噪声嵌套式斩波稳定放大器的电路结构图；

图3为传统单级斩波稳定放大器与本发明实施例的基于CMOS器件的极低噪声嵌套式斩波稳定放大器的仿真结果对比图。

具体实施方式

下面详细描述本发明的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

本发明提出的基于CMOS器件的极低噪声嵌套式斩波稳定放大器，其一种具体实施方式采用标准CMOS工艺实现。如图2所示，该基于CMOS器件的极低噪声嵌套式斩波稳定放大器包括PMOS管输入级、折叠式共源共栅输出阻抗级、源极负反馈电流镜和斩波开关四部分；

所述放大器输入级由PMOS管M1、M2组成，分别与电流源管M3、M4和M5连接；所述折叠式共源共栅输出阻抗级由PMOS管M8、M9以及NMOS管M10、M11构成，其中PMOS管M8、M9与电流源M6、M7连接，NMOS管M8、M9与电流源M3、M4连接；所述源极负反馈电流镜，由电阻R1、R2、R3、R4，PMOS管M6、M7以及NMOS管M3、M4组成，其中电阻R1、R2位于PMOS管M6、M7的源端，电阻R3、R4位于NMOS管M3、M4的源端；所述斩波开关，其中CH1和CH3位于输入差分对的栅端且CH1在CH3的外部，CH2位于放大器的输出端，CH4位于M10和M11的源端，CH5位于M8和M9的源端；

输入信号经过CH1被第一次调制，然后经过CH3被第二次调制进入放大器进行放大，放大信号被CH4和CH5进行第一次解调后进入输出端，然后被CH2第二次解调，回到原始频率；而放大器本身所产生的失调电压和1/f噪声，则被CH4和CH5进行第一次调制后再被CH2第二次调制，由此实现信号和失调及噪声的两次分离；

该实现方案所述的基于CMOS器件的极低噪声嵌套式斩波稳定放大器，所述斩波开关CH1、CH2、CH3和CH4均由NMOS管组成，其尺寸一致；所述斩波开关CH5由PMOS管组成。

该实现方案所述的基于CMOS器件的极低噪声嵌套式斩波稳定放大器，其反馈电阻R1、R2电阻值一致，尺寸一致；反馈电阻R3、R4电阻值一致，尺寸一致。

该实现方案所述的基于CMOS器件的极低噪声嵌套式斩波稳定放大器，其所述低速斩波时钟频率应大于信号带宽的5倍以上，为5kHz；其所述高速斩波时钟频率应为低速斩波时钟频率的偶数倍，为200kHz。

该实现方案所述基于CMOS器件的极低噪声嵌套式斩波稳定放大器，其消耗功耗为2μA。

图3为传统单级斩波稳定放大器与本发明的基于CMOS器件的极低噪声嵌套式斩波稳定放大器的仿真结果对比图。从图中可以看出，相比于传统单级斩波稳定放大器，本发明CMOS器件的极低噪声嵌套式斩波稳定放大器将噪底从112.8nV/sqrt(Hz)压缩至4.9nV/sqrt(Hz)，获得了极低的低频噪声性能。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims

1.一种基于CMOS器件的极低噪声嵌套式斩波稳定放大器，其特征在于，所述基于CMOS器件的极低噪声嵌套式斩波稳定放大器包括PMOS管输入级、折叠式共源共栅输出阻抗级、源极负反馈电流镜和斩波开关四部分；

所述斩波开关CH3、CH4和CH5由高斩波时钟控制，所述斩波开关CH1和CH2由低斩波时钟控制，高低斩波时钟控制五组斩波开关实现嵌套斩波；低阻点高速斩波，高阻点低速斩波，可以避免高速斩波带来的增益损失；外部低频斩波能够消除高频斩波产生的电荷注入影响，两次斩波使得1/f噪声被两次压制，获得更低噪声。

2.根据权利要求1所述的基于CMOS器件的极低噪声嵌套式斩波稳定放大器，其特征在于，所述斩波开关CH1、CH2、CH3和CH4均由NMOS管组成，尺寸一致；所述斩波开关CH5由PMOS管组成。

3.根据权利要求1所述的基于CMOS器件的极低噪声嵌套式斩波稳定放大器，其特征在于，反馈电阻R1、R2电阻值一致，尺寸一致；反馈电阻R3、R4电阻值一致，尺寸一致。

4.根据权利要求1所述的基于CMOS器件的极低噪声嵌套式斩波稳定放大器，其特征在于，所述低速斩波时钟频率应大于信号带宽的5倍；所述高速斩波时钟频率应为低速斩波时钟频率的偶数倍。