CN104883286A - 一种基于fpga的blvds总线数据传送装置 - Google Patents
一种基于fpga的blvds总线数据传送装置 Download PDFInfo
- Publication number
- CN104883286A CN104883286A CN201510244769.2A CN201510244769A CN104883286A CN 104883286 A CN104883286 A CN 104883286A CN 201510244769 A CN201510244769 A CN 201510244769A CN 104883286 A CN104883286 A CN 104883286A
- Authority
- CN
- China
- Prior art keywords
- blvds
- data
- module
- bus
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明公开了一种基于FPGA的BLVDS总线数据传送装置,包括CPU芯片、一条BLVDS总线、FPGA芯片,所述FPGA芯片包括:串行数据收发模块、存储器、编码发送模块、BLVDS数据收发模块、解码接收模块;所述CPU芯片与串行数据收发模块一端相连接,串行数据收发模块另二端分别与存储器、编码发送模块相连接;存储器另一端与BLVDS数据收发模块相连接;编码发送模块、BLVDS数据收发模块、解码接收模块并联后与BLVDS总线相连接。本发明将传统的BLVDS收发两条总线合并成一条,节约硬件开发成本,减少故障点。保证BLVDS总线上数据的完整性和正确性。
Description
技术领域
本发明涉及一种基于FPGA的BLVDS总线数据传送装置,属于BLVDS总线技术领域。
背景技术
BLVDS(总线型低电压差分信号)总线具备250mV的低电压差分信号以及快速的过渡时间,其抗干扰特性与数据高速传输特点,使其在多点电缆以及背板有广泛的应用。目前,基于BLVDS总线的设计大多采用发送和接收两条BLVDS总线,以保证总线处于驱动状态。这样不可避免的增加了布线难度,加大了产品的设计和研发成本,而且也加大了总线的故障率。然而在利用一条BLVDS总线作为收发总线进行数据通信时,主站和从站都没有驱动总线的情况下,主站和从站的接收端所接收到的数据是未定义状态(0或者1未知),这势必造成信号完整性以及正确性问题。
发明内容
目的:为了克服现有技术中存在的不足,本发明提供一种基于FPGA的BLVDS总线数据传送装置。
技术方案:为解决上述技术问题,本发明采用的技术方案为:
一种基于FPGA的BLVDS总线数据传送装置,包括CPU芯片、一条BLVDS总线、FPGA芯片,所述FPGA芯片包括:串行数据收发模块、存储器、编码发送模块、BLVDS数据收发模块、解码接收模块;
所述串行数据收发模块用于向CPU芯片、存储器收发数据,向编码发送模块发送CPU发送数据结束信号;
所述存储器用于存储收发数据;
所述编码发送模块用于向BLVDS总线发送报文开头信号、报文结束信号;
所述BLVDS数据收发模块用于向BLVDS总线收发数据;
所述解码接收模块用于解码从BLVDS总线接收到的报文开头信号、报文结束信号;
所述CPU芯片与串行数据收发模块一端相连接,串行数据收发模块另二端分别与存储器、编码发送模块相连接;存储器另一端与BLVDS数据收发模块相连接;编码发送模块、BLVDS数据收发模块、解码接收模块并联后与BLVDS总线相连接。
还包括数据量寄存器,所述数据量寄存器用于计算BLVDS接收数据的字节长度,所述数据量寄存器设置在解码接收模块内。
所述报文开头信号包括:两字节高电平、0x05、0x64、收发数据帧的长度。
所述报文结束信号包括:0x35。
作为优选方案,所述CPU芯片设置为AM3352。
有益效果:本发明提供的一种基于FPGA的BLVDS总线数据传送装置,本发明利用FPGA兼容多种电气特性以及灵活性和可扩展性,在发送报文处添加报文头,在接收报文处处理报文头,从而过滤掉主站和从站未驱动总线时的错误数据,确保信号完整性和正确性。1、将传统的BLVDS收发两条总线合并成一条,节约硬件开发成本,减少故障点。2、保证BLVDS总线上数据的完整性和正确性。
附图说明
图1为本发明的结构示意图;
图2为FPGA芯片的结构示意图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
如图1、图2所示,一种基于FPGA的BLVDS总线数据传送装置,包括CPU芯片1、一条BLVDS总线3、FPGA芯片2,所述FPGA芯片2包括:串行数据收发模块21、存储器22、编码发送模块23、BLVDS数据收发模块24、解码接收模块25;
所述CPU芯片1与串行数据收发模块21一端相连接,串行数据收发模块21另二端分别与存储器22、编码发送模块23相连接;存储器22另一端与BLVDS数据收发模块24相连接;编码发送模块23、BLVDS数据收发模块24、解码接收模块25并联后与BLVDS总线3相连接。还包括数据量寄存器26,所述数据量寄存器26设置在解码接收模块25内。
具体使用方式如下:
情况一:向BLVDS总线发送数据工作过程。CPU芯片通过串行数据收发模块将数据帧发送存储器内部的FIFO中,当一帧数据从CPU芯片侧发送完毕后,串行数据收发模块发送数据结束信号至编码发送模块;编码发送模块发送报文开头信号:首先发送两字节时间的高电平作为发送开始信号,从而保证进入报文头尾添加模块,然后发送0x05,0x64,以及从数据帧的长度,3字节数据至BLVDS总线上;然后从FIFO中取出数据帧发送至BLVDS总线,待FIFO中的数据发送完成后,最后发送一字节的报文结束信号0x35以及2字节时间高电平。至此,完整一整帧的数据发送完毕。
情况二:从BLVDS总线接收数据工作过程。BLVDS数据收发模块实时监测总线上是否有数据,当解码接收模块接收到0x05、0x64两字节数据后,表示一帧数据接收开始,第三字节为数据帧字节数;将数据帧字节数存储在数据量寄存器中,随后BLVDS数据收发模块接收的数据,发送到存储器的FIFO中;每接收一字节数据,数据量寄存器中的数据帧字节数减一,当数据帧字节数为零时,进入报文结束信号的校验,接收的一个字节数据为0x35时,表示接收数据帧正确,开始从FIFO中读取接收数据并通过串行数据收发模块,将数据发送到CPU芯片,直到发送完毕所有数据,表示接收过程结束。
以上所述仅是本发明的优选实施方式,应当指出:对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (5)
1.一种基于FPGA的BLVDS总线数据传送装置,包括CPU芯片、一条BLVDS总线,其特征在于:还包括FPGA芯片,所述FPGA芯片包括:串行数据收发模块、存储器、编码发送模块、BLVDS数据收发模块、解码接收模块;
所述串行数据收发模块用于向CPU芯片、存储器收发数据,向编码发送模块发送CPU发送数据结束信号;
所述存储器用于存储收发数据;
所述编码发送模块用于向BLVDS总线发送报文开头信号、报文结束信号;
所述BLVDS数据收发模块用于向BLVDS总线收发数据;
所述解码接收模块用于解码从BLVDS总线接收到的报文开头信号、报文结束信号;
所述CPU芯片与串行数据收发模块一端相连接,串行数据收发模块另二端分别与存储器、编码发送模块相连接;存储器另一端与BLVDS数据收发模块相连接;编码发送模块、BLVDS数据收发模块、解码接收模块并联后与BLVDS总线相连接。
2.根据权利要求1所述的一种基于FPGA的BLVDS总线数据传送装置,其特征在于:还包括数据量寄存器,所述数据量寄存器用于计算BLVDS接收数据的字节长度,所述数据量寄存器设置在解码接收模块内。
3.根据权利要求1所述的一种基于FPGA的BLVDS总线数据传送装置,其特征在于:所述报文开头信号包括:两字节高电平、0x05、0x64、收发数据帧的长度。
4.根据权利要求1所述的一种基于FPGA的BLVDS总线数据传送装置,其特征在于:所述报文结束信号包括:0x35。
5.根据权利要求1所述的一种基于FPGA的BLVDS总线数据传送装置,其特征在于:所述CPU芯片设置为AM3352。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510244769.2A CN104883286B (zh) | 2015-05-14 | 2015-05-14 | 一种基于fpga的blvds总线数据传送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510244769.2A CN104883286B (zh) | 2015-05-14 | 2015-05-14 | 一种基于fpga的blvds总线数据传送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104883286A true CN104883286A (zh) | 2015-09-02 |
CN104883286B CN104883286B (zh) | 2018-06-05 |
Family
ID=53950626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510244769.2A Active CN104883286B (zh) | 2015-05-14 | 2015-05-14 | 一种基于fpga的blvds总线数据传送装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104883286B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109193951A (zh) * | 2018-11-08 | 2019-01-11 | 南京国电南自维美德自动化有限公司 | 一种具有涌流抑制功能的智能操作箱 |
CN116980497A (zh) * | 2023-09-20 | 2023-10-31 | 浙江中控研究院有限公司 | 基于BLVDS总线的可配CANopen主站系统及实现方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN200994146Y (zh) * | 2006-12-30 | 2007-12-19 | 中国电子科技集团公司第五十研究所 | 高速串行时分复用总线 |
CN201878182U (zh) * | 2010-11-22 | 2011-06-22 | 四川九洲电器集团有限责任公司 | 一种基于fpga的总线型通信系统 |
CN201910048U (zh) * | 2010-11-26 | 2011-07-27 | 成都傅立叶电子科技有限公司 | 一种lvds节点模块 |
CN202495946U (zh) * | 2011-08-04 | 2012-10-17 | 成都勤智数码科技股份有限公司 | 一种基于物联网管理控制的fpga的总线型通信系统 |
CN103116564A (zh) * | 2013-03-11 | 2013-05-22 | 烽火通信科技股份有限公司 | 一种时隙复用的单条双向背板总线及其冗余保护方法 |
-
2015
- 2015-05-14 CN CN201510244769.2A patent/CN104883286B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN200994146Y (zh) * | 2006-12-30 | 2007-12-19 | 中国电子科技集团公司第五十研究所 | 高速串行时分复用总线 |
CN201878182U (zh) * | 2010-11-22 | 2011-06-22 | 四川九洲电器集团有限责任公司 | 一种基于fpga的总线型通信系统 |
CN201910048U (zh) * | 2010-11-26 | 2011-07-27 | 成都傅立叶电子科技有限公司 | 一种lvds节点模块 |
CN202495946U (zh) * | 2011-08-04 | 2012-10-17 | 成都勤智数码科技股份有限公司 | 一种基于物联网管理控制的fpga的总线型通信系统 |
CN103116564A (zh) * | 2013-03-11 | 2013-05-22 | 烽火通信科技股份有限公司 | 一种时隙复用的单条双向背板总线及其冗余保护方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109193951A (zh) * | 2018-11-08 | 2019-01-11 | 南京国电南自维美德自动化有限公司 | 一种具有涌流抑制功能的智能操作箱 |
CN116980497A (zh) * | 2023-09-20 | 2023-10-31 | 浙江中控研究院有限公司 | 基于BLVDS总线的可配CANopen主站系统及实现方法 |
CN116980497B (zh) * | 2023-09-20 | 2023-12-26 | 浙江中控研究院有限公司 | 基于BLVDS总线的可配CANopen主站系统及实现方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104883286B (zh) | 2018-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102780705B (zh) | Ethernet-CAN协议转换器 | |
CN104714920A (zh) | 一种自适应波特率的信号接收方法 | |
CN105635005A (zh) | 一种基于描述符的blvds总线数据传送装置及其方法 | |
CN104090511B (zh) | 实现无极性485通信的电路及方法 | |
CN104883286A (zh) | 一种基于fpga的blvds总线数据传送装置 | |
CN105472509A (zh) | 音频信号发送、接收方法及装置 | |
CN112463693A (zh) | 基于m-lvds总线的多板卡通信系统及方法 | |
CN204669383U (zh) | 一种基于fpga的blvds总线数据传送装置 | |
CN105005511A (zh) | 一种串行通信数据校验方法 | |
CN204695304U (zh) | 一种1553b总线pc104接口板 | |
CN104881386B (zh) | 一种解决blvds总线直流平衡问题的装置 | |
CN205792561U (zh) | 数据的传输系统 | |
CN103529449B (zh) | 倒车雷达系统 | |
CN106502949A (zh) | 曼切斯特编码传输电路、方法、及系统 | |
CN103631740B (zh) | Sd卡在spi模式下传输自适应字节对齐的电路 | |
CN205051133U (zh) | 一种基于cfp4接口的100g电缆模块 | |
CN204667392U (zh) | 一种解决blvds总线直流平衡问题的装置 | |
CN104378648A (zh) | 图像编码、解码、传输方法和系统 | |
CN205051134U (zh) | 一种基于cfp2 接口的100g 电缆模块 | |
CN103746972A (zh) | 一种数据传输方法及应答设备 | |
CN103218476B (zh) | 集成电路芯片内模块间单线总线数据传输方法及电路 | |
WO2021129454A1 (zh) | Mvb芯片 | |
CN105376149B (zh) | 用于轨道交通的通信网关 | |
CN204189162U (zh) | 一种dfti总线编解码电路 | |
CN104422937B (zh) | 座标传送器、座标接收器以及座标收发装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 210032 Jiangsu province Nanjing city Pukou high tech Zone Huidalu No. 9 Applicant after: Nanjing Guodian Nanzi 710086 Automation Co. Ltd. Address before: Nanjing City, Jiangsu province 210032 Spark Road, Pukou hi tech Development Zone No. 8 Applicant before: Nanjing Guodian Nanzi Meizhuo Control System Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |