CN104882491A - 一种肖特基二极管及其制作方法 - Google Patents

一种肖特基二极管及其制作方法 Download PDF

Info

Publication number
CN104882491A
CN104882491A CN201510075753.3A CN201510075753A CN104882491A CN 104882491 A CN104882491 A CN 104882491A CN 201510075753 A CN201510075753 A CN 201510075753A CN 104882491 A CN104882491 A CN 104882491A
Authority
CN
China
Prior art keywords
anode
semiconductor layer
work
dielectric layer
passivation dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510075753.3A
Other languages
English (en)
Other versions
CN104882491B (zh
Inventor
张乃千
赵树峰
陈洪维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Original Assignee
SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd filed Critical SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority to CN201510075753.3A priority Critical patent/CN104882491B/zh
Publication of CN104882491A publication Critical patent/CN104882491A/zh
Application granted granted Critical
Publication of CN104882491B publication Critical patent/CN104882491B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种肖特基二极管及其制造方法,该二极管包括:衬底;位于衬底上的第一半导体层;位于第一半导体层上的第二半导体层,第一半导体层与第二半导体层的交界面处形成有二维电子气;位于第二半导体层上的第一钝化介质层,第一钝化层露出部分第二半导体层;位于露出的部分第二半导体层上或延伸至第一钝化介质层上表面的阴极;从第一钝化介质层延伸至二维电子气所在区域或超过二维电子气所在区域的阳极沟槽;位于阳极沟槽上,并延伸至第二半导体层上表面的低功函数阳极;覆盖低功函数阳极的高功函数阳极,高功函数阳极和低功函数阳极电连接。本发明所述的肖特基二极管具有反向漏电小、击穿电压高,且正向开启电压低、导通电阻小的特性。

Description

一种肖特基二极管及其制作方法
技术领域
本发明涉及半导体领域,尤其涉及一种肖特基二极管及其制作方法。
背景技术
在高压开关应用领域中,希望二极管具有反向漏电小、反向耐压大和正向导通压降小的特性。基于宽禁带半导体材料,特别是氮化镓材料的功率电子器件具有优越的特性。因此,氮化镓肖特基二极管近年来逐渐成为研究的热点。
目前基于铝镓氮/氮化镓异质结构的肖特基二极管逐渐成为业界的重要研究方向。但现有的铝镓氮/氮化镓肖特基二极管仍然存在不足之处。例如,在高电场下场致热电子发射或电子隧穿效应会使得反向漏电增大,导致器件的耐压特性降低。
现有技术中,为了改善铝镓氮/氮化镓异质结构的肖特基二极管的性能,提出了以下几种结构:一是如图1A所示的结构,其中,阳极金属101采用T型结构,其中垂直部分111深入到二维电子气102中,而水平部分121则设置在半导体结构上方,并且与半导体层103之间设置了一层钝化层104,同时还可以采用如图1B所示的侧墙钝化层105结构。此结构虽然通过增加场板以及侧壁钝化层结构等方式,可以从理论上提高肖特基二极管在关断状态下的击穿电压以及反向漏电,但是在实际应用中,这些制作在垂直沟槽中的T型金属栅,由于存在电场在沟槽边缘的集中效应,当肖特基二极管在施加反向电压时,很容易导致反向漏电的增大流并降低击穿电压,使得肖特基二极管的特性无法达到最优。二是如图2所示的结构,其中,选择高功函数的金属201与铝镓氮层202形成肖特基整流接触;选择低功函数金属203与铝镓氮层202形成肖特基整流接触;选择低功函数金属201与铝镓氮层202形成半整流接触;选择低功函数金属203与铝镓氮层202形成欧姆接触。此结构由于肖特基结下方存在一定厚度的势垒层,肖特基二极管还是无法保证较低的开启电压。
因此,要想同时获得具有反向漏电小、击穿电压高,且正向开启电压低、导通电阻小等特性的二极管,成为了现有技术中的一个难题。
发明内容
本发明的目的在于提出一种肖特基二极管及其制作方法,该肖特基二极管能够解决现有技术中的肖特基二极管无法同时具有反向漏电小、击穿电压高,且正向开启电压低、导通电阻小的问题。
为达此目的,本发明采用以下技术方案:
第一方面,本发明公开了一种肖特基二极管,包括:
衬底;
第一半导体层,位于所述衬底之上;
第二半导体层,位于所述第一半导体层之上,所述第一半导体层与所述第二半导体层的交界面处形成有二维电子气;
第一钝化介质层,位于所述第二半导体层之上,所述第一钝化层露出部分所述第二半导体层;
阴极,位于露出的部分所述第二半导体层之上或延伸至所述第一钝化介质层上表面,所述阴极与所述第二半导体层形成欧姆接触;
阳极沟槽,从所述第一钝化介质层延伸至所述二维电子气所在区域或超过所述二维电子气所在区域;
低功函数阳极,位于所述阳极沟槽之上,并延伸至所述第二半导体层上表面,所述低功函数阳极和所述第二半导体层形成肖特基接触;
高功函数阳极,覆盖所述低功函数阳极,所述高功函数阳极和所述第二半导体层形成肖特基接触,所述高功函数阳极和所述低功函数阳极电连接。
进一步地,所述高功函数阳极延伸至所述第一钝化介质层上表面。
进一步地,还包括:
场板沟槽,位于所述高功函数阳极之下的第一钝化介质层之内,所述场板沟槽的底部位于所述第一钝化介质层之内或延伸至所述第二半导体层上表面,所述高功函数阳极覆盖所述场板沟槽。
进一步地,还包括:
第二钝化介质层,位于所述第一钝化介质层之上,并延伸至所述高功函数阳极上表面;
第二阳极场板,位于所述高功函数阳极之上,并延伸至所述第二钝化介质层上表面,所述第二阳极场板与所述高功函数阳极电连接。
进一步地,还包括:
第三钝化介质层,位于所述第二钝化介质层之上,并延伸至所述第二阳极场板上表面;
第三阳极场板,位于所述第二阳极场板之上,并延伸至所述第三钝化层介质层上表面,所述第三阳极场板与所述高功函数阳极电连接。
进一步地,所述低功函数阳极的功函数为1eV-4.5eV;所述高功函数阳极的功函数大于4.5eV。
第二方面,本发明公开了一种肖特基二极管的制作方法,包括:
在衬底之上依次沉积第一半导体层和第二半导体层;
在所述第二半导体层的一侧之上形成阴极;
在所述第二半导体层和所述阴极之上沉积第一钝化介质层,采用刻蚀工艺去除所述阴极之上的第一钝化介质层;
在所述阴极的相对一侧,采用刻蚀工艺,在所述第一钝化介质层、所述第二半导体层和所述第一半导体层内,形成阳极沟槽,所述阳极沟槽底部位于所述第一半导体层之内;
在所述阳极沟槽之上形成低功函数阳极,所述低功函数阳极延伸至所述第二半导体层上表面;
在所述低功函数阳极之上形成高功函数阳极,所述高功函数阳极覆盖所述低功函数阳极,并延伸至所述第二半导体层上表面。
进一步地,在形成所述阳极沟槽之后,以及在所述阳极沟槽之上形成低功函数阳极之前,所述方法还包括:
在所述阴极和所述阳极沟槽之间的第一钝化介质层内,形成场板沟槽,所述场板沟槽的底部位于所述第一钝化介质层之内或延伸至所述第二半导体层上表面。
进一步地,在所述低功函数阳极之上形成高功函数阳极之后,所述方法还包括:
在所述第一钝化介质层之上形成第二钝化介质层,所述第二钝化介质层延伸至所述高功函数阳极上表面;
在所述高功函数阳极之上形成第二阳极场板,所述第二阳极场板延伸至所述第二钝化介质层上表面。
进一步地,在所述高功函数阳极之上形成第二阳极场板之后,所述方法还包括:
在所述第二钝化介质层之上形成第三钝化介质层,所述第三钝化介质层延伸至所述第二阳极场板上表面;
在所述第二阳极场板之上形成第三阳极场板,所述第三阳极场板延伸至所述第三钝化层介质层上表面。
本发明实施例提供的肖特基二极管及其制作方法,通过将该肖特基二极管的阳极结构采用高功函数阳极覆盖低功函数阳极的结构,使得该肖特基二极管不仅具有反向漏电小、击穿电压高的特性,还具有正向开启电压低、导通电阻小的特性。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案,下面对描述实施例中所需要用到的附图做一简单介绍。显然,所介绍的附图只是本发明所要描述的一部分实施例的附图,而不是全部的附图,对于本领域普通技术人员,在不付出创造性劳动的前提下,还可以根据这些附图得到其他的附图。
图1A、图1B和图2是现有技术中的肖特基二极管的剖面示意图。
图3是本发明实施例一提供的肖特基二极管的剖面示意图。
图4A是本发明实施例一提供的肖特基二极管的低功函数阳极与第二半导体层接触的能带示意图。
图4B是本发明实施例一提供的肖特基二极管的高功函数阳极与第二半导体层接触的能带示意图。
图5是本发明实施例一提供的肖特基二极管的工作电路示意图。
图6是本发明实施例二提供的肖特基二极管的剖面示意图。
图7是本发明实施例三提供的肖特基二极管的剖面示意图。
图8是本发明实施例四提供的肖特基二极管的剖面示意图。
图9是本发明实施例五提供的肖特基二极管的剖面示意图。
图10是本发明实施例六提供的肖特基二极管的剖面示意图。
图11是本发明实施例七提供的肖特基二极管的剖面示意图。
图12是本发明实施例八提供的肖特基二极管的剖面示意图。
图13是本发明实施例九提供的肖特基二极管的制造方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,以下将结合本发明实施例中的附图,通过具体实施方式,完整地描述本发明的技术方案。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例,基于本发明的实施例,本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例,均落入本发明的保护范围之内。
实施例一:
图3是本发明实施例一提供的肖特基二极管的剖面示意图。如图3所示,该肖特基二极管包括:
衬底1。其中,衬底1的材料可以是碳化硅、氮化硅、硅、蓝宝石、氮化铝、氮化镓、SOI(绝缘衬底上的硅,Silicon-On-Insulator)或其它可以外延生长III-V族氮化物的衬底材料。其中,SOI技术是在顶层硅和背衬底之间引入了一层埋氧化层。
优选地,在衬底1上依次沉积有成核层2和缓冲层3。其中,成核层2的材料可以是氮化铝、氮化镓或其它III-V族氮化物;缓冲层3的材料可以是非掺杂的氮化铝、氮化镓、铝镓氮或其它III-V族氮化物。
第一半导体层4和第二半导体层5。其中,第一半导体层4的禁带宽度小于第二半导体层5的禁带宽度。第一半导体层4的材料可以是非掺杂的氮化镓;第二半导体层5的材料可以是铝镓氮或其它III-V族氮化物。在第一半导体层4和第二半导体层5的交界面处形成有二维电子气6。
位于第二半导体层5上的第一钝化介质层7,第一钝化介质层7露出部分第二半导体层5。其中,该第一钝化介质层7能够起到抑制第二半导体层表面态引起的电流崩塌效应的作用。第一钝化介质层7的材料可以是氮化硅、氧化硅、氮氧化硅、氟化物或氧化铝中的任意一种或至少两种的组合。
位于露出的部分第二半导体层5上的阴极8。其中,阴极8的材料可以是金属。阴极8与第二半导体层5形成欧姆接触。
从第一钝化介质层7延伸至二维电子气6所在区域或超过二维电子气6所在区域的阳极沟槽。由于二维电子气6位于第一半导体层4和第二半导体层5的交界面处,所以当阳极沟槽延伸至超过二维电子气6所在的区域时,该阳极沟槽延伸至第二半导体层5内。该阳极沟槽可以在与阴极8相对的一侧的第一钝化介质层7和第二半导体层5内形成。该阳极沟槽的存在使得阳极结构的肖特基金属与二维电子气沟道形成直接的接触,使得肖特基的势垒高度相比于非沟槽结构得到了极大的减小。其中,在制作阳极沟槽时,可以通过干法刻蚀手段,控制纵向和横向的不同刻蚀速率以获得不同形状的沟槽结构,也可以通过湿法腐蚀工艺形成,或者是通过其他工艺形成,在此不作限定。阳极沟槽截面中侧面的形状为:直线、折线或弧形;阳极沟槽的任一个侧面与阳极沟槽底面的夹角为:直角、钝角或锐角;沟槽的具体尺寸可以按照设计要求而定。
位于阳极沟槽上的低功函数阳极9,低功函数阳极9延伸至第二半导体层5上表面,低功函数阳极9和第二半导体层5、二维电子气6以及第一半导体层4形成肖特基接触。其中,低功函数阳极的功函数为1eV-4.5eV。低功函数阳极9的材料可以是低功函数金属或金属合金,金属可以是钛(Ti)、银(Ag)、铌(Nb)或铬(Cr)。功函数是指一个起始能量等于费米能级的电子,由金属内部逸出到真空中所需要的最小能量。阳极沟槽中低功函数阳极9直接与二维电子气6接触,可以减小低功函数阳极9和第二半导体层5构成的肖特基结的势垒高度,进而减小肖特基二极管正向的导通电压。但由于低功函数阳极9是低功函数金属或金属合金,低功函数阳极9与第二半导体层5形成肖特基结的势垒高度是有限的,在高电场下,场致热电子发射或电子隧穿效应很容易导致反向漏电增大。
为了解决上述问题,在低功函数阳极9上沉积有高功函数阳极10,高功函数阳极10覆盖低功函数阳极9。其中,高功函数阳极的功函数大于4.5eV。
高功函数阳极10的材料可以是高功函数金属或金属合金,金属可以是镍(Ni)、金(Au)、铂(Pt)、钼(Mo)或钨(W),高功函数阳极10的功函数大于低功函数阳极9的功函数,即高功函数阳极10中的起始能量等于费米能级的电子由金属内部逸出到真空中所需要的最小能量大于低功函数阳极9中的起始能量等于费米能级的电子由金属内部逸出到真空中所需要的最小能量。高功函数阳极10可以延伸至第二半导体层5上表面,即:高功函数阳极10和第二半导体层5之间的第一钝化介质层已经被刻蚀掉。高功函数阳极10和第二半导体层5形成肖特基接触,高功函数阳极10和低功函数阳极9电连接,即高功函数阳极10和低功函数阳极9构成该肖特基二极管的阳极。该肖特基二极管工作在关闭状态,即反偏工作状态时,高功函数阳极10对二维电子气沟道控制起主导作用,由于高功函数阳极10的存在,增大了肖特基结的势垒高度;同时,由于高功函数阳极10与第二半导体层5形成肖特基结的有效面积大于低功函数阳极9与第二半导体层5形成肖特基结的有效面积,所以高功函数阳极10的存在,不仅仅增大了肖特基的势垒高度,还扩大了二维电子气沟道被耗尽的宽度,有效地抑制了场致热电子发射或电子隧穿效应,从而减小了肖特基结的反向漏电。该肖特基二极管工作在正向开启状态,即正向工作状态时,低功函数阳极9对二维电子气沟道控制起主导作用,低功函数阳极的肖特基势垒高度较低,因此,能够获得较低的正向导通电压,且导通电阻小。
图4A是本发明实施例一提供的肖特基二极管的低功函数阳极与第二半导体层接触的能带示意图。其中,A、a1、a2和a3分别为低功函数阳极与第二半导体层接触时的肖特基势垒高度、导带、价带和费米能级。图4B是本发明实施例一提供的肖特基二极管的高功函数阳极与第二半导体层接触的能带示意图。其中,B、b1、b2和b3分别为高功函数阳极与第二半导体层接触时的肖特基势垒高度、导带、价带和费米能级。由图4A和4B可以看出,低功函数阳极与第二半导体层接触时的肖特基势垒高度要大于高功函数阳极与第二半导体层接触时的肖特基势垒高度。
图5是本发明实施例二提供的肖特基二极管的工作电流示意图。如图5所示,二极管的阳极与第二半导体层之间形成了肖特基结,肖特基二极管具有正向导通反向截止特性。正向导通时,低功函数阳极起主导作用来控制二维电子气沟道,肖特基结势垒较低,所以肖特基结的电阻R比较小,对二极管正向工作的影响可忽略不计,二极管的开启电压Vk比较小;当反向截止时,高功函数阳极起主导作用来控制二维电子气沟道,由于高功函数阳极的存在,增加了肖特基势垒高度,同时扩大了二维电子气沟道耗尽宽度,肖特基结电阻R比较大,不可忽略。所以,在肖特基二极管反向工作中,在电阻R上的压降VR不可忽略。在二极管反偏工作过程,由于肖特基结电阻R的分压作用,形成了自偏置回路,V A=VA-VR,其中,VR为正值,进一步耗尽了二维电子气,对二极管的反向漏电起到了抑制作用。
本发明实施例一提供的肖特基二极管,通过使用高功函数阳极覆盖低功函数阳极的阳极结构,能够有效的降低正向导通电压并抑制反向漏电流,使得该肖特基二极管不仅具有反向漏电小、击穿电压高的特性,还具有正向开启电压低、导通电阻小的特性。
实施例二:
图6是本发明实施例二提供的肖特基二极管的剖面示意图。如图6所示,与实施例一提供的肖特基二极管的不同之处在于,本实施例二提供的肖特基二极管的高功函数阳极10延伸至第一钝化介质层7上表面,形成阳极场板结构。
与本发明实施例一提供的肖特基二极管相比,本发明实施例二提供的肖特基二极管中具有阳极场板结构,能够进一步降低阳极边缘的峰值电场,从而减小肖特基结的漏电。
实施例三:
图7是本发明实施例三提供的肖特基二极管的剖面示意图。如图7所示,与实施例二提供的肖特基二极管的不同的之处在于,本实施例三提供的肖特基二极管还包括:
位于高功函数阳极10之下的第一钝化介质层7之内的场板沟槽,场板沟槽的底部位于第二半导体层5上表面,高功函数阳极10覆盖场板沟槽。其中,场板沟槽截面中侧面的形状为:直线、折线或弧线;场板沟槽的任一个侧面与场板沟槽底面的夹角为:直角、钝角或锐角。
与本发明实施例二提供的肖特基二极管相比,本发明实施例三提供的肖特基二极管的阳极结构中,包括阳极场板下的场板沟槽,该场板沟槽两侧仍然存在多段场板,由于场板沟槽中的高功函数阳极与第二半导体层形成肖特基接触,能够进一步有效控制二维电子气沟道,抑制肖特基结的反向漏电,同时由于场板的存在,也能够拉平阴极和阳极之间靠近阳极边缘的峰值电场,降低肖特基结反向漏电。
实施例四:
图8是本发明实施例四提供的肖特基二极管的剖面示意图。如图8所示,与实施例三提供的肖特基二极管的不同的之处在于,本实施例四提供的肖特基二极管的场板沟槽的底部位于第一钝化介质层7之内。其中,在场板沟槽刻蚀工艺中,采用干法刻蚀工艺,对刻蚀时间进行控制,保留部分的第一钝化介质层,形成场板沟槽,其中,保留的第一钝化介质层的厚度可以是50-200埃。
与本发明实施例三提供的肖特基二极管相比,本发明实施例四提供的肖特基二极管的阳极结构中,场板中的阳极与场板沟槽之间还保留薄层第一钝化介质层,这样能够避免刻蚀工艺中对第二半导体层界面的损伤,进而降低流过场板沟槽中肖特基结的漏电。
实施例五:
图9是本发明实施例五提供的肖特基二极管的剖面示意图。如图9所示,与实施例一提供的肖特基二极管的不同的之处在于,本发明实施例五提供的肖特基二极管的阴极8延伸至第一钝化介质层7上表面,形成阴极场板。
与本发明实施例一提供的肖特基二极管相比,本发明实施例五提供的肖特基二极管中引入阴极场板,能够起到降低阴极和阳极之间峰值电场的作用。
实施例六:
图10是本发明实施例六提供的肖特基二极管的剖面示意图。如图10所示,与实施例一提供的肖特基二极管的不同的之处在于,本发明实施例六提供的肖特基二极管还包括:
位于第一钝化介质层7上的第二钝化介质层11,第二钝化介质层11延伸至高功函数阳极10上表面。其中,第二钝化介质层11的材料可以是氮化硅、氧化硅、氧氮化硅或氧化铝中的任意一种或至少两种的组合。
位于高功函数阳极10上的第二阳极场板12,第二阳极场板12延伸至第二钝化介质层11上表面,第二阳极场板12与高功函数阳极10电连接。其中,第二阳极场板12的材料可以是高功函数金属或金属合金。
与本发明实施例一提供的肖特基二极管相比,本发明实施例六提供的肖特基二极管通过增加第二阳极场板,能够进一步降低阴极和阳极值之间阳极边缘的峰值电场,提高耐压特性。
实施例七:
图11是本发明实施例七提供的肖特基二极管的剖面示意图。如图11所示,与实施例六提供的肖特基二极管的不同的之处在于,本发明实施例七提供的肖特基二极管还包括:
位于第二钝化介质层11上的第三钝化介质层13,第三钝化介质层13延伸至第二阳极场板12上表面。其中,第三钝化介质层13的材料可以是氮化硅、二氧化硅、氧氮化硅或氧化铝中的任意一种或至少两种的组合。
位于第二阳极场板12上的第三阳极场板14,第三阳极场板14延伸至第三钝化层介质层13上表面,第三阳极场板14与高功函数阳极10电连接。其中,第三阳极场板14的材料可以是高功函数金属或金属合金。
与本发明实施例六提供的肖特基二极管相比,本发明实施例七提供的肖特基二极管通过增加第三阳极场板,能够进一步降低阴极和阳极之间阳极边缘的峰值电场,降低反向漏电,提高耐压特性。
实施例八:
图12是本发明实施例八提供的肖特基二极管的剖面示意图。如图12所示,与实施例一提供的肖特基二极管的不同的之处在于,本发明实施例八提供的肖特基二极管的结构中,还包括:
在缓冲层3和第一半导体层4之间沉积有背势垒层15。其中,背势垒层15的材料可以是铝镓氮,背势垒层15的铝的组分低于第二半导体层5的铝的组分,背势垒层15中铝的组分可以是5-8%,第二半导体层5中铝的组分可以是20-45%。
铝镓氮具有比氮化镓更大的禁带宽度,引入背势垒层15能够对第一半导体层4和第二半导体层5交界面处的二维电子气6起到更好的限制作用。在外加反偏电压作用下,电子会从阳极通过缓冲层3泄漏到阴极,从而增大肖特基二极管的反向漏电。通过引入低铝组分铝镓氮背势垒层可以限制电子进入缓冲层3,从而降低通过缓冲层3泄漏的反向漏电流。
与本发明实施例一提供的肖特基二极管相比,本发明实施例八提供的肖特基二极管通过引入较低铝组分的背势垒层,起到了抑制流过缓冲层的反向漏电的作用。
实施例九:
图13是本发明实施例九提供的肖特基二极管的制作方法。如图13所示,包括以下步骤:
步骤131、在衬底之上依次沉积第一半导体层和第二半导体层。
本步骤中,利用化学气相沉积工艺或物理气相沉积工艺在衬底之上自下而上依次沉积第一半导体层和第二半导体层。衬底、第一半导体层和第二半导体层的材料如实施例一中所述。
步骤132、在第二半导体层的一侧之上形成阴极;
本步骤中,利用电子束蒸发工艺在第二半导体层的一侧之上形成阴极,阴极的材料如实施例一种所述;
步骤133、在第二半导体层和阴极之上沉积第一钝化介质层,采用刻蚀工艺去除阴极之上的第一钝化介质层。
本步骤中,利用化学气相沉积工艺或物理气相沉积工艺在步骤132之后形成的结构之上形成第一钝化介质层,并利用湿法刻蚀工艺或干法刻蚀工艺去除阴极上的第一钝化介质层,仅保留位于第二半导体层之上的第一钝化介质层。第一钝化介质层的材料如实施例一中所述。
步骤134、在阴极的相对一侧,采用刻蚀工艺,在第一钝化介质层、第二半导体层和第一半导体层内,形成阳极沟槽,阳极沟槽底部位于第一半导体层之内。
本步骤中,利用干法刻蚀工艺和/或湿法腐蚀工艺,刻蚀阴极的相对一侧的第一钝化介质层、第二半导体层和第一半导体层,形成阳极沟槽。
步骤135、在阳极沟槽之上形成低功函数阳极,低功函数阳极延伸至第二半导体层上表面。
本步骤中,利用电子束蒸发工艺在步骤134之后形成的结构之上形成低功函数阳极。低功函数阳极的材料如实施例一中所述。
步骤136、在低功函数阳极之上形成高功函数阳极,高功函数阳极覆盖低功函数阳极,并延伸至第二半导体层上表面。
本步骤中,利用电子束蒸发工艺在步骤135之后形成的结构之上形成高功函数阳极,该高功函数阳极覆盖低功函数阳极以及部分第二半导体层。高功函数阳极的材料如实施例一中所述。
优选地,步骤134之后,步骤135之前还包括以下步骤:
步骤145、在阴极和阳极沟槽之间的第一钝化介质层内,形成场板沟槽,场板沟槽的底部位于第一钝化介质层之内或延伸至第二半导体层上表面。
本优选方案中,在高功函数阳极的制作过程中,制作的高功函数阳极覆盖该场板沟槽。
本步骤中,利用干法刻蚀工艺和/或湿法腐蚀工艺,刻蚀阴极和阳极沟槽之间的第一钝化介质层,形成场板沟槽。
优选地,步骤136之后还包括以下步骤:
步骤137、在第一钝化介质层之上形成第二钝化介质层,第二钝化介质层延伸至高功函数阳极上表面。
本步骤中,利用化学气相沉积工艺或物理气相沉积工艺在步骤136之后形成的结构之上形成第二钝化介质层,该第二钝化介质层覆盖部分高功函数阳极。第二钝化介质层的材料如实施例一中所述。
步骤138、在高功函数阳极之上形成第二阳极场板,第二阳极场板延伸至第二钝化介质层上表面。
本步骤中,利用电子束蒸发工艺在步骤137之后形成的结构之上形成第二阳极场板,该第二阳极场板延伸至第二钝化介质层上表面,覆盖部分第二钝化介质层。第二阳极场板的材料如实施例一中所述。
优选地,步骤138之后还包括:
步骤139、在第二钝化介质层之上形成第三钝化介质层,第三钝化介质层延伸至第二阳极场板上表面。
本步骤中,利用化学气相沉积工艺或物理气相沉积工艺在步骤138之后形成的结构之上形成第三钝化介质层,该第三钝化介质层延伸至第二阳极场板上表面,覆盖部分第三钝化介质层。第三钝化介质层的材料如实施例一中所述。
步骤1310、在第二阳极场板之上形成第三阳极场板,第三阳极场板延伸至第三钝化层介质层上表面。
本步骤中,利用化学气相沉积工艺或物理气相沉积工艺在步骤139形成的结构之上形成第三阳极场板,该第三阳极场板延伸至第三钝化层介质层上表面,覆盖部分第三钝化介质层。第三阳极场板的材料如实施例一中所述。
本发明实施例九提供的肖特基二极管的制作方法将肖特基二极管的阳极结构制作成高功函数阳极覆盖低功函数阳极的结构,能够有效的降低肖特基二极管的正向导通电压并抑制反向漏电流,能够得到不仅具有反向漏电小、击穿电压高的特性,还具有正向开启电压低、导通电阻小的特性的肖特基二极管。
上述仅为本发明的较佳实施例及所运用的技术原理。本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由权利要求的范围决定。

Claims (10)

1.一种肖特基二极管,其特征在于,包括:
衬底;
第一半导体层,位于所述衬底之上;
第二半导体层,位于所述第一半导体层之上,所述第一半导体层与所述第二半导体层的交界面处形成有二维电子气;
第一钝化介质层,位于所述第二半导体层之上,所述第一钝化层露出部分所述第二半导体层;
阴极,位于露出的部分所述第二半导体层之上或延伸至所述第一钝化介质层上表面,所述阴极与所述第二半导体层形成欧姆接触;
阳极沟槽,从所述第一钝化介质层延伸至所述二维电子气所在区域或超过所述二维电子气所在区域;
低功函数阳极,位于所述阳极沟槽之上,并延伸至所述第二半导体层上表面,所述低功函数阳极和所述第二半导体层形成肖特基接触;
高功函数阳极,覆盖所述低功函数阳极,所述高功函数阳极和所述第二半导体层形成肖特基接触,所述高功函数阳极和所述低功函数阳极电连接。
2.根据权利要求1所述的肖特基二极管,其特征在于,所述高功函数阳极延伸至所述第一钝化介质层上表面。
3.根据权利要求2所述的肖特基二极管,其特征在于,还包括:
场板沟槽,位于所述高功函数阳极之下的第一钝化介质层之内,所述场板沟槽的底部位于所述第一钝化介质层之内或延伸至所述第二半导体层上表面,所述高功函数阳极覆盖所述场板沟槽。
4.根据权利要求1所述的肖特基二极管,其特征在于,还包括:
第二钝化介质层,位于所述第一钝化介质层之上,并延伸至所述高功函数阳极上表面;
第二阳极场板,位于所述高功函数阳极之上,并延伸至所述第二钝化介质层上表面,所述第二阳极场板与所述高功函数阳极电连接。
5.根据权利要求4所述的肖特基二极管,其特征在于,还包括:
第三钝化介质层,位于所述第二钝化介质层之上,并延伸至所述第二阳极场板上表面;
第三阳极场板,位于所述第二阳极场板之上,并延伸至所述第三钝化层介质层上表面,所述第三阳极场板与所述高功函数阳极电连接。
6.根据权利要求1-5任一所述的肖特基二极管,其特征在于,所述低功函数阳极的功函数为1eV-4.5eV;所述高功函数阳极的功函数大于4.5eV。
7.一种肖特基二极管的制作方法,其特征在于,包括:
在衬底之上依次沉积第一半导体层和第二半导体层;
在所述第二半导体层的一侧之上形成阴极;
在所述第二半导体层和所述阴极之上沉积第一钝化介质层,采用刻蚀工艺去除所述阴极之上的第一钝化介质层;
在所述阴极的相对一侧,采用刻蚀工艺,在所述第一钝化介质层、所述第二半导体层和所述第一半导体层内,形成阳极沟槽,所述阳极沟槽底部位于所述第一半导体层之内;
在所述阳极沟槽之上形成低功函数阳极,所述低功函数阳极延伸至所述第二半导体层上表面;
在所述低功函数阳极之上形成高功函数阳极,所述高功函数阳极覆盖所述低功函数阳极,并延伸至所述第二半导体层上表面。
8.根据权利要求9所述的肖特基二极管的制作方法,其特征在于,在形成所述阳极沟槽之后,以及在所述阳极沟槽之上形成低功函数阳极之前,所述方法还包括:
在所述阴极和所述阳极沟槽之间的第一钝化介质层内,形成场板沟槽,所述场板沟槽的底部位于所述第一钝化介质层之内或延伸至所述第二半导体层上表面。
9.根据权利要求8所述的肖特基二极管的制作方法,其特征在于,在所述低功函数阳极之上形成高功函数阳极之后,所述方法还包括:
在所述第一钝化介质层之上形成第二钝化介质层,所述第二钝化介质层延伸至所述高功函数阳极上表面;
在所述高功函数阳极之上形成第二阳极场板,所述第二阳极场板延伸至所述第二钝化介质层上表面。
10.根据权利要求9所述的肖特基二极管的制作方法,其特征在于,在所述高功函数阳极之上形成第二阳极场板之后,所述方法还包括:
在所述第二钝化介质层之上形成第三钝化介质层,所述第三钝化介质层延伸至所述第二阳极场板上表面;
在所述第二阳极场板之上形成第三阳极场板,所述第三阳极场板延伸至所述第三钝化层介质层上表面。
CN201510075753.3A 2015-02-12 2015-02-12 一种肖特基二极管及其制作方法 Active CN104882491B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510075753.3A CN104882491B (zh) 2015-02-12 2015-02-12 一种肖特基二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510075753.3A CN104882491B (zh) 2015-02-12 2015-02-12 一种肖特基二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN104882491A true CN104882491A (zh) 2015-09-02
CN104882491B CN104882491B (zh) 2018-05-15

Family

ID=53949905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510075753.3A Active CN104882491B (zh) 2015-02-12 2015-02-12 一种肖特基二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN104882491B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104154A (zh) * 2016-02-23 2017-08-29 北京大学 肖特基二极管及其制作方法
CN108133884A (zh) * 2017-12-08 2018-06-08 扬州国宇电子有限公司 肖特基势垒整流器及其制备方法
CN108666360A (zh) * 2017-03-29 2018-10-16 北京大学 一种提高GaN L-FER反向击穿电压的器件结构及实现方法
CN110729362A (zh) * 2019-10-15 2020-01-24 西安电子科技大学 基于低功函数阳极金属的低开启电压GaN微波二极管及制备方法
CN112420850A (zh) * 2019-08-23 2021-02-26 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
CN113659013A (zh) * 2021-06-29 2021-11-16 西安电子科技大学 p型氧化物介质复合混合阳极的肖特基二极管及制作方法
WO2024114254A1 (zh) * 2022-11-30 2024-06-06 华南理工大学 一种肖特基势垒二极管及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101562182A (zh) * 2008-04-02 2009-10-21 香港科技大学 集成的hemt和横向场效应整流器组合、方法及系统
US20140138698A1 (en) * 2012-11-16 2014-05-22 Vishay General Semiconductor Llc GaN-BASED SCHOTTKY DIODE HAVING DUAL METAL, PARTIALLY RECESSED ELECTRODE
CN104091835A (zh) * 2014-06-17 2014-10-08 中国科学院半导体研究所 一种氮化镓异质结肖特基二极管及其制备方法
CN104332504A (zh) * 2014-07-08 2015-02-04 中山大学 一种GaN基异质结肖特基二极管器件及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101562182A (zh) * 2008-04-02 2009-10-21 香港科技大学 集成的hemt和横向场效应整流器组合、方法及系统
US20140138698A1 (en) * 2012-11-16 2014-05-22 Vishay General Semiconductor Llc GaN-BASED SCHOTTKY DIODE HAVING DUAL METAL, PARTIALLY RECESSED ELECTRODE
CN104091835A (zh) * 2014-06-17 2014-10-08 中国科学院半导体研究所 一种氮化镓异质结肖特基二极管及其制备方法
CN104332504A (zh) * 2014-07-08 2015-02-04 中山大学 一种GaN基异质结肖特基二极管器件及其制作方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104154A (zh) * 2016-02-23 2017-08-29 北京大学 肖特基二极管及其制作方法
CN108666360A (zh) * 2017-03-29 2018-10-16 北京大学 一种提高GaN L-FER反向击穿电压的器件结构及实现方法
CN108666360B (zh) * 2017-03-29 2021-08-03 北京大学 一种提高GaN L-FER反向击穿电压的器件结构及实现方法
CN108133884A (zh) * 2017-12-08 2018-06-08 扬州国宇电子有限公司 肖特基势垒整流器及其制备方法
CN108133884B (zh) * 2017-12-08 2019-08-16 扬州国宇电子有限公司 肖特基势垒整流器及其制备方法
CN112420850A (zh) * 2019-08-23 2021-02-26 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
CN112420850B (zh) * 2019-08-23 2024-04-12 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
CN110729362A (zh) * 2019-10-15 2020-01-24 西安电子科技大学 基于低功函数阳极金属的低开启电压GaN微波二极管及制备方法
CN113659013A (zh) * 2021-06-29 2021-11-16 西安电子科技大学 p型氧化物介质复合混合阳极的肖特基二极管及制作方法
WO2024114254A1 (zh) * 2022-11-30 2024-06-06 华南理工大学 一种肖特基势垒二极管及其制备方法和应用

Also Published As

Publication number Publication date
CN104882491B (zh) 2018-05-15

Similar Documents

Publication Publication Date Title
CN104882491A (zh) 一种肖特基二极管及其制作方法
JP6080938B2 (ja) トランジスタセルおよびエンハンスメントセルを有する半導体装置
TWI813243B (zh) 包含漸變空乏層的三族氮化物裝置
JP5693831B2 (ja) トランジスタ
CN104465795A (zh) 一种肖特基二极管及其制作方法
CN103178107B (zh) 具有改进的击穿电压性能的高电子迁移率晶体管结构
US8618626B2 (en) Trench Schottky rectifier device and method for manufacturing the same
CN105280725B (zh) 一种氮化镓二极管及其制作方法
EP2955755A1 (en) Nitride high-voltage component and manufacturing method therefor
US10141399B2 (en) Semiconductor device
CN108493257B (zh) 肖特基二极管及其制造方法
CN102446980A (zh) 一种低正向压降肖特基二极管及其制造方法
US9966372B2 (en) Semiconductor device and method of manufacturing semiconductor device having parallel contact holes between adjacent trenches
CN105470294A (zh) 一种垂直型氮化镓功率开关器件及其制备方法
CN102916055A (zh) 一种沟槽肖特基势垒二极管及其制造方法
JP2009224485A (ja) ダイオードとその製造方法
JP2009182217A (ja) 半導体装置およびその製造方法
CN103247538A (zh) 一种集成肖特基分裂栅型沟槽功率mos器件
CN111477678B (zh) 一种基于叉指结构的横向肖特基二极管及其制备方法
JP2010263087A (ja) トランジスタ
CN106158984B (zh) 二极管元件及其制造方法
CN208873725U (zh) 一种基于纳米沟道阵列的薄势垒GaN SBD器件
CN108198758B (zh) 一种垂直结构的氮化镓功率二极管器件及其制作方法
CN102569422A (zh) 一种肖特基整流器件及制造方法
CN105355666A (zh) 一种高压肖特基二极管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant