CN108493257B - 肖特基二极管及其制造方法 - Google Patents

肖特基二极管及其制造方法 Download PDF

Info

Publication number
CN108493257B
CN108493257B CN201810456701.4A CN201810456701A CN108493257B CN 108493257 B CN108493257 B CN 108493257B CN 201810456701 A CN201810456701 A CN 201810456701A CN 108493257 B CN108493257 B CN 108493257B
Authority
CN
China
Prior art keywords
electrode
schottky diode
layer
semiconductor layer
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810456701.4A
Other languages
English (en)
Other versions
CN108493257A (zh
Inventor
裴轶
裴晓延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gpower Semiconductor Inc
Original Assignee
Gpower Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gpower Semiconductor Inc filed Critical Gpower Semiconductor Inc
Publication of CN108493257A publication Critical patent/CN108493257A/zh
Application granted granted Critical
Publication of CN108493257B publication Critical patent/CN108493257B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种肖特基二极管及其制造方法。该肖特基二极管包括：半导体层、位于半导体层一侧的三端端口，该三端端口包括第一电极和第二电极以及位于第一电极与第二电极之间的第三电极。其中，第二电极与半导体层肖特基接触，且第二电极与第三电极电连接形成肖特基二极管的阳极。第一电极与半导体层欧姆接触，作为肖特基二极管的阴极。通过上述设置，以在第三电极反偏电压增加达到其阈值电压时，第三电极下方沟道层完全被耗尽层夹断，随第二电极上施加的反偏电压继续增加，第三电极下方的耗尽层逐渐向第一电极和第二电极展宽，此时肖特基二极管上施加的反偏电压主要由第三电极下方的耗尽层来承担，使得二极管的反向耐压能力更强、漏电更小。

Description

肖特基二极管及其制造方法
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种肖特基二极管及其制造方法。
背景技术
第三代半导体材料氮化镓(GaN)作为宽禁带半导体材料，具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，已经成为目前的研究热点。在电子器件方面，氮化镓材料比硅和砷化镓更适合于制造高温、高频、高压和大功率器件，氮化镓基电子器件具有很好的应用前景。
氮化镓肖特基二极管通常被应用于功率电子领域，这对二极管的功耗有较高的要求，例如要求氮化镓肖特基二极管反向能承受大电压、反向漏电小以及开启电压小。
传统氮化镓肖特基二极管一般是通过增加肖特基势垒高度来提高肖特基二极管的反向耐压和减小漏电。但增加肖特基势垒高度又会导致二极管正向开启电压增加。
发明内容
有鉴于此，本发明的目的在于提供一种肖特基二极管及其制造方法，以解决上述问题。
为实现上述目的，本发明提供如下技术方案：
一种肖特基二极管，所述肖特基二极管包括：
半导体层；
位于所述半导体层一侧的三端端口，该三端端口包括第一电极和第二电极以及位于所述第一电极与第二电极之间的第三电极，其中，所述第二电极的至少一部分延伸至所述半导体层内，并与所述半导体层肖特基接触，且所述第二电极与第三电极电连接形成所述肖特基二极管的阳极，所述第一电极与所述半导体层欧姆接触，作为所述肖特基二极管的阴极。
其中，当所述肖特基二极管承受反偏电压时，所述第三电极下方形成耗尽层。可选地，所述第三电极距所述第二电极预设距离。
可选地，所述肖特基二极管包括一个或多个场板，所述场板向所述第三电极和所述第一电极中的至少一个方向延伸，且延伸部分位于所述第一电极和所述第三电极之间。
可选地，所述肖特基二极管还包括第一场板，所述第一场板与所述第一电极电连接，并向所述第三电极方向延伸。
可选地，所述肖特基二极管还包括第二场板，所述第二场板位于所述第一场板上方，所述第二场板与所述第一电极电连接，并向所述第三电极方向延伸。
可选地，所述肖特基二极管还包括第三场板，所述第三场板与所述第三电极电连接，并向所述第一电极方向延伸。
可选地，所述肖特基二极管还包括第四场板，所述第四场板位于所述第三场板上方，所述第四场板与所述第三电极电连接，并向所述第一电极方向延伸。
可选地，所述肖特基二极管还包括位于所述第三电极和半导体层之间的介质层。
可选地，所述半导体层包括：衬底、位于衬底一侧的缓冲层、位于所述缓冲层远离所述衬底一侧的沟道层、位于所述沟道层远离所述缓冲层一侧的势垒层。
可选地，所述第二电极靠近所述第三电极的一侧包括第一倾斜面，所述第一倾斜面与所述势垒层的上表面斜交，形成第一倾角。
可选地，所述第二电极延伸至所述势垒层内或所述沟道层内，所述第二电极靠近所述第三电极的一侧还包括第二倾斜面，所述第二倾斜面与所述势垒层和/或所述沟道层斜交，形成第二倾角。
一种肖特基二极管制造方法，所述方法包括：
提供一半导体层；
在所述半导体层上形成与所述半导体层欧姆接触的第一电极，作为所述肖特基二极管的阴极；
在所述半导体层上形成与所述半导体层肖特基接触的第二电极；
在所述半导体层上形成位于所述第一电极和第二电极之间第三电极；
电连接所述第二电极和第三电极，使所述第二电极和第三电极共同作为肖特基二极管的阳极；
其中，当所述肖特基二极管承受反偏电压时，所述第三电极下方形成耗尽层以承受所述反偏电压。
可选地，所述方法还包括：
在所述第一电极和/或第三电极上形成与所述第一电极和/或第三电极电连接的一个或多个场板，所述场板向所述第三电极和所述第一电极中的至少一个方向延伸，且延伸部分位于所述第一电极和所述第三电极之间。
本发明提供的肖特基二极管及其制造方法，在阳极反向偏置时，由于第三电极与第二电极电连接，此时第三电极上施加负偏压、逐渐耗尽栅下沟道层中的二维电子气。并且，当第三电极负偏压继续增加达到其阈值电压时，第三电极下方沟道层完全被耗尽层夹断，随肖特基二极管的第二电极上施加的反偏电压继续增加，第三电极下方的耗尽层逐渐向两侧展宽。此时，耗尽层呈高阻特性、内部可移动的自由电子很少，肖特基二极管上施加的反偏电压主要由第三电极下方的耗尽层来承担，再通过第三电极上方设置场板控制第三电极下方的耗尽层的展宽，使其不会影响第二电极端的二维电子气分布。因此，与利用肖特基结承受反偏电压的传统肖特基二极管相比，本发明提供的肖特基二极管反向耐压能力更强、漏电更小。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例一提供的一种肖特基二极管的结构示意图。
图2为本发明实施例二提供的一种肖特基二极管的结构示意图。
图3为本发明实施例二提供的另一种肖特基二极管的结构示意图。
图4为本发明实施例二提供的另一种肖特基二极管的结构示意图。
图5为本发明实施例二提供的另一种肖特基二极管的结构示意图。
图6为本发明实施例三提供的一种肖特基二极管的结构示意图。
图7为本发明实施提供的一种肖特基二极管制造方法的流程图。
图7-1-图7-12为本发明实施例提供的肖特基二极管制造方法各工艺流程步骤中分别制造所述肖特基二极管各组成部分的结构示意图。
图8为一实施方式中图7所示步骤S150包括的子步骤的示意图。
图9为一实施方式中图7所示步骤S170包括的子步骤的示意图。
图10为本发明实施例提供的另一种肖特基二极管制造方法的流程图。
图11为本发明实施例提供的另一种肖特基二极管制造方法的流程图。
图标：1-肖特基二极管；110-半导体层；130-第一电极；140-第二电极；150-第三电极；111-衬底；112-缓冲层；113-沟道层；114-势垒层；160-第一钝化层；155-介质层；170-第一场板；175-第二场板；180-第三场板；185-第四场板；173-第二钝化层；177-第三钝化层；183-第四钝化层；187-第五钝化层；141-第一倾斜面；142-第一倾角；145-第二倾斜面；146-第二倾角；161-第一窗口；162-第三倾斜面；163-第二窗口；164-第四倾斜面；165-第三窗口。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。在本发明的描述中，术语“第一”、“第二”、“第三”、“第四”等仅用于区分描述，而不能理解为只是或暗示相对重要性。
实施例一
图1示出了本发明实施例提供的肖特基二极管1的结构示意图。所述肖特基二极管1包括：半导体层110、第一电极130、第二电极140和第三电极150。其中，所述第一电极130、第二电极140和第三电极150位于所述半导体层110的一侧，形成三端端口。
半导体层110可以是由一种或多种半导体材料构成的单层、双层或多层结构。在一种实施方式中，所述半导体层110包括：衬底111、缓冲层112、沟道层113和势垒层114。应理解，在其它实施例或其它半导体结构中，所述半导体层110还可以包括更多或更少的层次。
衬底111起支撑缓冲层112的作用。衬底111可以是由蓝宝石(Sapphire)、碳化硅(SiC)、硅(Si)、铌酸锂、稀土氧化物、氮化镓(GaN)或任何其他适合的材料制成。例如，衬底111可以由硅(Si)制成。
所述缓冲层112位于所述衬底111一侧。所述缓冲层112由铟铝镓氮(InAlGaN)、铝镓氮(AlGaN)、铟铝氮(InAlN)、铝氮(AlN)、氮化镓(GaN)和其它半导体材料中的至少一种材料制成。例如，所述缓冲层112为氮化镓(GaN)层。
所述沟道层113位于所述缓冲层112远离所述衬底111一侧，用以提供二维电子气(Two Dimensional Electron Gas，2DEG)运动的沟道。所述沟道层113可为非掺杂、n型掺杂或n型局部掺杂的GaN、AlxGa1-xN、InxAl1-xN或AlN中的一种或多种，0＜x＜1。例如，所述沟道层113是非故意掺杂的GaN层。
所述势垒层114位于所述沟道层113远离所述缓冲层112的一侧，所述势垒层114可为AlyGa1-yN、InyAl1-yN或AlN中的一种或多种，0＜y＜1。例如，所述势垒层114为非故意掺杂的铝镓氮(AlGaN)层。所述沟道层113和势垒层114组合形成异质结结构，且在异质结界面处靠近沟道层113形成二维电子气(2DEG)。
第一电极130和第二电极140位于所述半导体层110一侧。例如，所述第一电极130可以位于所述半导体层110的势垒层114远离沟道层113的一侧。所述第一电极130的底部可以延伸至所述半导体层110的势垒层114或所述沟道层113中。可选地，所述第一电极130的底部在形成的二维电子气(2DEG)的上方。所述第二电极140可以位于所述半导体层110的势垒层114远离沟道层113的一侧。所述第二电极140的底部可以延伸至所述半导体层110的势垒层114或所述沟道层113中。所述第二电极140的底部可以在形成的二维电子气(2DEG)的上方，也可以在形成的二维电子气(2DEG)中或者下方。第一电极130与半导体层110的接触类型为欧姆接触。第二电极140与半导体层110的接触类型为肖特基接触。所述第一电极130和第二电极140可以是由镍(Ni)、铝(Al)、钛(Ti)、金(Au)等一种或多种金属材料制成。例如，所述第一电极130可以由钛铝镍金合金，高温退火后而成。所述第二电极140的材料可以为镍(Ni)。
可选地，在所述第一电极130和第二电极140之间还包括第一钝化层160。所述第一钝化层160位于所述半导体层110上。所述第一钝化层160可以是由氮化硅、氧化硅、氮化铝、氧化铝中的一种或多种材料制成。
所述第三电极150位于所述第一电极130和第二电极140之间。所述第三电极150的截面可以是矩形、T形等形状。在第三电极150与半导体层110之间还包括介质层155。使得所述第三电极150、介质层155和半导体层110形成MIS结构。介质层155既作为钝化层，又作为绝缘层，可有效降低第三电极150漏电电流，调节沟道层的开启电压。介质层155可以由氮化硅(SiN)、二氧化硅(SiO2)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化铪铝(HfAlOx)等高介电常数中的至少一种材料制成。第三电极150可以是由镍(Ni)、铝(Al)、钛(Ti)、金(Au)等一种或多种金属材料制成。例如，所述第三电极150可以是由镍金合金制成。第三电极150可以是单层金属，也可以是多层金属的层叠。
第二电极140与第三电极150电连接形成所述肖特基二极管1的阳极。其中，第二电极140与第三电极150可以是，但不限于，通过一种或多种金属等导电材料实现电连接。所述第一电极130与所述半导体层110欧姆接触，作为所述肖特基二极管1的阴极。
通过上述设置，当对所述肖特基二极管1的第二电极140施加的反偏电压时，由于第三电极150与第二电极140电连接，此时第三电极150上施加负偏压、逐渐耗尽栅下沟道层113中的二维电子气。并且，当第三电极150负偏压继续增加达到其阈值电压时，第三电极150下方沟道层113完全被耗尽层夹断，随肖特基二极管1的第二电极140上施加的反偏电压继续增加，第三电极150下方的耗尽层逐渐向两侧展宽，此时肖特基二极管1上施加的反偏电压主要由第三电极150下方的耗尽层来承担。由于耗尽层呈高阻特性、内部可移动的自由电子很少，因此，与利用肖特基结承受反偏电压的传统肖特基二极管1相比，本发明提供的肖特基二极管1反向耐压能力更强、漏电更小。
可选地，为了使降低第二电极140所承受的反偏电压，并且使器件承受的反偏电压靠近第二电极140所在位置，所述第三电极150距所述第二电极140预设距离。所述预设距离使得第三电极150相对远离第一电极130而靠近第二电极140。优选地，在所述第三电极150和所述第二电极140之间预设距离小于所述第三电极150和所述第一电极130之间距离的一半。当对肖特基二极管1阳极施加的正偏电压到达一定值时，肖特基二极管1电流迅速增加，此时肖特基二极管1开启。在本实施例中，为了降低所述第三电极150对第二电极140附近的二维电子气分布的影响，需设置第三电极150和所述第二电极140之间距离大于等于1.1um，因此本发明实施例提供的肖特基二极管1的正向开启电压不会发生退化。从而保证了正向开启电压不受影响的情况下提高耐压和降低漏电。
实施例二
本实施例与实施例一大致相同，不同之处在于，实施例二中，所述肖特基二极管1还包括场板。
所述场板可以是由金属单质、合金或复合金属等导电材料制成，具体材料根据工艺及器件要求而定。场板的厚度及长度等根据工艺及器件设计要求而定，在此不作限定。场板的个数可以是一个、两个或多个，在此不作限定。场板的结构可以是均匀场板、台阶场板、多层场板、双层场板及单层场板。场板的连接方式可以有多种类型，例如，与第一电极130相连，与第三电极150相连，与第一电极130和第三电极150同时连接，单独连接一个独立电位，或者不接任何电位而作为浮空场板。具有与第一电极130和/或第三电极150电连接的场板的肖特基二极管1，其场板向第三电极150/或第一电极130方向延伸，且延伸部分位于第一电极130和第三电极150之间，能够调制第三电极150附近的电场，且对第三电极150下方的耗尽层向第二电极140的展宽起到抑制作用，进一步减小第三电极150对第二电极140附近的二维电子气的影响。最终提高肖特基二极管1的耐压值。
例如，如图2所示，所述肖特基二极管1包括第一场板170。所述第一场板170与第一电极130电连接，并向所述第三电极150方向延伸。可选地，所述第一场板170不超过第三电极150靠近第一电极130的边缘。
如图3所示，所述肖特基二极管1还可以包括第二场板175，所述第二场板175位于所述第一场板170上方，且与第一电极130电连接，并向所述第三电极150方向延伸。可选地，所述第二场板175越过第一场板170上方，向第三电极150方向延伸。可选地，所述第二场板175不超过第三电极150靠近第一电极130的边缘。可以理解，在其它实施例中，还可以在所述第二场板175上方设置更多的与所述第一电极130电连接的场板。
如图4所示，所述肖特基二极管1包括第三场板180。所述第三场板180与第三电极150电连接，并向所述第一电极130方向延伸。
如图5所示，所述肖特基二极管1还可以包括第四场板185，所述第四场板185位于所述第三场板180上方，且与第三电极150电连接，并向所述第一电极130方向延伸。可以理解，在其它实施例中，还可以在所述第四场板185上方设置更多的与所述第三电极150电连接的场板。
可选地，图2所示的肖特基二极管1还包括位于第一电极130和第二电极140之间的第二钝化层173。所述第二钝化层173位于所述介质层155和第三电极150上方，且位于所述第一场板170下方。
可选地，图3所示的肖特基二极管1还包括位于第一电极130和第二电极140之间的第三钝化层177。所述第三钝化层177位于所述第一场板170和第三电极150上方，且位于所述第二场板175下方。
可选地，图4所示的肖特基二极管1还包括位于第一电极130、第三电极150和第二电极140之间的第四钝化层183。所述第四钝化层183位于所述介质层155上方，且位于所述第三场板180下方。
可选地，图5所示的肖特基二极管1还包括位于第三电极150和第二电极140之间的第五钝化层187。可选地，所述第五钝化层187还可以位于第一电极130、第三电极150和第二电极140之间。所述第五钝化层187位于所述第四钝化层183上方，且位于所述第四场板185下方。
其中，所述第二钝化层173、第三钝化层177、第四钝化层183和第五钝化层187可以是由氮化硅、氧化硅、氮化铝、氧化铝中的一种或多种材料制成。
实施例三
图6是本发明实施例三提供的肖特基二极管1的结构示意图。本实施例与实施例一大致相同，不同之处在于，所述第二电极140靠近所述第三电极150的一侧包括第一倾斜面141，所述第一倾斜面141与所述势垒层114的上表面斜交，形成第一倾角142。在一个示例中，所述第一倾斜面141可以形成于所述第二电极140的一个侧壁。此时，第二电极140可以位于所述半导体层110的势垒层114远离沟道层113的一侧。所述第二电极140的底部可以在形成的二维电子气(2DEG)的上方，也可以在形成的二维电子气(2DEG)中或者下方。可选地，当第二电极140延伸至所述势垒层114内或所述沟道层113内，所述第二电极140靠近所述第三电极150的一侧还包括第二倾斜面145，所述第二倾斜面145与所述势垒层114和/或所述沟道层113斜交，形成第二倾角146。例如，第二电极140延伸至势垒层114，第二倾斜面145与势垒层114斜交，第二倾角146可以为第二倾斜面145与势垒层114的夹角。第二电极140延伸至沟道层113内，第二倾斜面145与势垒层114和沟道层113斜交，第二倾角146可以为第二倾斜面145与沟道层113的夹角。第二电极140延伸至沟道层113内，第二倾斜面145还可以是与沟道层113斜交，第二倾角146可以为第二倾斜面145与沟道层113的夹角。其中，所述第一倾角142和第二倾角146不等于90度，为了增大第二电极140在远离衬底一侧的相对面积，从而进一步优化调制电场峰值，优选地，设置所述第一倾角142小于等于第二倾角146。
在一种实施方式中，所述第一倾角142的角度大于25度且小于90度，优选地，所述第一倾角142大于30度且小于86度；所述第二倾角146的角度大于35度且小于90度，优选地，所述第二倾角146大于40度且小于86度。
由于第一倾角142和第二倾角146不再是直角，因此本实施例提供的肖特基二极管1的第二电极140附近形成的电场峰值与实施例一中的肖特基二极管1不同，对第一倾角142和第二倾角146进行调节能够改变肖特基二极管1的正向开启电压，也能够在肖特基二极管1反偏时调制第二电极140附近的强电场。
应理解，实施例一、实施例二、实施例三提供的肖特基二极管1还可以任意组合。例如，组合后的肖特基二极管1可以不仅包括与第三电极150连接的场板，还包括与第一电极130连接的场板。组合后的肖特基二极管1可以包括与第三电极150连接的场板，并且其第二电极140靠近所述第三电极150的一侧包括第一倾斜面141和第二倾斜面145。组合后的，肖特基二极管1可以包括与第一电极130连接的场板，并且其第二电极140靠近所述第三电极150的一侧包括第一倾斜面141和第二倾斜面145。
本发明实施例还提供一种肖特基二极管1的制造方法。请参阅图7，是本发明较佳实施例提供的一种肖特基二极管1的制造方法的流程图。下面将对图7所示的具体流程进行详细阐述。
步骤S110，提供一半导体层110。
如图7-1所示，半导体层110可以是由一种或多种半导体材料构成的单层、双层或多层结构。例如，所述半导体层110可以由依次层叠的衬底111、缓冲层112、沟道层113和势垒层114制成。所述沟道层113和势垒层114组合形成异质结结构，且在异质结界面处靠近沟道层113形成二维电子气(2DEG)。
步骤S120，在所述半导体层110上形成与所述半导体层110欧姆接触的第一电极130。
第一电极130与半导体层110欧姆接触，作为所述肖特基二极管1的阴极。形成所述第一电极130的方法可以是，在半导体层110上方涂覆光刻胶，显影后在曝光区域干法刻蚀出第一电极130区域，经金属蒸发、剥离和退火后形成第一电极130欧姆接触。如图7-2所示，所述第一电极130可以位于所述半导体层110的势垒层114远离沟道层113的一侧。第一电极130的位置除了如图7-2所示，还可以是，所述第一电极130的底部可以延伸至所述半导体层110的势垒层114或所述沟道层113中。可选地，所述第一电极130的底部在形成的二维电子气(2DEG)的上方。所述第一电极130可以是由镍(Ni)、铝(Al)、钛(Ti)、金(Au)等一种或多种金属材料制成。例如，所述第一电极130的材料可以钛铝镍金合金。
步骤S130，在所述半导体层110上形成第一钝化层160。
如图7-3所示，在所述半导体层110的势垒层114上形成第一钝化层160。例如，可以利用薄膜沉积工艺形成所述第一钝化层160。所述第一钝化层160可以是由氮化硅、氧化硅、氮化铝、氧化铝中的一种或多种材料制成。
步骤S150，在所述半导体层110上形成与所述半导体层110肖特基接触的第二电极140。
请参阅图8可选地，步骤S150包括子步骤S151、子步骤S153和子步骤S155。
子步骤S151，刻蚀所述第一钝化层160形成第一窗口161。
其中，第一窗口161的刻蚀方法可以是，在第一钝化层160上方涂覆光刻胶，显影后在曝光区域干法刻蚀出第一窗口161，如图7-4所示，以能够形成图1所示的第二电极140。如图7-5所示，第一窗口161还可以有第三倾斜面162，以能够形成图6所示的具有与势垒层114的上表面斜交的第一倾斜面141的第二电极140。第三倾斜面162的倾斜角度可以通过控制刻蚀气体的比例来形成。
子步骤S153，刻蚀所述第一窗口161下方的半导体层110形成第二窗口163。
其中，第二窗口163的刻蚀方法可以与第一窗口161的刻蚀方法相同，利用涂覆光刻胶曝光显影刻蚀。所述第二窗口163的刻蚀深度可以选择超过或不超过二维电子气(2DEG)。如图7-6所示，所述第二窗口163可以是直角，以能够形成图1所示的第二电极140。如图7-7所示，所述第二窗口163还可以具有第四倾斜面164，以能够形成图6所示的具有与势垒层114和/或沟道层113斜交的第二倾斜面145的第二电极140。第四倾斜面164的倾斜角度可以通过控制刻蚀气体的比例来形成。
子步骤S155，在所述第一窗口161和第二窗口163上形成与所述半导体层110肖特基接触的第二电极140。
详细地，可以通过在第一窗口161和第二窗口163蒸发金属，形成第二电极140。根据子步骤S151和子步骤S153形成的第一窗口161和第二窗口163的形状，第二电极140的形状可以如图7-8或图7-9所示。该金属可以是具有较大的功函数，并与第二电极140下方的半导体层110形成肖特基结。可选地，所述第二电极140的材料可以为镍。
应理解，由于第二电极140的形状对制作第三电极150及电连接第三电极150与第二电极140的步骤影响不大，因此在下面的步骤中，仅以直角的第二电极140示意。
步骤S170，在所述半导体层110上形成位于所述第一电极130和第二电极140之间第三电极150。
请参阅图9，可选地，步骤S170包括子步骤S171、子步骤S173和子步骤S175。
子步骤S171，刻蚀所述第一钝化层160形成位于所述第一电极130和第二电极140之间的第三窗口165。
如图7-10所示，第三窗口165可以以刻蚀至势垒层114为止，并使第三窗口165距离第二电极140预设距离。第三窗口165形成方法可以是，在所述第一钝化层160上方涂覆一层光刻胶，曝光显影第三电极150区域，再刻掉第三窗口165区域的第一钝化层160，去除光刻胶后形成所述第三窗口165。
子步骤S173，在所述第一钝化层160和第三窗口165上沉积介质层155。
如图7-11所示，这一介质层155既作为钝化层，又作为绝缘层，可有效降低第三电极150漏电电流，调节沟道层的关断电压。其中，介质层155可以由氮化硅(SiN)、二氧化硅(SiO2)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化铪铝(HfAlOx)等高介电常数中的至少一种材料制成。该介质可以层利用薄膜沉积工艺形成。
子步骤S175，在所述第三窗口165的介质层155上方形成第三电极150。
所述第三电极150的截面可以是矩形、T形等形状。例如，如图7-12所示，在所述第三窗口165的介质层155上方形成T形的第三电极150。所述第三电极150可以是由镍金合金制成。所述第三电极150、介质层155和势垒层114形成MIS结构。
步骤S190，电连接所述第二电极140和第三电极150。
电连接所述第二电极140和第三电极150，形成如图1所示的肖特基二极管1。所述第二电极140和第三电极150共同作为所述肖特基二极管1的阳极。电连接的方式可以是通过一种或多种金属等导电材料连接。
通过上述设置，当对所述肖特基二极管1的阳极施加的反偏电压时，所述第三电极150下方形成耗尽层以承受所述反偏电压，从而提高所述肖特基二极管1反向耐压值及减小漏电。并且，由于第三电极150并未影响所述肖特基二极管1的第二电极140附近的二维电子气分布，因此该肖特基二极管1的正向开启电压不会发生退化。
可选地，请参阅图10，所述方法还包括步骤S201和步骤S203。
步骤S201，在所述第一电极130上形成与所述第一电极130电连接，并向所述第三电极方向延伸的第一场板170。
第一场板170的形成方法可以是，在所述介质层155和第三电极150上方沉积第二钝化层173，第二钝化层173位于第一电极130和第二电极140之间。光刻形成第一场板170区域，可选地，该第一场板170区域从第一电极130向第三电极150延伸且不超过第三电极150靠近第一电极130的一侧。经金属蒸发、剥离后在第一场板170区域形成第一场板170，以形成如图2所示的肖特基二极管1。
步骤S203，在所述第一电极130上形成位于所述第一场板170上方且与所述第一电极130电连接，并向所述第三电极150方向延伸的第二场板175。
第二场板175的形成方法可以是，在所述第一场板170和第三电极150上方沉积第三钝化层177，第三钝化层177位于第一电极130和第二电极140之间。光刻形成第二场板175区域，可选地，该第二场板175区域从第一电极130越过第一场板170上方并向第三电极150方向延伸且不超过第三电极150靠近第一电极130的一侧。经金属蒸发、剥离后在第二场板175区域形成第二场板175，以形成如图3所示的肖特基二极管1。
应理解，重复与步骤S201和步骤S203类似的步骤，还可以形成包括多层与第一电极130连接的场板的肖特基二极管1。
可选地，请参阅图11，所述方法还包括步骤S205和步骤S207。
步骤S205，在所述第三电极150上形成与所述第三电极150电连接，并向所述第一电极130方向延伸的第三场板180。
第三场板180的形成方法可以是，在所述介质层155上方沉积第四钝化层183，第四钝化层183位于第一电极130、第三电极150和第二电极140之间。光刻形成第三场板180区域，可选地，该第三场板180区域从第三电极150上方向第一电极130方向延伸。经金属蒸发、剥离后在第三场板180区域形成第三场板180，以形成如图4所示的肖特基二极管1。
步骤S207，在所述第三电极150上形成位于所述第三场板180上方且与所述第三电极150电连接，并向所述第一电极130方向延伸的第四场板185。
第四场板185的形成方法可以是，在所述第四钝化层183上方沉积第五钝化层187，第五钝化层187位于第一电极130、第三电极150和第二电极140之间。光刻形成第四场板185区域，可选地，该第四场板185区域从第三电极150上方向第一电极130方向延伸。经金属蒸发、剥离后在第四场板185区域形成第四场板185，以形成如图5所示的肖特基二极管1。
应理解，重复与步骤S205和步骤S207类似的步骤，还可以形成包括多层与第三电极150连接的场板的肖特基二极管1。
还应理解，实施与步骤S201、步骤S203、步骤S205和步骤S207类似的步骤，还可以形成不仅包括与第一电极130连接的场板，还包括与第三电极150连接的场板的肖特基二极管1，以及，当第一窗口161和第二窗口163包括第一倾斜面141和第二倾斜面145时，形成的包括场板的肖特基二极管1的第二电极140也包括第一倾斜面141和第二倾斜面145，其截面不是图2、图3、图4和图5所示的矩形。
综上，本发明实施例提供的肖特基二极管1及其制造方法，通过将第二电极140与第三电极150电连接作为阳极，将第一电极130作为阴极，以在阳极正向偏置时，在第二电极140附近的区域2DEG不断聚集，当达到该肖特基二极管1的开启电压后，正向电流迅速增加。在阳极反向偏置时，经历两个阶段：当反偏电压小于该肖特基二极管1的第三电极150的MIS结构阈值电压时，此时第三电极150下方的耗尽层不足以使沟道层113夹断，该肖特基二极管1在这一阶段的反偏特性与传统肖特基二极管1的相同。当反偏电压超过该肖特基二极管1的第三电极150的MIS结构阈值电压后，第三电极150下方沟道层113中的二维电子气被耗尽，即沟道层113被耗尽层夹断，并且随反偏电压的增加，耗尽层逐渐向两侧方向扩展。由于耗尽层呈高阻特性、内部可移动的自由电子很少，因此，与利用肖特基结承受反偏电压的传统肖特基二极管1相比，本发明实施例提供的肖特基二极管1反向耐压能力更强、漏电更小。也即，本发明实施例提供的肖特基二极管1相比传统肖特基二极管1，在保证正向开启电压不退化的同时，还具有更高的反向耐压值和更小的反向漏电。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接。可以是机械连接，也可以是电性连接。可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中，还需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种肖特基二极管，其特征在于，包括：
半导体层；和
位于所述半导体层一侧的三端端口；
所述三端端口包括第一电极、第二电极以及位于所述第一电极与所述第二电极之间的第三电极，其中，所述第二电极的至少一部分延伸至所述半导体层内，并与所述半导体层形成肖特基接触，且所述第二电极与所述第三电极电连接形成所述肖特基二极管的阳极，所述第一电极与所述半导体层欧姆接触，作为所述肖特基二极管的阴极；
其中，当所述肖特基二极管承受反偏电压时，所述第三电极下方形成耗尽层；
所述第三电极距所述第二电极预设距离，且所述预设距离大于或等于1.1μm。
2.根据权利要求1所述的肖特基二极管，其特征在于，进一步包括一个或多个场板，所述场板向所述第三电极和所述第一电极中的至少一个方向延伸，且延伸部分位于所述第一电极和所述第三电极之间。
3.根据权利要求2所述的肖特基二极管，其特征在于，所述一个或多个场板包括第一场板，所述第一场板与所述第一电极电连接，并向所述第三电极方向延伸。
4.根据权利要求3所述的肖特基二极管，其特征在于，所述一个或多个场板还包括位于所述第一场板上方的第二场板，所述第二场板与所述第一电极电连接，并向所述第三电极方向延伸。
5.根据权利要求2所述的肖特基二极管，其特征在于，所述一个或多个场板包括第三场板，所述第三场板与所述第三电极电连接，并向所述第一电极方向延伸。
6.根据权利要求5所述的肖特基二极管，其特征在于，所述一个或多个场板还包括位于所述第三场板上方的第四场板，所述第四场板与所述第三电极电连接，并向所述第一电极方向延伸。
7.根据权利要求1-6任一项所述的肖特基二极管，其特征在于，所述肖特基二极管还包括位于所述第三电极和所述半导体层之间的介质层。
8.根据权利要求1-6任意一项所述的肖特基二极管，其特征在于，所述半导体层包括势垒层，所述第二电极靠近所述第三电极的一侧包括第一倾斜面，所述第一倾斜面与所述势垒层的上表面斜交，形成第一倾角。
9.根据权利要求8所述的肖特基二极管，其特征在于，所述半导体层进一步包括位于所述势垒层一侧的沟道层，所述第二电极延伸至所述势垒层内或所述沟道层内，所述第二电极靠近所述第三电极的一侧还包括第二倾斜面，所述第二倾斜面与所述势垒层和所述沟道层中的至少一层斜交，形成第二倾角。
10.一种肖特基二极管制造方法，其特征在于，所述方法包括：
提供一半导体层；
在所述半导体层上形成与所述半导体层欧姆接触的第一电极，作为所述肖特基二极管的阴极；
在所述半导体层上形成与所述半导体层肖特基接触的第二电极；
在所述半导体层上形成位于所述第一电极和所述第二电极之间的第三电极；
电连接所述第二电极和所述第三电极，使所述第二电极和所述第三电极共同作为肖特基二极管的阳极；
其中，当所述肖特基二极管承受反偏电压时，所述第三电极下方形成耗尽层；所述第三电极距所述第二电极预设距离，且所述预设距离大于或等于1.1μm。
11.根据权利要求10所述的肖特基二极管制造方法，其特征在于，所述方法还包括：
在所述第一电极和/或第三电极上形成与所述第一电极和/或第三电极电连接的一个或多个场板，所述场板向所述第三电极和所述第一电极中的至少一个方向延伸，且延伸部分位于所述第一电极和所述第三电极之间。
CN201810456701.4A 2017-05-12 2018-05-14 肖特基二极管及其制造方法 Active CN108493257B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2017103350960 2017-05-12
CN201710335096 2017-05-12

Publications (2)

Publication Number Publication Date
CN108493257A CN108493257A (zh) 2018-09-04
CN108493257B true CN108493257B (zh) 2021-07-13

Family

ID=63353881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810456701.4A Active CN108493257B (zh) 2017-05-12 2018-05-14 肖特基二极管及其制造方法

Country Status (3)

Country Link
US (1) US20180331235A1 (zh)
JP (1) JP6625688B2 (zh)
CN (1) CN108493257B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993699A (zh) * 2019-12-06 2020-04-10 中山大学 一种肖特基二极管及其制备方法
KR102631903B1 (ko) * 2022-01-26 2024-01-30 연세대학교 산학협력단 주사전자현미경을 사용한 쇼트키 다이오드의 제조방법
CN115939223A (zh) * 2022-11-30 2023-04-07 华南理工大学 一种肖特基势垒二极管及其制备方法和应用
CN117878152B (zh) * 2024-02-19 2024-09-20 松山湖材料实验室 逆阻GaN功率器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269586A (ja) * 2005-03-23 2006-10-05 Toshiba Corp 半導体素子
US20110095337A1 (en) * 2009-10-22 2011-04-28 Ken Sato Semiconductor device and method of manufacturing the same
CN104465795A (zh) * 2014-11-19 2015-03-25 苏州捷芯威半导体有限公司 一种肖特基二极管及其制作方法
US20150249151A1 (en) * 2014-03-03 2015-09-03 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Circuit arrangement

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4794656B2 (ja) * 2009-06-11 2011-10-19 シャープ株式会社 半導体装置
JP5589329B2 (ja) * 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
US8269259B2 (en) * 2009-12-07 2012-09-18 International Rectifier Corporation Gated AlGaN/GaN heterojunction Schottky device
JP5691267B2 (ja) * 2010-07-06 2015-04-01 サンケン電気株式会社 半導体装置
US9171946B2 (en) * 2013-03-05 2015-10-27 Seoul Semiconductor Co., Ltd. Nitride semiconductor device and method of manufacturing the same
US9202880B1 (en) * 2013-04-23 2015-12-01 Hrl Laboratories, Llc Etch-based fabrication process for stepped field-plate wide-bandgap
US9543402B1 (en) * 2015-08-04 2017-01-10 Power Integrations, Inc. Integrated high performance lateral schottky diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269586A (ja) * 2005-03-23 2006-10-05 Toshiba Corp 半導体素子
US20110095337A1 (en) * 2009-10-22 2011-04-28 Ken Sato Semiconductor device and method of manufacturing the same
US20150249151A1 (en) * 2014-03-03 2015-09-03 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Circuit arrangement
CN104465795A (zh) * 2014-11-19 2015-03-25 苏州捷芯威半导体有限公司 一种肖特基二极管及其制作方法

Also Published As

Publication number Publication date
US20180331235A1 (en) 2018-11-15
CN108493257A (zh) 2018-09-04
JP2018195819A (ja) 2018-12-06
JP6625688B2 (ja) 2019-12-25

Similar Documents

Publication Publication Date Title
CN108493257B (zh) 肖特基二极管及其制造方法
JP6474881B2 (ja) ショットキーダイオード及びその製造方法
CN102598275B (zh) 具有场板的半导体器件
JP6522102B2 (ja) 電界効果ダイオード及びその製造方法
CN104362181B (zh) 一种GaN异质结二极管器件及其制备方法
JP5126733B2 (ja) 電界効果トランジスタ及びその製造方法
JP7513595B2 (ja) 窒化物半導体装置およびその製造方法
JP2009200096A (ja) 窒化物半導体装置とそれを含む電力変換装置
KR101285598B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
US9680001B2 (en) Nitride semiconductor device
CN112420850B (zh) 一种半导体器件及其制备方法
CN109560120B (zh) 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
US20150263155A1 (en) Semiconductor device
JP2009152462A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
CN106298977B (zh) 二极管阳极结构、纵向二极管以及横向二极管
JP2013232578A (ja) ショットキーバリアダイオード
JP2010263087A (ja) トランジスタ
CN112820648A (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN105280694A (zh) 半导体功率元件
WO2018188649A1 (zh) 半导体器件及其制造方法
JP2012064663A (ja) 窒化物半導体装置およびその製造方法
CN108831932A (zh) 一种氮化镓横向mis-肖特基混合阳极二极管
JP2009188041A (ja) Ｉｉｉ族窒化物半導体からなるトランジスタ
CN114843225A (zh) 一种集成MIS-HEMT器件和GaN肖特基二极管的方法及应用
TW201709511A (zh) 半導體單元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant