CN104867943A - Tft阵列基板、其制作方法、其测试方法及显示装置 - Google Patents
Tft阵列基板、其制作方法、其测试方法及显示装置 Download PDFInfo
- Publication number
- CN104867943A CN104867943A CN201510222314.0A CN201510222314A CN104867943A CN 104867943 A CN104867943 A CN 104867943A CN 201510222314 A CN201510222314 A CN 201510222314A CN 104867943 A CN104867943 A CN 104867943A
- Authority
- CN
- China
- Prior art keywords
- test
- switchboard unit
- described test
- unit
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 299
- 239000000758 substrate Substances 0.000 title claims abstract description 105
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 claims description 59
- 239000002184 metal Substances 0.000 claims description 39
- 230000008569 process Effects 0.000 claims description 33
- 238000000059 patterning Methods 0.000 claims description 28
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000010998 test method Methods 0.000 claims description 9
- 239000010409 thin film Substances 0.000 abstract description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种TFT阵列基板、其制作方法、其测试方法及显示装置,包括:衬底基板,设置在衬底基板上的位于包围显示区域的周边区域内横纵交叉的至少一条测试栅线和至少一条测试数据线,以及由测试栅线和测试数据线限定的像素单元,像素单元内设置有测试开关单元和与测试开关单元对应的测试信号线,测试开关单元用于通过测试信号线表征显示区域内TFT特性。这样,在不破坏面板的情况下,可以直接利用测试栅线、测试数据线和测试信号线来测试面板中的测试开关单元的特性,进而用于表征面板内部的薄膜晶体管的特性。
Description
技术领域
本发明涉及显示技术领域,尤指一种TFT阵列基板、其制作方法、其测试方法及显示装置。
背景技术
目前液晶显示面板(Liquid Crystal Display,LCD)具有高画面质量、体积小、重量轻等优点,广泛应用于移动电话、笔记本电脑、电视机以及显示器等产品中。
薄膜晶体管(Thin Film Transistor,TFT)阵列基板中的TFT器件对液晶显示有着极其重要的作用,TFT器件性能的优劣直接影响着液晶显示品质的高低。如图1所示,TFT阵列基板具有显示区域和包围显示区域的周边区域(虚线标注处),包括:衬底基板,设置在衬底基板上的多条横纵交叉的是栅线01和数据线02,以及由栅线01和数据线02限定的多个呈矩阵排列的像素单元,为了改善周边区域因取向膜造成的不良以及面板边缘漏光,在周边区域也设置了dummy像素单元,该dummy像素单元为闲置的状态,不工作。常规的阵列基板的设计及生产过程中,对TFT特性的监控是通过对阵列基板周边空间区域设计的Test Element Group TFT进行测试,Test Element Group TFT是分离面板单独设计,测试数据不能反映TFT真实的特性;而且在制成单个面板时,TestElement Group TFT会被切割舍弃;当后续想对产品TFT特性了解时必须先拆解面板后,经过液晶清洗、去除取向膜、基板清洗及烘干等繁琐过程,在此过程中很容易造成面板的破损,尤其是大尺寸面板,从而无法进行测试;经过重重对样品的处理,也会对TFT特性的测试结果造成不同程度的影响,无法准确支持产品分析工作。因为拆解后的TFT阵列基板是与液晶、对向基板分离的,不能真实反映其工作状态,而且与空气接触,无法长时间保存样品进行二次测试。因此,现有的TFT阵列基板无法在生产过程中监控TFT器件真实的特性以及在产品出来后无法直接对TFT特性进行测试,使得生产过程中存在隐患,以及对后续产品分析带来麻烦。
因此,如何在生产过程中和产品出来后可以对面板内部TFT进行监控,反映其工作状态,是本领域技术人员亟需解决的技术问题。
发明内容
有鉴于此,本发明实施例提供一种TFT阵列基板、其制作方法、其测试方法及显示装置,可以直接用来测试面板中的测试开关单元的特性,进而用于表征面板内部的薄膜晶体管的特性。
因此,本发明实施例提供了一种TFT阵列基板,包括:衬底基板,设置在所述衬底基板上的位于包围显示区域的周边区域内横纵交叉的至少一条测试栅线和至少一条测试数据线,以及由所述测试栅线和所述测试数据线限定的测试像素单元,还包括:
所述测试像素单元内设置有测试开关单元和与所述测试开关单元对应的测试信号线,所述测试开关单元用于通过所述测试信号线表征显示区域内TFT特性。
在一种可能的实现方式中,在本发明实施例提供的上述TFT阵列基板中,所述测试开关单元的第一端与对应的所述测试信号线电性相连;
所述测试开关单元的第二端与对应的所述测试数据线电性相连;
所述测试开关单元的控制端与对应的所述测试栅线电性相连。
在一种可能的实现方式中,在本发明实施例提供的上述TFT阵列基板中,还包括:依次设置在所述衬底基板上且位于所述测试像素单元内的源漏极金属层,绝缘层和像素电极层;其中,
所述源漏极金属层与所述测试信号线电性相连;
所述像素电极层分别通过过孔与所述源漏极金属层和所述测试开关单元的第一端电性相连。
在一种可能的实现方式中,在本发明实施例提供的上述TFT阵列基板中,所述源漏极金属层与所述测试信号线同层设置。
在一种可能的实现方式中,在本发明实施例提供的上述TFT阵列基板中,所述测试开关单元的第一端与所述测试信号线的一端直接接触。
在一种可能的实现方式中,在本发明实施例提供的上述TFT阵列基板中,所述测试信号线与所述测试数据线同层设置且相互平行。
本发明实施例还提供了一种本发明实施例提供的上述TFT阵列基板的制作方法,包括:
通过同一构图工艺在衬底基板上形成包括测试栅线和测试开关单元的控制端的图形;其中,所述测试开关单元的控制端与对应的测试栅线电性相连;
通过同一构图工艺在衬底基板上形成包括测试数据线,测试开关单元的第一端和第二端,以及测试信号线的图形;其中,所述测试开关单元的第一端与对应的测试信号线电性相连,所述测试开关单元的第二端与对应的测试数据线电性相连。
在一种可能的实现方式中,在本发明实施例提供的上述TFT阵列基板的制作方法中,形成所述测试开关单元的第一端,以及与所述测试开关单元的第一端电性相连的信号测试线的图形,具体包括:
通过同一构图工艺形成所述测试开关单元的第一端,源漏极金属层,以及与源漏极金属层直接接触的测试信号线;
在所述源漏极金属层上依次形成绝缘层和像素电极层,所述像素电极层通过过孔分别与所述源漏极金属层和所述测试开关单元的第一端电性相连。
在一种可能的实现方式中,在本发明实施例提供的上述TFT阵列基板的制作方法中,形成所述测试开关单元的第一端,以及与所述测试开关单元的第一端电性相连的信号测试线的图形,具体包括:
通过同一构图工艺形成所述测试开关单元的第一端,以及与所述测试开关单元的第一端直接接触的测试信号线。
本发明实施例还提供了一种本发明实施例提供的上述TFT阵列基板的测试方法,包括:
通过测试栅线将控制信号传送至位于周边区域的测试像素单元内设置的测试开关单元;
通过测试数据线将输入信号传送至所述测试开关单元;
由所述测试开关单元通过测试信号线输出携带测试开关单元特性数据的输出信号。
本发明实施例还提供了一种显示装置,包括本发明实施例提供的上述TFT阵列基板。
本发明实施例的有益效果包括:
本发明实施例提供的一种TFT阵列基板、其制作方法、其测试方法及显示装置,包括:衬底基板,设置在衬底基板上的位于包围显示区域的周边区域内横纵交叉的至少一条测试栅线和至少一条测试数据线,以及由测试栅线和测试数据线限定的像素单元,像素单元内设置有测试开关单元和与测试开关单元对应的测试信号线,测试开关单元用于通过测试信号线表征显示区域内TFT特性。这样,在不破坏面板的情况下,可以直接利用测试栅线、测试数据线和测试信号线来测试面板中的测试开关单元的特性,进而用于表征面板内部的薄膜晶体管的特性。
附图说明
图1为现有技术中TFT阵列基板的结构示意图;
图2为本发明实施例提供的TFT阵列基板的结构示意图之一;
图3为图2中局部放大图;
图4为图3沿A-A’方向的剖面结构示意图;
图5为本发明实施例提供的TFT阵列基板的结构示意图之二;
图6为图5中局部放大图;
图7为本发明实施例提供的TFT阵列基板的制作方法流程图之一;
图8为本发明实施例提供的TFT阵列基板的制作方法流程图之二;
图9为本发明实施例提供的TFT阵列基板的制作方法流程图之三。
具体实施方式
下面结合附图,对本发明实施例提供的TFT阵列基板、其制作方法、其测试方法及显示装置的具体实施方式进行详细地说明。
其中,附图中各膜层的厚度和形状不反映TFT阵列基板的真实比例,目的只是示意说明本发明内容。
本发明实施例提供了一种TFT阵列基板,如图2所示,包括:衬底基板,设置在衬底基板上的位于包围显示区域的周边区域内横纵交叉的至少一条测试栅线001和至少一条测试数据线002,以及由测试栅线001和测试数据线002限定的测试像素单元,还包括:
测试像素单元内设置有测试开关单元和与测试开关单元对应的测试信号线003,测试开关单元用于通过测试信号线003表征显示区域内TFT特性。
需要说明的是,图2中矩形虚线框只标注了TFT阵列基板一部分的周边区域,其周边区域也包括左右两侧的周边区域。左右两侧的周边区域也可以设计测试像素单元,测试像素单元内设置有测试开关单元和测试信号线(图2中未示出),其连接关系不变。在本发明实施例提供的上述TFT阵列基板中,测试像素单元、测试开关单元、测试信号线、测试栅线、测试数据线的具体数量、位置及方式可以根据实际情况而定,在此不作限定。
在本发明实施例提供的上述TFT阵列基板中,在不破坏面板的情况下,可以直接利用测试栅线、测试数据线和测试信号线来测试面板中的测试开关单元的特性,进而用于表征面板内部的薄膜晶体管的特性。
具体地,在具体实施时,在本发明实施例提供的上述TFT阵列基板中,为了使测试开关单元通过测试信号线反映TFT阵列基板的显示区域内TFT特性,如图2所示,测试开关单元的第一端可以与对应的测试信号线003电性相连;测试开关单元的第二端可以与对应的测试数据线002电性相连;测试开关单元的控制端可以与对应的测试栅线001电性相连。
在具体实施时,在本发明实施例提供的上述TFT阵列基板中,为了能够使测试开关单元的第一端与对应的测试信号线电性相连,在一种实施方式中,如图2至图4所示,具体地,该阵列基板还可以包括:依次设置在衬底基板100上且位于测试像素单元内的源漏极金属层200,绝缘层300和像素电极层400;其中,像素电极层400分别通过过孔与源漏极金属层200和测试开关单元的第一端电性相连,这样不仅可以减小源漏极金属层的电阻,提高源漏极金属层传递电信号的信噪比,还可以使源漏极金属层和测试开关单元的第一端传送相同的信号;并且,源漏极金属层200与测试信号线003电性相连,最终使得测试开关单元的第一端输出的信号可通过测试信号线输出。
进一步地,在具体实施时,在本发明实施例提供的上述TFT阵列基板中,为了简化工艺,减少制作成本,源漏极金属层与测试信号线可以同层设置,即测试信号线的材料可以为源漏极金属层的材料,这样,在制备TFT阵列基板时不需要增加额外的制备工序,只需要通过一次构图工艺即可形成金属线和数据信号线的图形,以及通过一次构图工艺即可形成公共电极和栅极信号线的图形,能够节省制备成本,提升产品附加值。
在具体实施时,在本发明实施例提供的上述TFT阵列基板中,为了使测试开关单元的第一端与对应的测试信号线电性相连,在另一种实施方式中,如图5和图6所示,具体地,测试开关单元的第一端与测试信号线003的一端可以直接接触,这样简单地将测试开关单元与测试信号线直接电性相连,使制作工艺简单化,减少了成本。
在具体实施时,在本发明实施例提供的上述TFT阵列基板中,测试信号线与测试数据线可以同层设置且相互平行,即测试信号线与测试数据线的材质可以完全相同,这样,在制备TFT阵列基板时不需要增加额外的制备工序,只需要通过一次构图工艺即可形成测试信号线与测试数据线的图形,节省制作工艺,并且,布线方式较简单。
基于同一发明构思,本发明实施例还提供了一种本发明实施例提供的上述TFT阵列基板的制作方法,由于该制作方法解决问题的原理与前述一种TFT阵列基板相似,因此该制作方法的实施可以参见TFT阵列基板的实施,重复之处不再赘述。
在具体实施时,本发明实施例提供的TFT阵列基板的制作方法,如图7所示,具体包括以下步骤:
S701、通过同一构图工艺在衬底基板上形成包括测试栅线和测试开关单元的控制端的图形;
S702、通过同一构图工艺在衬底基板上形成包括测试数据线,测试开关单元的第一端和第二端,以及测试信号线的图形;其中,测试开关单元的第一端与对应的测试信号线电性相连,测试开关单元的第二端与对应的测试数据线电性相连。
步骤S701和步骤S702的先后顺序可以根据实际情况中所制作的测试开关单元是顶栅型结构或是底栅型结构而定,在此不作限定。
在具体实施时,在本发明实施例提供的上述TFT阵列基板的制作方法中,步骤S702形成测试开关单元的第一端,以及与测试开关单元的第一端电性相连的信号测试线的图形,具体可以采用如下两种方式实现:
第一种方式:
首先,通过同一构图工艺形成测试开关单元的第一端,源漏极金属层,以及与源漏极金属层直接接触的测试信号线;
然后,在源漏极金属层上依次形成绝缘层和像素电极层,像素电极层通过过孔分别与源漏极金属层和测试开关单元的第一端电性相连。
第二种方式:
通过同一构图工艺形成测试开关单元的第一端,以及与测试开关单元的第一端直接接触的测试信号线。
在具体实施时,第一种方式和第二方式都可以实现测试开关单元的第一端与对应的测试信号线电性相连,具体可以根据实际情况进行选择,在此不作限定。
下面以两个具体的实例详细的说明本发明实施例提供的TFT阵列基板的制作方法。
实例一:如图8所示,制作TFT阵列基板的具体步骤如下:
S801、通过同一构图工艺在衬底基板上形成包括测试栅线和测试开关单元的控制端的图形;
在具体实施时,在衬底基板上沉积一层栅极金属材料,通过同一构图工艺,包括曝光、显影、刻蚀,形成包括测试栅线和测试开关单元的控制端的图形;需要说明的是,TFT阵列基板上的所有栅线和内部的所有薄膜晶体管的栅极也可以在此次构图工艺中形成;
S802、通过同一构图工艺在衬底基板上形成包括测试开关单元的第一端和第二端,源漏极金属层,与测试开关单元的第二端电性相连的测试数据线,以及与源漏极金属层直接接触的测试信号线的图形;
在具体实施时,在衬底基板上沉积一层源漏极金属材料,通过同一构图工艺,包括曝光、显影、刻蚀,形成测试开关单元的第一端和第二端,以及与测试开关单元的第二端电性相连的测试数据线的图形,在测试开关单元所在的测试像素单元内保留一小块源漏极金属层的图形,并且形成与源漏极金属层直接接触的测试信号线的图形,需要说明的是,TFT阵列基板上的所有数据线和内部的所有薄膜晶体管的源极和漏极也可以在此次构图工艺中,形成的数据线、测试信号线与测试数据线一同延伸到面板外部;
S803、在源漏极金属层上依次形成绝缘层和像素电极层,像素电极层通过过孔分别与源漏极金属层和测试开关单元的第一端电性相连;
在具体实施时,在源漏极金属层上沉积一层绝缘层后,对对应于源漏极金属层所在位置的绝缘层进行构图工艺,形成过孔,在具有过孔的绝缘层上沉积一层像素电极层,材料可以为ITO,此时ITO通过过孔分别与源漏极金属层和测试开关单元的第一端电性相连。
至此,经过实例一提供的上述步骤S801至S803制作出了本发明实施例提供的上述TFT阵列基板。
实例二:如图9所示,制作TFT阵列基板的具体步骤如下:
S901、通过同一构图工艺在衬底基板上形成包括测试栅线和测试开关单元的控制端的图形;
在具体实施时,在衬底基板上沉积一层栅极金属层,通过同一构图工艺,包括曝光、显影、刻蚀,形成包括测试栅线和测试开关单元的控制端的图形;需要说明的是,TFT阵列基板上的所有栅线和内部的所有薄膜晶体管的栅极也可以在此次构图工艺中形成;
S902、通过同一构图工艺在衬底基板上形成包括测试开关单元的第一端和第二端,与测试开关单元的第二端电性相连的测试数据线,以及与测试开关单元的第一端直接接触的测试信号线;
在具体实施时,在衬底基板上沉积一层源漏极金属材料,通过同一构图工艺,包括曝光、显影、刻蚀,形成测试开关单元的第一端和第二端,与测试开关单元的第二端电性相连的测试数据线的图形,与测试开关单元的第一端直接接触的测试信号线的图形,需要说明的是,TFT阵列基板上的所有数据线和内部的所有薄膜晶体管的源极和漏极也可以在此次构图工艺中,形成的数据线、测试信号线与测试数据线一同延伸到面板外部。
至此,经过实例二提供的上述步骤S901至S902制作出了本发明实施例提供的上述TFT阵列基板。
基于同一发明构思,本发明实施例还提供了一种本发明实施例提供的上述TFT阵列基板的测试方法,由于该测试方法解决问题的原理与前述一种TFT阵列基板相似,因此该测试方法的实施可以参见TFT阵列基板的实施,重复之处不再赘述。
在具体实施时,本发明实施例提供的TFT阵列基板的测试方法,具体可以包括以下步骤:
首先,通过测试栅线将控制信号传送至位于周边区域的测试像素单元内设置的测试开关单元;
然后,通过测试数据线将输入信号传送至测试开关单元;
最后,由测试开关单元通过测试信号线输出携带测试开关单元特性数据的输出信号。
需要说明的是,测试栅线、测试数据线与测试信号线的外端都可以各自连接一个测试点,通过与测试栅线对应的测试点和与测试数据线对应的测试点加载相应的信号,最终由与测试信号线对应的测试点得到测试开关单元的特性数据值,这样在不破坏面板的情况下,通过TFT阵列基板的外部测试点,可以直接测试其测试开关单元的特性,进而用于表征面板内部的薄膜晶体管的特征。
基于同一发明构思,本发明实施例还提供了一种显示装置,包括本发明实施例提供的上述TFT阵列基板,该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的,在此不做赘述,也不应作为对本发明的限制。该显示装置的实施可以参见上述TFT阵列基板的实施例,重复之处不再赘述。
本发明实施例提供的一种TFT阵列基板、其制作方法、其测试方法及显示装置,包括:衬底基板,设置在衬底基板上的位于包围显示区域的周边区域内横纵交叉的至少一条测试栅线和至少一条测试数据线,以及由测试栅线和测试数据线限定的像素单元,像素单元内设置有测试开关单元和与测试开关单元对应的测试信号线,测试开关单元用于通过测试信号线表征显示区域内TFT特性。这样,在不破坏面板的情况下,可以直接利用测试栅线、测试数据线和测试信号线来测试面板中的测试开关单元的特性,进而用于表征面板内部的薄膜晶体管的特性。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种TFT阵列基板,其特征在于,包括:衬底基板,设置在所述衬底基板上的位于包围显示区域的周边区域内横纵交叉的至少一条测试栅线和至少一条测试数据线,以及由所述测试栅线和所述测试数据线限定的测试像素单元,还包括:
所述测试像素单元内设置有测试开关单元和与所述测试开关单元对应的测试信号线,所述测试开关单元用于通过所述测试信号线表征显示区域内TFT特性。
2.如权利要求1所述的TFT阵列基板,其特征在于,所述测试开关单元的第一端与对应的所述测试信号线电性相连;
所述测试开关单元的第二端与对应的所述测试数据线电性相连;
所述测试开关单元的控制端与对应的所述测试栅线电性相连。
3.如权利要求2所述的TFT阵列基板,其特征在于,还包括:依次设置在所述衬底基板上且位于所述测试像素单元内的源漏极金属层,绝缘层和像素电极层;其中,
所述源漏极金属层与所述测试信号线电性相连;
所述像素电极层分别通过过孔与所述源漏极金属层和所述测试开关单元的第一端电性相连。
4.如权利要求3所述的TFT阵列基板,其特征在于,所述源漏极金属层与所述测试信号线同层设置。
5.如权利要求2所述的TFT阵列基板,其特征在于,所述测试开关单元的第一端与所述测试信号线的一端直接接触。
6.如权利要求1-5任一项所述的TFT阵列基板,其特征在于,所述测试信号线与所述测试数据线同层设置且相互平行。
7.一种如权利要求1-6任一项所述的TFT阵列基板的制作方法,其特征在于,包括:
通过同一构图工艺在衬底基板上形成包括测试栅线和测试开关单元的控制端的图形;其中,所述测试开关单元的控制端与对应的测试栅线电性相连;
通过同一构图工艺在衬底基板上形成包括测试数据线,测试开关单元的第一端和第二端,以及测试信号线的图形;其中,所述测试开关单元的第一端与对应的测试信号线电性相连,所述测试开关单元的第二端与对应的测试数据线电性相连。
8.如权利要求7所述的制作方法,其特征在于,形成所述测试开关单元的第一端,以及与所述测试开关单元的第一端电性相连的信号测试线的图形,具体包括:
通过同一构图工艺形成所述测试开关单元的第一端,源漏极金属层,以及与源漏极金属层直接接触的测试信号线;
在所述源漏极金属层上依次形成绝缘层和像素电极层,所述像素电极层通过过孔分别与所述源漏极金属层和所述测试开关单元的第一端电性相连。
9.如权利要求7所述的制作方法,其特征在于,形成所述测试开关单元的第一端,以及与所述测试开关单元的第一端电性相连的信号测试线的图形,具体包括:
通过同一构图工艺形成所述测试开关单元的第一端,以及与所述测试开关单元的第一端直接接触的测试信号线。
10.一种如权利要求1-6任一项所述的TFT阵列基板的测试方法,其特征在于,包括:
通过测试栅线将控制信号传送至位于周边区域的测试像素单元内设置的测试开关单元;
通过测试数据线将输入信号传送至所述测试开关单元;
由所述测试开关单元通过测试信号线输出携带测试开关单元特性数据的输出信号。
11.一种显示装置,其特征在于,包括如权利要求1-6任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510222314.0A CN104867943A (zh) | 2015-05-04 | 2015-05-04 | Tft阵列基板、其制作方法、其测试方法及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510222314.0A CN104867943A (zh) | 2015-05-04 | 2015-05-04 | Tft阵列基板、其制作方法、其测试方法及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104867943A true CN104867943A (zh) | 2015-08-26 |
Family
ID=53913660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510222314.0A Pending CN104867943A (zh) | 2015-05-04 | 2015-05-04 | Tft阵列基板、其制作方法、其测试方法及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104867943A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105116573A (zh) * | 2015-09-24 | 2015-12-02 | 京东方科技集团股份有限公司 | 一种阵列基板的检测方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070284578A1 (en) * | 2006-05-22 | 2007-12-13 | Samsung Electronics Co., Ltd. | Array substrate for liquid crystal display and method of testing |
CN101770122A (zh) * | 2008-12-31 | 2010-07-07 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法和测试方法 |
CN103545290A (zh) * | 2012-07-16 | 2014-01-29 | 爱思开海力士有限公司 | 半导体器件的反熔丝、其制造方法以及半导体组件和系统 |
CN103995407A (zh) * | 2014-05-08 | 2014-08-20 | 京东方科技集团股份有限公司 | 阵列基板和显示面板 |
-
2015
- 2015-05-04 CN CN201510222314.0A patent/CN104867943A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070284578A1 (en) * | 2006-05-22 | 2007-12-13 | Samsung Electronics Co., Ltd. | Array substrate for liquid crystal display and method of testing |
CN101770122A (zh) * | 2008-12-31 | 2010-07-07 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法和测试方法 |
CN103545290A (zh) * | 2012-07-16 | 2014-01-29 | 爱思开海力士有限公司 | 半导体器件的反熔丝、其制造方法以及半导体组件和系统 |
CN103995407A (zh) * | 2014-05-08 | 2014-08-20 | 京东方科技集团股份有限公司 | 阵列基板和显示面板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105116573A (zh) * | 2015-09-24 | 2015-12-02 | 京东方科技集团股份有限公司 | 一种阵列基板的检测方法 |
CN105116573B (zh) * | 2015-09-24 | 2017-12-29 | 京东方科技集团股份有限公司 | 一种阵列基板的检测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102944959B (zh) | 阵列基板、其制作方法、其测试方法及显示装置 | |
US8912813B2 (en) | Test device for liquid crystal display device and test method thereof | |
CN103246092B (zh) | 阵列基板及显示装置 | |
US9171869B1 (en) | Array substrate and display device | |
CN104865737A (zh) | 一种显示面板、其驱动方法及显示装置 | |
CN103426369B (zh) | 显示屏 | |
CN104699340A (zh) | 一种阵列基板、触控显示装置和触控驱动方法 | |
CN105185791A (zh) | 阵列基板及其制作方法、显示装置 | |
CN103698915B (zh) | 一种阵列基板 | |
KR20040062161A (ko) | 다수의 어레이셀을 포함하는 표시장치용 기판 및 이의제조방법 | |
CN103454794B (zh) | 点灯测试治具以及液晶面板测试方法 | |
US20200328230A1 (en) | Display panel and display device | |
CN104020604A (zh) | 一种双面透明显示装置 | |
CN104898342A (zh) | 阵列基板母板及其制作方法 | |
CN106773426A (zh) | 阵列基板测试电路及其制作方法、显示面板 | |
CN104460071A (zh) | 薄膜晶体管阵列基板及液晶显示面板 | |
CN103926768A (zh) | 一种阵列基板、显示面板和显示装置 | |
US9177976B2 (en) | TFT substrate and method of repairing the same | |
CN108594553B (zh) | 一种阵列基板、其修复方法及显示装置 | |
CN108490666B (zh) | 显示装置及其阵列基板 | |
CN105445977A (zh) | 检测液晶显示面板良率的方法 | |
CN104867943A (zh) | Tft阵列基板、其制作方法、其测试方法及显示装置 | |
CN104991358A (zh) | 阵列基板及其制作方法、控制方法、显示装置 | |
CN108121125B (zh) | 显示装置不良解析方法 | |
CN107463015B (zh) | 双数据线测试方法、电路及制作方法、阵列基板、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150826 |
|
RJ01 | Rejection of invention patent application after publication |