CN104867519A - 防篡改熔丝设计 - Google Patents

防篡改熔丝设计 Download PDF

Info

Publication number
CN104867519A
CN104867519A CN201510145619.6A CN201510145619A CN104867519A CN 104867519 A CN104867519 A CN 104867519A CN 201510145619 A CN201510145619 A CN 201510145619A CN 104867519 A CN104867519 A CN 104867519A
Authority
CN
China
Prior art keywords
fuse
resistance value
microprocessor
parallel
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510145619.6A
Other languages
English (en)
Other versions
CN104867519B (zh
Inventor
X·宋
Z·陈
Z·马
K·D·约翰逊
J·何
K·X·张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104867519A publication Critical patent/CN104867519A/zh
Application granted granted Critical
Publication of CN104867519B publication Critical patent/CN104867519B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

总体上阐述了防篡改熔丝设计。在这一点上，介绍了一种装置，其包括集成电路器件中的用来存储值的多个熔丝和与这些熔丝并联的多个电阻器，其中每个熔丝包括用于在该熔丝周围提供电势耗散路径的并联电阻器。还描述了并要求保护其它实施例。

Description

防篡改熔丝设计
本申请是2010年12月08日提交的，申请号为201080051434.4的同名专利申请的分案申请。
技术领域
本发明的实施例可以涉及集成电路熔丝领域，并且更具体地，涉及防篡改熔丝设计。
背景技术
例如微处理器这样的集成电路器件可以包含例如存储在被编程的熔丝中的诸如加密密钥或制造商代码这样的敏感信息。然而，传统熔丝阵列的问题是熔断和未熔断熔丝之间的电压对比会被具有恶意动机的黑客或伪造者检测到。
附图说明
结合附图阅读，本发明的实施例可从下文中对布置、示例性实施例和权利要求的详细描述而变得显而易见。虽然前面和后面所写和所说明的公开聚焦于公开本发明的布置和示例性实施例，但是应当清楚地理解，其仅是说明和示例的方式，而且本发明的实施例并不局限于此。
下面是附图的简要描述，其中类似的参考标号用于表示类似的元件，其中：
图1是根据本发明一个示例性实施例的适用于实施防篡改熔丝设计的示例性电子设备的框图；
图2是根据本发明一个示例性实施例的适用于实施防篡改熔丝设计的示例性微处理器的框图；
图3是根据本发明一个示例性实施例的示例性防篡改熔丝设计的框图；以及
图4是根据本发明一个示例性实施例的示例性防篡改熔丝设计的框图。
具体实施方式
在下面的描述中，出于解释的目的，阐述了许多特定的细节以便提供对本发明的透彻理解。然而，对本领域技术人员而言显而易见的是，可以在没有这些具体细节的情况下实践本发明的实施例。在其他实例中，为了避免模糊本发明，以框图的方式示出结构和装置。
贯穿本说明书所提及的“一个实施例”或“实施例”意味着结合该实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，整个说明书中不同地方出现的短语“在一个实施例中”或“在实施例中”并不是一定都指代同一实施例。另外，特定的特征、结构或特性可以以任何适当的方式被组合在一个或多个实施例中。
图1是根据本发明一个示例性实施例的适用于实施防篡改熔丝设计的示例性电子设备的框图。电子设备100意欲表示广泛的各种传统和非传统电子设备、膝上型计算机、蜂窝电话、无线通信用户单元、个人数字助理中的任意一者或将得益于本发明的教导的任何电子设备。根据所示的示例性实施例，电子设备100可以包括如图1所示那样耦合的微处理器102、存储控制器104、系统存储器106、输入/输出控制器108、网络控制器110和输入/输出装置112中的一者或多者。
微处理器102可以表示广泛种类的控制逻辑，包括但不限于微处理器、可编程逻辑器件(PLD)、可编程逻辑阵列(PLA)、专用集成电路(ASIC)、微控制器等中的一者或多者，但是本发明并不限于这一点。在一个实施例中，微处理器102是兼容处理器。微处理器102可以具有包括多个机器级指令的指令集，该机器级指令可以例如由应用程序或操作系统调用。微处理器102可以包括如图2中更详细描述的元件。
存储控制器104可以表示将系统存储器106与电子设备100的其他部件相接口的任意类型的芯片组或控制逻辑。在一个实施例中，通信地将微处理器102和存储控制器104相耦合的链路可以是诸如快速通道互联之类的高速/高频串行链路。在另一实施例中，可将存储控制器104与微处理器102一起合并到集成封装中。
系统存储器106可以表示用于存储已由或将由微处理器102使用的数据和指令的任意类型的存储装置。典型地，虽然本发明并不局限于这一点，但是系统存储器106将包括动态随机存取存储器(DRAM)。在一个实施例中，系统存储器106可以包括存储器总线DRAM(RDRAM)。在另一实施例中，系统存储器106可以包括双数据速率同步DRAM(DDRSDRAM)。
输入/输出(I/O)控制器108可以表示将I/O装置112与电子设备100的其他部件相接口的任意类型的芯片组或控制逻辑。在一个实施例中，I/O控制器108可被称为南桥。在另一实施例中，I/O控制器108可以遵守PCI专门兴趣小组于2003年4月15日发布的快速外围部件互连(PCI)TM基本规范的修订本1.0a和/或其他修订本。
网络控制器110可以表示允许电子设备100与其他电子设备或装置通信的任意类型的装置。在一个实施例中，网络控制器110可以遵守电气和电子工程师协会(IEEE)802.11b标准(1999年9月16日被批准的对ANSI/IEEE Std 802.11、1999年版本的补充)。在另一实施例中，网络控制器110可以是以太网网络接口卡。
输入/输出(I/O)装置112可以表示向电子设备100提供输入或处理来自电子设备100的输出的任意类型的装置、外围设备或部件。
图2是根据本发明一个示例性实施例的适用于实施防篡改熔丝设计的示例性微处理器的框图。微处理器102可以包括处理单元202和熔丝块204，熔丝块204可以包括如图所示的密钥206和ID 208。微处理器102也可以包括例如存储控制器104之类的未示出的部件或功能。
处理单元202表示微处理器102的逻辑和功能元件。在一些示例中，处理单元202可以包括处理器核心、浮点单元、控制器、寄存器、指示器等。
熔丝块204表示通过选择性地熔断熔丝或反熔丝(antifuse)或可以得益于本发明的教导的其他部件而编程的硬连线值。虽然被示为包括密钥206和ID 208，但是熔丝块204可以包括能够得益于本文描述的防篡改熔丝设计的其他字段或值。密钥206可以表示由处理单元202用来实施安全通信的秘密加密密钥。ID 208可以表示能够得益于本文描述的防篡改熔丝设计的制造商或系统或其他唯一标识。
图3是根据本发明一个示例性实施例的示例性防篡改熔丝设计的框图。熔丝块204可以包括未熔断熔丝302、熔断熔丝304、比特线306、比特线308、控制电压310、选择信号312和并联元件314。熔丝302和熔丝304可以包括密钥206或ID 208的一部分并且可以在制造过程期间进行编程。处理单元202可以通过使能选择信号312和分别使能读取比特线306和308来访问存储在熔丝302和熔丝304中的值。由于未熔断熔丝302用作闭合电路，所以控制电压310可传输到比特线306，而由于熔断熔丝304用作开路电路，所以控制电压310没有到比特线308的耗散通道(如果没有并联元件314的话)，由此产生了可观察到熔丝302和熔丝304之间的电压对比的可能性。
并联元件314可以表示与熔丝302和熔丝304并联以在这些熔丝周围提供电势耗散通道的电阻器或熔丝元件。并联元件314将具有被选择为比未熔断熔丝302高得多的电阻值，从而熔断熔丝304就不会被错误的检测为未熔断。并联元件314也不会具有太高的电阻值以致于并联元件314用作开路电路，而使得在熔断熔丝304附近没有有效的耗散通道。
在一个实施例中，并联元件314是具有与熔丝302和熔丝304相同材料的金属导线。在另一实施例中，并联元件314是具有与熔丝302和熔丝304不同材料的金属导线。并联元件314可以包括但不限于诸如铂或钨这样的金属。
图4是根据本发明一个示例性实施例的示例性防篡改熔丝设计的框图。熔丝块204可以包括反熔丝402和并联元件404。当未熔断时反熔丝402可以用作开路电路，而当熔断时可以成为闭合电路。并联元件404可以与并联元件314相同或不同。当熔断时并联元件404将具有被选择为比反熔丝402高得多的电阻值(但仍小于开路电路)，这样未熔断反熔丝404将不会被错误地检测为被熔断。
虽然已经参照本发明的多个说明性实施例描述了本发明的实施例，但是应当理解，本领域技术人员能够设计将落入本发明原理的精神和范围内的许多其它修改和实施例。更具体地，在不背离本发明的精神的情况下，前面的公开、附图和所附权利要求的范围内的主题组合布置的组成元件和/或布置的合理变型和修改是可能的。除了组成元件和/或布置的变型和修改之外，可替代的使用对本领域技术人员而言也将是显而易见的。

Claims (20)

1.一种装置，包括：
集成电路器件中的用于存储值的多个熔丝；以及
与所述熔丝并联的多个电阻器，其中每个熔丝包括用于在该熔丝周围提供电势耗散路径的并联电阻器。
2.根据权利要求1所述的装置，其中，所述电阻器包括具有比原始熔丝高的电阻值并具有比开路电路低的电阻值的熔丝。
3.根据权利要求1所述的装置，其中，所述电阻器包括金属导线。
4.根据权利要求3所述的装置，其中，所述金属导线包括铂。
5.根据权利要求3所述的装置，其中，所述金属导线包括钨。
6.根据权利要求1所述的装置，其中，所述熔丝包括反熔丝。
7.根据权利要求6所述的装置，其中，所述电阻器包括具有比熔断反熔丝高的电阻值并具有比开路电路低的电阻值的熔丝。
8.一种微处理器，包括：
处理数据的处理单元；
存储值的多个熔丝；以及
与所述熔丝并联的多个电阻器，其中每个熔丝包括用于在该熔丝周围提供电势耗散路径的并联电阻器。
9.根据权利要求8所述的微处理器，其中，所存储的值包括加密密钥。
10.根据权利要求8所述的微处理器，其中，所述电阻器包括具有比原始熔丝高的电阻值并具有比开路电路低的电阻值的熔丝。
11.根据权利要求10所述的微处理器，其中，所述电阻器和所述熔丝包括不同金属的导线。
12.根据权利要求11所述的微处理器，其中，所述电阻器包括从由铂和钨构成的组中选出的金属。
13.根据权利要求8所述的微处理器，其中，所述熔丝包括反熔丝。
14.根据权利要求13所述的微处理器，其中，所述电阻器包括具有比熔断反熔丝高的电阻值并具有比开路电路低的电阻值的熔丝。
15.一种系统，包括：
网络控制器；
系统存储器；以及
微处理器，其中所述微处理器包括：
处理数据的处理单元；
存储值的多个熔丝；以及
与所述熔丝并联的多个电阻器，其中每个熔丝包括用于在该熔丝周围提供电势耗散路径的并联电阻器。
16.根据权利要求15所述的系统，其中，所存储的值包括加密密钥。
17.根据权利要求15所述的系统，其中，所述电阻器包括具有比原始熔丝高的电阻值并具有比开路电路低的电阻值的熔丝。
18.根据权利要求17所述的系统，其中，所述电阻器和所述熔丝包括不同金属的导线。
19.根据权利要求18所述的系统，其中，所述电阻器包括从由铂和钨构成的组中选出的金属。
20.根据权利要求15所述的系统，其中，所述熔丝包括反熔丝，并且其中，所述电阻器包括具有比熔断反熔丝高的电阻值并具有比开路电路低的电阻值的熔丝。
CN201510145619.6A 2009-12-31 2010-12-08 防篡改熔丝设计 Expired - Fee Related CN104867519B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/651,341 US8242831B2 (en) 2009-12-31 2009-12-31 Tamper resistant fuse design
US12/651,341 2009-12-31
CN201080051434.4A CN102640229B (zh) 2009-12-31 2010-12-08 实现防篡改熔丝设计的装置、系统及相关的微处理器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080051434.4A Division CN102640229B (zh) 2009-12-31 2010-12-08 实现防篡改熔丝设计的装置、系统及相关的微处理器

Publications (2)

Publication Number Publication Date
CN104867519A true CN104867519A (zh) 2015-08-26
CN104867519B CN104867519B (zh) 2018-04-27

Family

ID=44186759

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510145619.6A Expired - Fee Related CN104867519B (zh) 2009-12-31 2010-12-08 防篡改熔丝设计
CN201080051434.4A Expired - Fee Related CN102640229B (zh) 2009-12-31 2010-12-08 实现防篡改熔丝设计的装置、系统及相关的微处理器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201080051434.4A Expired - Fee Related CN102640229B (zh) 2009-12-31 2010-12-08 实现防篡改熔丝设计的装置、系统及相关的微处理器

Country Status (5)

Country Link
US (1) US8242831B2 (zh)
EP (1) EP2519952B1 (zh)
KR (1) KR101436304B1 (zh)
CN (2) CN104867519B (zh)
WO (1) WO2011081811A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113051629A (zh) * 2021-03-10 2021-06-29 湖北大学 一种基于片上熔丝的通断型puf

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8242831B2 (en) 2009-12-31 2012-08-14 Intel Corporation Tamper resistant fuse design
US8854115B2 (en) 2013-03-05 2014-10-07 Lsi Corporation Preventing electronic device counterfeits
US9639494B2 (en) * 2013-11-01 2017-05-02 Nvidia Corporation Setting a PCIE Device ID
US9628086B2 (en) * 2013-11-14 2017-04-18 Case Western Reserve University Nanoelectromechanical antifuse and related systems
US9006794B1 (en) 2014-01-24 2015-04-14 Altera Corporation Low-voltage programmable electrical fuses
US9270469B2 (en) * 2014-02-20 2016-02-23 Xilinx, Inc. Authentication using public keys and session keys
FR3050319B1 (fr) * 2016-04-14 2018-05-11 Stmicroelectronics Sa Memoire morte configurable
US11636907B2 (en) 2020-06-30 2023-04-25 Nuvoton Technology Corporation Integrity verification of lifecycle-state memory using multi-threshold supply voltage detection

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4413272A (en) * 1979-09-05 1983-11-01 Fujitsu Limited Semiconductor devices having fuses
US5412593A (en) * 1994-01-12 1995-05-02 Texas Instruments Incorporated Fuse and antifuse reprogrammable link for integrated circuits
CN1189071A (zh) * 1996-12-31 1998-07-29 摩托罗拉公司 用于在无线通信设备中加密电子信息的装置和方法
US20080157270A1 (en) * 2006-12-30 2008-07-03 Kim Deok-Kee Metal to Metal Low-K Antifuse
US20090002119A1 (en) * 2007-06-29 2009-01-01 Thomas Nirschl Fuse sensing scheme
CN101448127A (zh) * 2007-11-28 2009-06-03 辉达公司 保密信息存储系统和方法
US20090251201A1 (en) * 2008-04-02 2009-10-08 Samsung Electronics Co., Ltd. Multi-level anti-fuse and methods of operating and fabricating the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943538A (en) * 1986-05-09 1990-07-24 Actel Corporation Programmable low impedance anti-fuse element
US5276653A (en) * 1991-02-13 1994-01-04 Mckenny Vernon G Fuse protection circuit
DE4243888A1 (de) * 1992-12-23 1994-06-30 Gao Ges Automation Org Datenträger und Verfahren zur Echtheitsprüfung eines Datenträgers
JPH07105685A (ja) 1993-10-08 1995-04-21 Kawasaki Steel Corp 半導体記憶回路
US5976943A (en) 1996-12-27 1999-11-02 Vlsi Technology, Inc. Method for bi-layer programmable resistor
US5954817A (en) * 1996-12-31 1999-09-21 Motorola, Inc. Apparatus and method for securing electronic information in a wireless communication device
US6449170B1 (en) * 2000-08-30 2002-09-10 Advanced Micro Devices, Inc. Integrated circuit package incorporating camouflaged programmable elements
US7103782B1 (en) * 2000-09-27 2006-09-05 Motorola, Inc. Secure memory and processing system having laser-scribed encryption key
US7087975B2 (en) * 2000-12-28 2006-08-08 Infineon Technologies Ag Area efficient stacking of antifuses in semiconductor device
FI115257B (fi) * 2001-08-07 2005-03-31 Nokia Corp Menetelmä informaation käsittelemiseksi elektroniikkalaitteessa, järjestelmä, elektroniikkalaite ja suoritinlohko
US6944083B2 (en) 2003-11-17 2005-09-13 Sony Corporation Method for detecting and preventing tampering with one-time programmable digital devices
US6956277B1 (en) * 2004-03-23 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Diode junction poly fuse
US7196570B2 (en) * 2004-05-05 2007-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple-time programmable resistance circuit
JP2006253353A (ja) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd 電気ヒューズモジュール
JP2006351108A (ja) * 2005-06-16 2006-12-28 Oki Electric Ind Co Ltd 半導体記憶装置
US7333383B2 (en) * 2005-08-23 2008-02-19 Infineon Technologies Ag Fuse resistance read-out circuit
WO2007141896A1 (ja) * 2006-06-05 2007-12-13 Panasonic Corporation 半導体集積回路
US7561059B2 (en) * 2006-11-09 2009-07-14 International Business Machines Corporation Anti-tamper electronic obscurity using E-fuse technology
US20080232152A1 (en) * 2007-03-22 2008-09-25 International Business Machines Corporation Method and Structure for Implementing a Reprogrammable ROM
KR20090084531A (ko) * 2008-02-01 2009-08-05 삼성전자주식회사 퓨즈 회로 및 이를 포함하는 반도체 메모리 장치
KR101497456B1 (ko) * 2008-04-29 2015-03-02 삼성전자주식회사 전기퓨즈 회로를 갖는 보안 회로 및 보안 키 프로그램 방법
US7761714B2 (en) * 2008-10-02 2010-07-20 Infineon Technologies Ag Integrated circuit and method for preventing an unauthorized access to a digital value
US8242831B2 (en) 2009-12-31 2012-08-14 Intel Corporation Tamper resistant fuse design

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4413272A (en) * 1979-09-05 1983-11-01 Fujitsu Limited Semiconductor devices having fuses
US5412593A (en) * 1994-01-12 1995-05-02 Texas Instruments Incorporated Fuse and antifuse reprogrammable link for integrated circuits
CN1189071A (zh) * 1996-12-31 1998-07-29 摩托罗拉公司 用于在无线通信设备中加密电子信息的装置和方法
US20080157270A1 (en) * 2006-12-30 2008-07-03 Kim Deok-Kee Metal to Metal Low-K Antifuse
US20090002119A1 (en) * 2007-06-29 2009-01-01 Thomas Nirschl Fuse sensing scheme
CN101448127A (zh) * 2007-11-28 2009-06-03 辉达公司 保密信息存储系统和方法
US20090251201A1 (en) * 2008-04-02 2009-10-08 Samsung Electronics Co., Ltd. Multi-level anti-fuse and methods of operating and fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113051629A (zh) * 2021-03-10 2021-06-29 湖北大学 一种基于片上熔丝的通断型puf
CN113051629B (zh) * 2021-03-10 2022-06-17 湖北大学 一种基于片上熔丝实现通断型puf的集成电路

Also Published As

Publication number Publication date
CN104867519B (zh) 2018-04-27
CN102640229A (zh) 2012-08-15
EP2519952B1 (en) 2017-06-21
US20110156801A1 (en) 2011-06-30
EP2519952A4 (en) 2015-07-15
WO2011081811A3 (en) 2011-11-17
KR101436304B1 (ko) 2014-09-01
CN102640229B (zh) 2015-04-29
US8242831B2 (en) 2012-08-14
WO2011081811A2 (en) 2011-07-07
EP2519952A2 (en) 2012-11-07
KR20120097391A (ko) 2012-09-03

Similar Documents

Publication Publication Date Title
CN102640229B (zh) 实现防篡改熔丝设计的装置、系统及相关的微处理器
TWI553647B (zh) 於具有第一磁穿隧接面及第二磁穿隧接面之位元晶胞產生一非可逆態
CN100505458C (zh) 保险丝电路
US20080294838A1 (en) Universal boot loader using programmable on-chip non-volatile memory
US20060095975A1 (en) Semiconductor device
CN100390700C (zh) 使用磁设置数据的防篡改封装和方法
JP2010086523A (ja) セキュアメモリインターフェース
TW201644227A (zh) 產生識別金鑰之裝置及方法
CN109390022A (zh) 修复器件以及包括修复器件的半导体器件
US20210160063A1 (en) Cryptographic management of lifecycle states
CN108090384B (zh) 一种金属线检测装置及芯片
US20030133241A1 (en) Method and arrangement for protecting digital parts of circuits
US6188242B1 (en) Virtual programmable device and method of programming
CN110633777B (zh) 一种物理不可复制功能标签产生方法及电路
JP4209512B2 (ja) Ｉｃカード
US6594747B2 (en) Processing apparatus with integrated circuit and integrated circuit package
US7345943B2 (en) Unclocked eFUSE circuit
JP5118718B2 (ja) 半導体集積回路および電子機器
US6704676B2 (en) Method and circuit configuration for identifying an operating property of an integrated circuit
US7969179B2 (en) Method and apparatus for increasing security in a system using an integrated circuit
US7865859B2 (en) Implementing APS voltage level activation with secondary chip in stacked-chip technology
CN113448599A (zh) 一种检测方法、装置、电子设备及可读存储介质
US20080232152A1 (en) Method and Structure for Implementing a Reprogrammable ROM
JP2012174213A (ja) 半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180427

Termination date: 20191208

CF01 Termination of patent right due to non-payment of annual fee