CN104866405B - 一种基于ZedBoard的远程监控FPGA中电路运行的方法 - Google Patents
一种基于ZedBoard的远程监控FPGA中电路运行的方法 Download PDFInfo
- Publication number
- CN104866405B CN104866405B CN201510215680.3A CN201510215680A CN104866405B CN 104866405 B CN104866405 B CN 104866405B CN 201510215680 A CN201510215680 A CN 201510215680A CN 104866405 B CN104866405 B CN 104866405B
- Authority
- CN
- China
- Prior art keywords
- circuit
- data
- fpga
- user
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000012545 processing Methods 0.000 claims abstract description 38
- 238000011161 development Methods 0.000 claims abstract description 8
- 238000004891 communication Methods 0.000 claims description 30
- 230000003993 interaction Effects 0.000 claims description 18
- 238000002474 experimental method Methods 0.000 abstract description 13
- 238000013461 design Methods 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种基于ZedBoard的远程监控FPGA中电路运行的方法，本发明通过将用户电路以.bit文件形式下载到ZedBoard开发板的可编程逻辑中；在处理系统上启动操作系统，并在可编程逻辑中运行用户电路；位于处理系统端的以太网口接收用户发送过来的控制信息并传递给用户电路，控制用户电路工作；电路运行结果通过位于处理系统端以太网口发送给用户的客户端。本发明能够在客户端获取服务器端运行在硬件实验平台的FPGA中电路的情况，并将客户端的控制命令传送到服务器端的硬件平台上，对电路实施控制。
Description
技术领域
本发明适用于计算机硬件系列课程的远程实验，属于计算机教学实验仪器技术领域，尤其涉及一种基于ZedBoard的远程监控FPGA中电路运行的方法。
背景技术
MOOC（massive open online courses），Massive（大规模的）、Open（开放的）、Online（在线的）、Course（课程）四个词的缩写，即大型开放式网络课程。MOOC课程整合多种社交网络工具和多种形式的数字化资源，形成多元化的学习工具和丰富的课程资源。大型开放式网络课程成功实现了一种高端的知识交换。它可适用于专家培训，各学科间的交流学习以及特别教育的学习模式–任何学习类型的信息都可以通过网络传播。
鉴于MOOC课程的优点，在网络开放环境下进行硬件实验已经日益成为人们需要解决的问题。目前采用的主要解决方法是通过软件仿真来实现，但是完全用软件仿真硬件，在速度和完整性上都会有所限制。如果采用真实硬件在底层支撑，那么就需要在远程获得该硬件运行的真实情况。因此，在网络开放环境下进行硬件实验必须要考虑“如何远程获得该硬件运行的真实情况”的问题。
发明内容
发明目的：针对现有技术中存在的问题，本发明提供一种基于ZedBoard的远程监控FPGA中电路运行的方法，能够在客户端获取服务器端运行在硬件实验平台的FPGA中电路的情况，并将客户端的控制命令传送到服务器端的硬件平台上，对电路实施控制。
技术方案：为达到上述目的，本发明提供的一种基于ZedBoard的远程监控FPGA中电路运行的方法，包括如下步骤：
1）用户电路以.bit文件形式下载到ZedBoard开发板的可编程逻辑中；
2）在处理系统上启动操作系统，并在可编程逻辑中运行用户电路；
3）位于处理系统端的以太网口接收客户端发来的数据控制包并传递给用户电路，控制用户电路工作；
4）电路运行数据通过处理系统端以太网口发送给用户的客户端。
作为优选，所述的用户电路中还包括FPGA电路监控IP核；所述的FPGA电路监控IP核以封装好的IP核的形式合成到电路中，并按照IP核接口电路协议安排FPGA电路监控IP核与处理系统的通信接口；所述处理系统上的操作系统还运行有反馈交互模块与网络监控和数据采集模块；
通过FPGA电路监控IP核、反馈交互模块与网络监控和数据采集模块来实现数据控制包传递给用户电路以及将电路运行数据发送给用户的客户端；
所述反馈交互模块接收用户的数据控制包，存储并解析后传输给FPGA电路监控IP核；
网络监控和数据采集模块将FPGA电路监控IP核采集的电路运行数据进行存储、封装后发送给客户端，供用户观察电路运行结果；
所述FPGA电路监控IP核通过通信接口实现与用户电路和处理系统之间的通信。
作为优选，所述的FPGA电路监控IP核与用户电路的通信接口分为两类：第一种是直接和用户电路进行交互的接口，该接口需要用户在用此FPGA电路监控IP核合成到电路时通过现有技术进行实例化；该部分接口以二进制流的形式和用户电路交互，并负责监控用户电路，收集电路运行状态和数据，以及接收处理系统端解析后的数据；另一类接口是系统接口，由该FPGA电路监控IP核自动完成和处理系统上的其他系统硬件的交互；所述的FPGA电路监控IP核与处理系统的通信接口为AXI-lite接口和AXI-Stream接口。
作为优选，所述IP核接口电路协议安排FPGA电路监控IP核与处理系统的通信接口方法为：用户电路为组合逻辑电路时，FPGA电路监控IP核采用AXI-lite接口和处理系统进行通信；用户电路为时序逻辑电路时，FPGA电路监控IP核采用AXI-Stream接口和处理系统进行通信。
作为优选，所述的数据控制包传递给用户电路的操作方法是：反馈交互模块通过位于处理系统端的以太网口接收客户端发送过来的数据控制包，存入内存缓冲区并进行解析后传递给FPGA电路监控IP核；FPGA电路监控IP核将解析后的数据以二进制的形式传递给用户电路，控制电路工作。
作为优选，所述的电路运行数据发送给用户的客户端的操作方法是：FPGA电路监控IP核采集电路运行数据并传送给处理系统，处理系统中的网络监控和数据采集模块将电路运行数据存入数据缓存区并进行封装，然后将封装后的数据通过处理系统端的以太网口发送给用户的客户端。
作为优选，所述数据控制包采用的格式为依次的包头、ID号、数量、数据以及帧尾；包头作为表示一帧数据的开始，ID号用于标识系统资源类型，数量用于表示该ID资源的数量，数据表示传送的数据，帧尾表示数据帧的结束。
作为优选，所述网络监控和数据采集模块将电路运行数据进行封装的格式为依次的包头、ID号、数量、数据以及帧尾；包头作为表示一帧数据的开始，ID号用于标识系统资源类型，数量用于表示该ID资源的数量，数据表示传送的数据，帧尾表示数据帧的结束；所述网络监控和数据采集模块采用这种格式将电路运行数据进行封装后发送给用户客户端。
作为优选，所述ZedBoard开发板的主芯片为Xilinx Zynq-7000 AllProgrammable SoC。
有益效果：1、本发明利用Xilinx公司集双核ARM Cortex-A9和FPGA于一片主芯片中的ZedBoard板卡做为硬件实验平台，能够在客户端获取服务器端运行在硬件实验平台的FPGA中电路的情况，并将客户端的控制命令传送到服务器端的硬件平台上，对电路实施控制；2、本发明能够实时监控运行在FPGA中用户电路的运行情况，并为网络远程监控提供了接口；3、本发明的实验平台具有设计成本降低、设计整体功耗降低、设计体积减少、设计风险降低、设计更灵活的优点。
附图说明
图1是本发明的硬件实验平台内部工作机制示意图。
具体实施方式
下面结合实施例对本发明做进一步的详细说明，本实施例对本发明不构成限定。
如图1是本发明的硬件实验平台内部工作机制示意图，本发明的硬件实验平台采用Xilinx公司集双核ARM Cortex-A9和FPGA于一片主芯片中的ZedBoard板卡，其主芯片采用Xilinx Zynq-7000 All Programmable SoC。ZedBoard板卡的USB-Jtag端口通过USB-Jtag数据线和服务器相连，通过这条数据线，用户设计的电路以.bit文件形式下载到主芯片的FPGA中。该硬件实验平台通过启动在SD卡中的Linux监控程序，然后通过以太网口直接和用户进行控制信号和数据的互相传送，同时将实时通信数据和控制信息由UART端口直接送到服务器中显示。
Zynq是基于Xilinx全可编程的可扩展处理平台结构，该结构在单芯片内集成了具有丰富特点的双核ARM Cortex-A9处理器的处理系统（Processing System，PS）和 Xilinx可编程逻辑（Programmable Logic，PL）。双核ARM Cortex-A9 CPU是PS的“心脏”，它包含片上存储器、外部存储器接口和一套丰富的 I/O 外设。Zynq中的PL采用了Xilinx 7 系列的FPGA技术，用于扩展功能，以满足特定的功能需求。
Zynq作为首款将高性能ARM Cortex A系列处理器与高性能FPGA在单芯片内紧密结合的产品，与其它独立ARM Cortex-A9与Xilinx FPGA在单板上相比，其可具有如下优点：设计成本降低；设计整体功耗降低；设计体积减少；设计风险降低；设计更灵活。为了实现这些优点，Xilinx在设计Zynq时不仅要将不同工艺特征的处理器和FPGA融合在一个芯片上并保证其良品率，更要设计高效的片内高性能处理器与FPGA之间互联通路。如果ARM Cortex-A9与FPGA之间数据交互成了瓶颈，那么处理器与FPGA的性能优势都不能发挥出来，其他的优势就无从谈起。
在Zynq中，ARM和FPGA分别称为PS和PL。Zynq中的互联主要是通过 AXI 总线协议实现点对点通道连接，用于在主设备和从设备之间实现通信地址，数据和相应交易。AXI基于ARM AMBA3.0规范，实现了完整的互联通信能力。这样的互联结构在CPU和PL主设备控制器之间，提供低延迟、高吞吐量和缓存一致性的数据路径。
如图1，硬件实验平台基于Xilinx Zynq-7000 All Programmable SoC（Zynqdevice），其内部拥有PS的双核ARM Cortex A9处理器，可以运行Linux操作系统，同时拥有FPGA逻辑PL。PS和PL通过AXI总线通信互换数据。
本发明的方法中包括网络监控和数据采集模块、反馈交互模块、FPGA电路监控IP核和与该核相关的接口电路定义协议以及网络通信数据包格式定义。网络监控和数据采集模块、反馈交互模块都为软件模块。
网络监控和数据采集程序运行在ZedBoard板卡的PS部分中，负责网络数据传输的实时性和有效性。通过FPGA电路监控IP核将FPGA电路监控采集的实时信号存储、封装并通过网络反馈给用户。
反馈交互程序运行在ZedBoard板卡的PS部分中，接收用户的数据控制包，存储并解析后传输给PL。
上述两个程序实现以下功能：
1）与FPGA电路进行实时的数据采集和传输
在其他类似的虚拟实验室设计中，数据采集程序多运行于实验室PC机，通过串口来和开发板FPGA电路进行数据通信，或者在FPGA电路部分实现网络监控和数据采集程序。前者传输效率低、稳定性差，后者编程复杂并且占用部分FPGA资源。
本发明采用 Zedboard开发板，其集成有ARM处理器和相关存储设备，并将经过裁剪的Linux操作系统配置于开发板，然后再在系统之上运行该程序。通过实现AXI总线接口，并对Linux关于内存读写的系统函数进行修改，在FPGA电路与该程序之间实现了有效的数据通信，同时通过Linux完善稳定的网络模块来与客户端程序连接。
在这种设计思路下，不仅提高了FPGA电路与数据采集程序之间的传输效率，而且保证了网络传输的稳定性，同时基于Linux开发嵌入式程序，也降低了编程难度，易于维护和扩展。
2）实时流畅的实验数据反馈
为了解决网络延迟所造成的实验结果显示卡顿的问题，本发明设计了类似“流媒体”的数据缓冲策略。当该程序接收到一定规模的数据后再反馈于界面显示，这段时间程序可以接收并处理下一批数据。这样当网络延迟时，用户感受到的仍然是流畅的实验结果反馈。在该策略下，未来还可以根据网络状况提前预警，动态调整缓冲区大小，提供更好的反馈效果。
FPGA电路监控IP核是处理系统PS和用户接口连接的桥梁，本发明采用以下方案：
1）PL和PS的通信方法。根据用户设计电路的不同，在简单低速的组合逻辑电路中，IP核采用AXI-lite接口和PS进行通信，在高速时序逻辑电路中，IP核采用AXI-Stream接口和PS进行通信。
2）IP核数据通信采用二进制流的形式。IP核内部采用这种形式将PS端发送过来的数据转发给PL端。
3）IP核根据用户的电路设计特点定制与用户电路的通信接口。接口分为两类：第一种是直接和用户进行交互的接口，该接口需要用户在用此IP核合成自己设计的电路时进行实例化。该部分接口以二进制流的形式和用户电路交互，并负责监控用户设计的电路，收集电路运行状态和数据，以及接收PS端被解析后的数据流。另一类接口是系统接口，IP核制定完成后，该接口也就形成。用户不需要在合成自己电路时实例化该接口，由该IP核自动完成和系统硬件的交互。该类接口的意义是消除平台的差异性，使用户在不同平台做实验均可以达到统一的实验效果。
IP核接口电路协议，包括FPGA电路监控IP核与PS的通信协议接口。其中，
1）与PS通信的协议接口以现有的AXI协议为基础，针对不同电路设计需求选择AXI-lite接口或AXI-Stream接口。
2）IP核数据通信采用二进制流的形式。IP核内部采用这种形式对PS端发送过来的数据发送给PL端。
网络通信数据包格式定义为依次的包头、ID号、数量、数据以及帧尾；包头作为表示一帧数据的开始，ID号用于标识系统资源类型，数量用于表示该ID资源的数量，数据表示传送的数据，帧尾表示数据帧的结束；客户端发送的数据控制包就按照此格式定义，反馈交互模块依据此格式解析用户客户端发来的数据控制包；网络监控和数据采集模块采用这种格式将电路运行数据进行封装后发送给用户客户端。
本实施例中，PS部分运行Linux操作系统，并在其上运行网络监控和数据采集程序以及反馈交互程序。PL部分运行用户设计的电路。FPGA电路监控IP核会以封装好的IP核的形式提供给用户，用户需将其合成到自己的电路设计中，并按照接口电路定义协议安排PS与IP核之间的连线。
在本实施例中，PS的内部运行着Linux操作系统，网络监控和数据采集程序以及反馈交互程序通过图1中的SD卡被加载入ARM中运行，在Linux运行的反馈交互模块通过位于PS端的以太网口接收用户发送过来的数据控制包，存至内存缓冲区，该内存缓冲区可以有效保证大量数据传送的流畅性，然后将内存缓冲区的数据解析后将获得的传送的数据通过FPGA电路监控IP核传递给FPGA中用户的硬件设计，控制用户设计的硬件工作。同时用户设计过程中数据信号的变化和相关控制信息由PL中的FPGA电路监控IP核收集，通过PS中的网络监控和数据采集程序送入数据缓存区，然后将数据封装后通过位于PS端口以太网口发送给用户的客户端软件。这里的PS和PL互相通信的AXI总线和接口，以IP核（FPGA电路监控IP核）的形式提供给用户，由用户添加到自己的设计中。
以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
Claims (8)
1.一种基于ZedBoard的远程监控FPGA中电路运行的方法，其特征在于：包括如下步骤：
1)用户电路以.bit文件形式下载到ZedBoard开发板的可编程逻辑中；
2)在处理系统上启动操作系统，并在可编程逻辑中运行用户电路；
3)位于处理系统端的以太网口接收客户端发来的数据控制包并传递给用户电路，控制用户电路工作；
4)电路运行数据通过处理系统端以太网口发送给用户的客户端；
所述的用户电路中还包括FPGA电路监控IP核；所述的FPGA电路监控IP核以封装好的IP核的形式合成到电路中，并按照IP核接口电路协议安排FPGA电路监控IP核与处理系统的通信接口；所述处理系统上的操作系统还运行有反馈交互模块与网络监控和数据采集模块；
通过FPGA电路监控IP核、反馈交互模块与网络监控和数据采集模块来实现数据控制包传递给用户电路以及将电路运行数据发送给用户的客户端；
所述反馈交互模块接收用户的数据控制包，存储并解析后传输给FPGA电路监控IP核；
网络监控和数据采集模块将FPGA电路监控IP核采集的电路运行数据进行存储、封装后发送给客户端，供用户观察电路运行结果；
所述FPGA电路监控IP核通过通信接口实现与用户电路和处理系统之间的通信。
2.根据权利要求1所述的基于ZedBoard的远程监控FPGA中电路运行的方法，其特征在于，所述的FPGA电路监控IP核与用户电路的通信接口分为两类：第一种是直接和用户电路进行交互的接口，该接口以二进制流的形式和用户电路交互，并负责监控用户电路，收集电路运行状态和数据，以及接收处理系统端解析后的数据；另一类接口是系统接口，由该FPGA电路监控IP核自动完成和处理系统上的其他系统硬件的交互；所述的FPGA电路监控IP核与处理系统的通信接口为AXI-lite接口和AXI-Stream接口。
3.根据权利要求1所述的基于ZedBoard的远程监控FPGA中电路运行的方法，其特征在于：所述IP核接口电路协议安排FPGA电路监控IP核与处理系统的通信接口方法为：用户电路为组合逻辑电路时，FPGA电路监控IP核采用AXI-lite接口和处理系统进行通信；用户电路为时序逻辑电路时，FPGA电路监控IP核采用AXI-Stream接口和处理系统进行通信。
4.根据权利要求1所述的基于ZedBoard的远程监控FPGA中电路运行的方法，其特征在于：所述的数据控制包传递给用户电路的操作方法是：反馈交互模块通过位于处理系统端的以太网口接收客户端发送过来的数据控制包，存入内存缓冲区并进行解析后传递给FPGA电路监控IP核；FPGA电路监控IP核将解析后的数据以二进制的形式传递给用户电路，控制电路工作。
5.根据权利要求1所述的基于ZedBoard的远程监控FPGA中电路运行的方法，其特征在于：所述的电路运行数据发送给用户的客户端的操作方法是：FPGA电路监控IP核采集电路运行数据并传送给处理系统，处理系统中的网络监控和数据采集模块将电路运行数据存入数据缓存区并进行封装，然后将封装后的数据通过处理系统端的以太网口发送给用户的客户端。
6.根据权利要求1或4所述的基于ZedBoard的远程监控FPGA中电路运行的方法，其特征在于：所述数据控制包采用的格式为依次的包头、ID号、数量、数据以及帧尾；包头作为表示一帧数据的开始，ID号用于标识系统资源类型，数量用于表示该ID资源的数量，数据表示传送的数据，帧尾表示数据帧的结束。
7.根据权利要求1或5所述的基于ZedBoard的远程监控FPGA中电路运行的方法，其特征在于：所述网络监控和数据采集模块将电路运行数据进行封装的格式为依次的包头、ID号、数量、数据以及帧尾；包头作为表示一帧数据的开始，ID号用于标识系统资源类型，数量用于表示该ID资源的数量，数据表示传送的数据，帧尾表示数据帧的结束；所述网络监控和数据采集模块采用这种格式将电路运行数据进行封装后发送给用户客户端。
8.根据权利要求1所述的基于ZedBoard的远程监控FPGA中电路运行的方法，其特征在于，所述ZedBoard开发板的主芯片为Xilinx Zynq-7000All Programmable SoC。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510215680.3A CN104866405B (zh) | 2015-04-30 | 2015-04-30 | 一种基于ZedBoard的远程监控FPGA中电路运行的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510215680.3A CN104866405B (zh) | 2015-04-30 | 2015-04-30 | 一种基于ZedBoard的远程监控FPGA中电路运行的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104866405A CN104866405A (zh) | 2015-08-26 |
| CN104866405B true CN104866405B (zh) | 2017-11-28 |
Family
ID=53912251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510215680.3A Expired - Fee Related CN104866405B (zh) | 2015-04-30 | 2015-04-30 | 一种基于ZedBoard的远程监控FPGA中电路运行的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104866405B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106412013B (zh) * | 2016-08-30 | 2023-06-23 | 上海新华控制技术集团科技有限公司 | 一种基于Linux的光伏并网Web监测系统 |
| CN107506279A (zh) * | 2017-08-18 | 2017-12-22 | 江苏微锐超算科技有限公司 | Fpga器件的性能控制方法及装置 |
| CN109426595A (zh) * | 2017-08-21 | 2019-03-05 | 上海奕瑞光电子科技股份有限公司 | 一种fpga运行记录的分析系统、方法及应用 |
| CN113177010A (zh) * | 2021-05-31 | 2021-07-27 | 西安超越申泰信息科技有限公司 | 一种远程控制方法及系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3970021B2 (ja) * | 2001-11-20 | 2007-09-05 | アンドールシステムサポート株式会社 | ディジタル回路実験・実習遠隔教育方法 |
| CN101814248A (zh) * | 2010-04-07 | 2010-08-25 | 清华大学 | 一种计算机硬件系列课程的远程实验系统 |
| CN102968086A (zh) * | 2012-12-10 | 2013-03-13 | 东南大学 | 一种远程实验室控制器 |
| CN103123658A (zh) * | 2011-11-21 | 2013-05-29 | 中国科学院电子学研究所 | 一种可编程逻辑阵列ip核及其系统集成方法 |
| KR101411932B1 (ko) * | 2013-09-17 | 2014-06-26 | 주식회사 한백전자 | 임베디드 환경의 스마트기기 융복합 플랫폼 실습장치 |
-
2015
- 2015-04-30 CN CN201510215680.3A patent/CN104866405B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3970021B2 (ja) * | 2001-11-20 | 2007-09-05 | アンドールシステムサポート株式会社 | ディジタル回路実験・実習遠隔教育方法 |
| CN101814248A (zh) * | 2010-04-07 | 2010-08-25 | 清华大学 | 一种计算机硬件系列课程的远程实验系统 |
| CN103123658A (zh) * | 2011-11-21 | 2013-05-29 | 中国科学院电子学研究所 | 一种可编程逻辑阵列ip核及其系统集成方法 |
| CN102968086A (zh) * | 2012-12-10 | 2013-03-13 | 东南大学 | 一种远程实验室控制器 |
| KR101411932B1 (ko) * | 2013-09-17 | 2014-06-26 | 주식회사 한백전자 | 임베디드 환경의 스마트기기 융복합 플랫폼 실습장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104866405A (zh) | 2015-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107202977B (zh) | 一种基于vpx平台的综合处理系统及软件设计方法 | |
| US8787364B2 (en) | Serial memory and IO access architecture and system for switched telecommunication and computing platforms | |
| CN104866405B (zh) | 一种基于ZedBoard的远程监控FPGA中电路运行的方法 | |
| CN105302612B (zh) | 快速升级电子系统机箱内单片机软件程序的方法 | |
| CN101849230B (zh) | 在多主机环境中共享遗留设备 | |
| CN105245456B (zh) | 一种云服务器内卸载sdn虚拟网络功能的方法和系统 | |
| US20080244150A1 (en) | Processor chip arcitecture having integrated high-speed packet switched serial interface | |
| CN107911391A (zh) | 一种基于fpga的axi协议与spi协议转换的方法 | |
| CN108829515A (zh) | 一种云端平台计算系统及其应用方法 | |
| CN106575283B (zh) | 使用元胞自动机的群集服务器配置 | |
| CN116069711B (zh) | 直接内存访问控制器、异构设备、内存访问方法及介质 | |
| CN112866148B (zh) | 一种面向类脑计算芯片的芯片间数据传输系统及实现方法 | |
| CN110399221A (zh) | 数据处理方法、系统及终端设备 | |
| CN111158731A (zh) | 一种基于cpld的网卡固件升级装置及方法 | |
| CN114691286A (zh) | 服务器系统、虚拟机创建方法及装置 | |
| Gibeling et al. | The RAMP architecture & description language | |
| CN103678244B (zh) | 一种不使用应用处理器的智能设备 | |
| CN111666238A (zh) | 数据传输装置及方法 | |
| Attia et al. | Design and implementation of low latency network interface for network on chip | |
| CN115794721A (zh) | 一种基于多核的PCIe网卡及其工作方法 | |
| CN115903569A (zh) | 一种全数字综合模块化航电系统 | |
| TW200304071A (en) | USB host controller | |
| WO2021138846A1 (zh) | 一种实现fpga服务器的方法和系统 | |
| US11620248B2 (en) | Optical bridge interconnect unit for adjacent processors | |
| CN117493236B (zh) | Fpga加速器以及加速器系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171128 |