CN104851917A - 晶体管结构及其制作方法 - Google Patents

晶体管结构及其制作方法 Download PDF

Info

Publication number
CN104851917A
CN104851917A CN201410077873.2A CN201410077873A CN104851917A CN 104851917 A CN104851917 A CN 104851917A CN 201410077873 A CN201410077873 A CN 201410077873A CN 104851917 A CN104851917 A CN 104851917A
Authority
CN
China
Prior art keywords
semiconductor layer
light absorbing
patterned semiconductor
absorbing zone
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410077873.2A
Other languages
English (en)
Inventor
高启仁
彭玉容
王怡凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wistron Corp
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Publication of CN104851917A publication Critical patent/CN104851917A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)

Abstract

本发明公开一种晶体管结构及其制作方法，其中晶体管结构包括一栅极、一绝缘层、一图案化半导体层、一源极以及一漏极以及一光吸收层。栅极配置于基板上。栅极的面积重叠图案化半导体层的面积。绝缘层位于栅极与图案化半导体层之间。源极以及漏极彼此分离，且源极与漏极接触于图案化半导体层。图案化半导体层位于光吸收层以及基板之间。光吸收层的面积覆盖图案化半导体层的面积。光吸收层的吸收光谱波长涵盖图案化半导体层的吸收光谱波长。

Description

晶体管结构及其制作方法
技术领域
本发明涉及一种晶体管结构及其制作方法，特别是涉及一种具有光吸收层的晶体管结构及其制作方法。
背景技术
近年来，随着光电技术与半导体制造技术日益成熟，带动了平面显示器（Flat Panel Display）的蓬勃发展。其中薄膜晶体管显示器因具有操作电压低、反应速度快、重量轻以及体积小等优点，而逐渐成为显示器产品的主流。而薄膜晶体管显示器主要利用薄膜晶体管控制显示器的成像品质。
然而，薄膜晶体管结构中的半导体层的特性极易受到光线的照射影响而产生变化。一般常见的薄膜晶体管结构大致上可分为顶电极薄膜晶体管(top-gate TFT)或是底电极薄膜晶体管(bottom gate TFT)。就目前现有的薄膜晶体管结构，无论是顶电极薄膜晶体管或是底电极薄膜晶体管，在受到前光源、背光源或是外界光源照射后，薄膜晶体管其中的半导体层的起始电压(threshold voltage)、驱动电流、次临界斜率（subthreshold slope）等特性都会产生变化，导致薄膜晶体管的可靠度下降。
发明内容
本发明的目的在于提供一种晶体管结构及其制作方法，晶体管结构具有光吸收层，而能避免晶体管结构中的图案化半导体层受到光线的照射导致特性产生变化。
为达上述目的，本发明提供一种晶体管结构，包括一栅极、一绝缘层、一图案化半导体层、一源极以及一漏极以及一光吸收层。栅极配置在基板上。栅极的面积重叠图案化半导体层的面积。绝缘层位于栅极与图案化半导体层之间。源极以及漏极彼此分离，且源极与漏极接触于图案化半导体层。图案化半导体层位于光吸收层以及基板之间。光吸收层的面积覆盖图案化半导体层的面积。光吸收层的吸收光谱波长涵盖图案化半导体层的吸收光谱波长。
在本发明的一实施例中，上述晶体管结构，其中光吸收层的吸收光谱波长由290nm至900nm。
在本发明的一实施例中，上述晶体管结构，其中光吸收层的片电阻值介于1012欧姆/单位面积至1015欧姆/单位面积之间。
在本发明的一实施例中，上述光吸收层的材质包括黑色光致抗蚀剂或可吸收光线波长的深色材料，其中黑色光致抗蚀剂中的添加物包括染料、碳黑以及钛金属上述材料的任一。
在本发明的一实施例中，上述图案化半导体层位于栅极与基板之间。
在本发明的一实施例中，上述晶体管结构，其中光吸收层直接接触栅极。
在本发明的一实施例中，上述光吸收层的轮廓与栅极的轮廓切齐。
在本发明的一实施例中，上述光吸收层由栅极向外延伸至接触于绝缘层。
在本发明的一实施例中，上述绝缘层具有一第一开口，光吸收层具有一第二开口，第一开口与第二开口连通以暴露出漏极的一部分。
在本发明的一实施例中，上述晶体管结构，还包括一保护层，覆盖栅极以及绝缘层，栅极位于保护层与绝缘层之间。
在本发明的一实施例中，上述保护层位于光吸收层与基板之间。
在本发明的一实施例中，上述绝缘层具有一第一开口，保护层具有一第二开口，第一开口与第二开口连通以暴露出漏极的一部分。
在本发明的一实施例中，上述绝缘层具有一开口，开口暴露出漏极的一部分。
在本发明的一实施例中，上述栅极位于图案化半导体层与基板之间。
在本发明的一实施例中，上述光吸收层直接接触图案化半导体层。
在本发明的一实施例中，上述光吸收层的轮廓与图案化半导体层的轮廓切齐。
在本发明的一实施例中，上述光吸收层由图案化半导体层向外延伸至接触于绝缘层。
在本发明的一实施例中，上述光吸收层具有一开口，开口暴露出漏极的一部分。
在本发明的一实施例中，上述晶体管结构，还包括一保护层，保护层覆盖图案化半导体层、源极以及部分漏极。
在本发明的一实施例中，上述保护层位于光吸收层与基板之间。
在本发明的一实施例中，上述保护层具有一开口，开口暴露另一部分漏极。
在本发明的一实施例中，上述图案化半导体层的材质包括有机半导体材料或无机半导体材料。
在本发明的一实施例中，上述图案化半导体层的材质包括氧化物半导体材料。
在本发明的一实施例中，上述基板为可挠性基板。
在本发明的一实施例中，上述源极与漏极接触于图案化半导体层的接近基板的一侧。
在本发明的一实施例中，上述源极与漏极接触于图案化半导体层的远离于基板的一侧。
本发明提供一种晶体管结构的制作方法。在一基板上形成一栅极。形成一绝缘层以及一图案化半导体层，使栅极的面积重叠图案化半导体层的面积，且绝缘层位于栅极与图案化半导体层之间。形成彼此分离的一源极以及一漏极，且源极与漏极接触于图案化半导体层。形成一光吸收层使图案化半导体层位于光吸收层以及基板之间，且光吸收层的面积覆盖图案化半导体层的面积，其中光吸收层的吸收光谱波长重叠图案化半导体层的吸收光谱波长。
在本发明的一实施例中，上述光吸收层是以干式制作工艺以及湿式制作工艺其中一者制作的。
在本发明的一实施例中，上述湿式制作工艺包括在基板上进行涂布法。
在本发明的一实施例中，上述湿式制作工艺包括在卷对卷设备中进行涂布法。
在本发明的一实施例中，上述干式制作工艺包括物理沉积法以及化学沉积法其中一者。
在本发明的一实施例中，上述图案化半导体层以干式制作工艺以及湿式制作工艺其中一者制作的。
在本发明的一实施例中，上述干式制作工艺在一真空设备中进行。
基于上述，本发明的晶体管结构具有光吸收层，由于光吸收层具有与图案化半导体层重叠的吸收光谱波长，且光吸收层的面积覆盖图案化半导体层的面积，故本发明的晶体管结构在受到光线照射的情况下，部分波长得以先被光吸收层所吸收，则晶体管结构中的图案化半导体层，可由此避免因受到光线的照射导致特性产生变化。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1是本发明的第一实施例的晶体管结构的剖面示意图。
图2是本发明的第二实施例的晶体管结构的剖面示意图。
图3是本发明的第三实施例的晶体管结构的剖面示意图。
图4是本发明的第四实施例的晶体管结构的剖面示意图。
图5是本发明的第五实施例的晶体管结构的剖面示意图。
图6是本发明的第六实施例的晶体管结构的剖面示意图。
图7是本发明的第七实施例的晶体管结构的剖面示意图。
图8是本发明的第八实施例的晶体管结构的剖面示意图。
图9为现有晶体管的照光前后的特性曲线图。
图10为本发明一实施例晶体管的照光前后的特性曲线图。
图11为本发明的实施例中，基板、图案化半导体层、源极与漏极的配置关系示意图。
符号说明
10、20、30、40、50、60、70、80：晶体管结构
100、500、900：基板
110a、510a、910a：源极
110b、510b、910b：漏极
120、520、920：图案化半导体层
130、530：绝缘层
132：第一开口
140、540：栅极
150、250、350、450、550、650、750、850：光吸收层
460、860：保护层
352、462：第二开口
752、862：开口
L：光线
w1、w2：宽度
d1、d2：距离
具体实施方式
图1本发明的第一实施例的晶体管结构的剖面示意图。请参照图1，在本实施例中，晶体管结构10配置于一基板100上且包括一源极110a以及一漏极110b、一图案化半导体层120、一绝缘层130、一栅极140以及一光吸收层150。栅极140配置于基板100上。栅极140的面积重叠图案化半导体层120的面积，因此栅极140遮挡住图案化半导体层120。绝缘层130位于栅极140与图案化半导体层120之间。源极110a以及漏极110b彼此分离，且源极110a与漏极110b都接触于图案化半导体层120。光吸收层150进一步覆盖于栅极140上方，因此图案化半导体层120位于光吸收层150以及基板100之间。除上述之外，本实施例的晶体管结构10可还包括一保护层（未绘示）覆盖光吸收层150与绝缘层130。
具体而言，如图1所示，制作晶体管结构10时，本实施例的源极110a与漏极110b先配置于基板100上且暴露出基板100的一部分，其中基板100可为可挠性基板，但也可以为硬质基板。也就是说，源极110a与漏极110b为结构上彼此分离的两个电极。源极110a与漏极110b的制作方法例如是先在基板100上形成导电材料层，再由此导电材料层图案化出源极110a与漏极110b，其中导电材料层的制作方法包括物理沉积法、化学沉积法、涂布法印刷法等。
接着，将图案化半导体层120配置于源极110a与漏极110b上且让图案化半导体层120覆盖前述基板100被暴露的部分以在源极110a与漏极110b之间形成通道。图案化半导体层120可以选用以干式制作工艺以及湿式制作工艺其中一者制作，并且干式制作工艺可以选择在真空设备中进行，其中图案化半导体层120的材质可以是氧化物半导体材料、有基板半导体材料或是硅质半导体材料。
然后，绝缘层130配置于图案化半导体层120上且覆盖图案化半导体层120、源极110a以及漏极110b。随之，栅极140配置于绝缘层130上，其中栅极140的制作方法可以参照源极110a与漏极110b的制作方法。并且，再将光吸收层150配置于栅极140上。光吸收层150例如是以干式制作工艺以及湿式制作工艺其中一者制作的。以湿式制作工艺而言，光吸收层150的制作方法可以是将流动状态的光吸收材料涂布于基板100上，并将光吸收材料固化以及图案化而构成光吸收层150。这样的涂布法可以在卷对卷设备中进行，也可以选择直接在基板100上进行。干式制作工艺则包括物理沉积法以及化学沉积法其中一者。也就是说，光吸收层150可以通过沉积法将光吸收材料沉积于基板100上，而后将沉积的光吸收材料层图案化即可获得光吸收层150。
由图1可知，本实施例的图案化半导体层120位于栅极140与基板100之间，本实施例的晶体管结构10为一顶栅极式（top gate）晶体管结构。在本实施例中，绝缘层130可以设置有第一开口132，以将漏极110b的一部分暴露出来，以提供与其他元件耦接或是用来驱动其他元件。当晶体管结构10应用于显示面板时，第一开口132暴露出来的部分漏极110b即作为像素电极之用，以驱动显示介质。
另外，光吸收层150的面积覆盖图案化半导体层120的面积，且光吸收层150的吸收光谱波长涵盖图案化半导体层120的吸收光谱波长。详细来说，图案化半导体层120的材质包括有机半导体材料、无机半导体材料或氧化物半导体材料，例如为铟镓锌氧化物，其吸收光谱波长范围自350nm至850nm。另外，光吸收层150的吸收光谱波长，例如自290nm至900nm。较佳地，当光吸收层150的厚度大于1微米(μm)时，其可有效的吸收外界朝向图案化半导体层120照射的光线L中的部分波长。如此一来，由外界朝向图案化半导体层120照射的光线L中部分会被图案化半导体层120吸收的波长，可有效地先被光吸收层150所吸收，由此可达到避免图案化半导体层120因受到光线L的照射导致特性产生变化的良好效果。不过，光吸收层150的厚度可以依据所选用的材料而调整。选用的材料在上述吸收光谱波长范围的吸收率越高则光吸收层150的厚度可以不需很厚就可以达到理想的吸收效果。相对的，选用的材料在上述吸收光谱波长范围的吸收率越低则光吸收层150的厚度必须更厚来达到理想的吸收效果。
除此之外，由于光吸收层150的片电阻值介于1012欧姆/单位面积至1015欧姆/单位面积之间，故光吸收层150可视为绝缘构件而直接接触栅极140配置。也就是说，光吸收层150与栅极140间可不需夹有一绝缘层。同时，光吸收层150包覆栅极140的设计可以作为保护栅极140的保护层。举例来说，光吸收层150由栅极140的边缘向外延伸一宽度w1，以将栅极140包覆，其中宽度w1可以为3微米至5微米。当然，在其他实施例中，宽度w1的大小可以随着制作工艺条件以及构件的布局设计而有所调整。另外，以本实施例而言，符合上述条件的光吸收层150的材质可例如为黑色光致抗蚀剂或可吸收光线波长的深色材料，其中黑色光致抗蚀剂中的添加物包括染料、碳黑以及钛金属上述材料的任一。
图2是本发明的第二实施例的晶体管结构的剖面示意图。请参考图2，在本实施例中，晶体管结构20与晶体管结构10相似，两实施例中类似的构件以相同的标号表示，且具有类似的功能，并省略描述。而晶体管结构20与晶体管结构10的主要差别在于，光吸收层250的轮廓与栅极140的轮廓切齐或近似切齐。此处需说明的是，「轮廓切齐或近似切齐」意指无刻意进行使不同层别的图案不一致的行为，故因制作工艺上的误差所产生的非切齐轮廓，也包含在此所述的「轮廓切齐或近似切齐」的特征内。举例来说，光吸收层250的边缘与栅极140的边缘之间的距离可以为3微米至5微米，甚至小于0.5微米。换言之，本实施例的晶体管结构20相较于晶体管结构10的制作方式，可减少一道光掩模的使用。
详细来说，当绝缘层130形成于图案化半导体层120上且覆盖图案化半导体层120、源极110a以及漏极110b后，可先依序地沉积栅极材料层(未绘示)与光吸收材料层于绝缘层130上，再利用相同光掩模将上述两材料层图案化以形成栅极140以及光吸收层250，由此可形成光吸收层250的轮廓与栅极140的轮廓切齐或近似切齐的晶体管结构20。或是，栅极140以及光吸收层250可以采用相同的光掩模以不同的步骤图案化而成。基于上述晶体管结构20的制作方式，栅极140的面积重叠图案化半导体层120的面积，故光吸收层250的面积亦重叠图案化半导体层120的面积。
在本实施例中，光吸收层250的吸收光谱波长涵盖于图案化半导体层120的吸收光谱波长，且光吸收层250的面积可以遮挡图案化半导体层120的面积，可由此避免图案化半导体层120因受到光线L的照射导致特性产生变化。因此，晶体管20具有良好的信赖性。在本实施例中，光吸收层250的面积可以完全遮挡图案化半导体层120的面积，或是光吸收层250的面积可以遮挡图案化半导体层120的面积的95%以上以让晶体管20具有良好的信赖性。
图3是本发明的第三实施例的晶体管结构的剖面示意图。请参考图3，在本实施例中，晶体管结构30与晶体管结构10相似，其类似的构件以相同的标号表示，且具有类似的功能，并省略描述。而晶体管结构30与晶体管结构10的主要差别在于，光吸收层350由栅极140向外延伸至接触于绝缘层130的大部分面积。
详细来说，当栅极140形成于绝缘层130上后，接着形成光吸收层350于栅极140上。并且，光吸收层350的片电阻值介于1012欧姆/单位面积至1015欧姆/单位面积之间，故光吸收层350可以视为绝缘构件。由于光吸收层350由栅极140向外延伸至接触于绝缘层130的大部分面积，故在本实施例中的光吸收层350具有如同前述的保护层的功能，这样的设计可省略后续制作保护层的制作工艺程序。基于上述晶体管结构30的制作方式，光吸收层350由栅极140向外延伸至接触于绝缘层130，故光吸收层350的面积亦重叠图案化半导体层120的面积。
再者，在本实施例中，绝缘层130具有第一开口132，且光吸收层350具有一第二开口352，第一开口132与第二开口352相互连通，以暴露出漏极110b的一部分。暴露出来的漏极110b的一部分可以提供与其他元件耦接或是用来驱动其他元件。当晶体管结构30应用于显示面板时，第一开口132与第二开口352暴露出来的部分漏极110b即作为像素电极之用，以驱动显示介质。在本实施例中，第二开口352设置为略大于第一开口132，且第一开口132的边缘与第二开口352的边缘之间的距离d1可以为3微米至5微米，或是小至0.5微米，但本发明不以此为限。在其他的实施例中，第二开口352可选择地设置为略小于或是等于第一开口132。在第二开口352设置为等于第一开口132时，此两开口甚至可以采用相同的光掩模在不同步骤中图案化而成。
图4是本发明的第四实施例的晶体管结构的剖面示意图。请参考图4，在本实施例中，晶体管结构40与晶体管结构10相似，其类似的构件以相同的标号表示，且具有类似的功能，并省略描述。而晶体管结构40与晶体管结构10的主要差别在于，晶体管结构40还包括有保护层460，其覆盖栅极140以及绝缘层130。在此，栅极140位于保护层460与绝缘层130之间，且保护层460位于光吸收层450与基板100之间。
详细来说，当栅极140形成于绝缘层130上后，接着形成保护层460于栅极140上，其中保护层460由栅极140向外延伸至接触于绝缘层130的大部分面积。之后，光吸收层450再形成于保护层460上，其中光吸收层450的面积重叠图案化半导体层120的面积。因此，光吸收层450可以遮挡图案化半导体层120。在本实施例中，光吸收层450的面积可以完全遮挡图案化半导体层120的面积，或是光吸收层450的面积可以遮挡图案化半导体层120的面积的95%以上以让晶体管40具有良好的信赖性。
在本实施例中，图案化半导体层120具有自350nm至850nm的吸收光谱波长，光吸收层450具有自290nm至900nm的吸收光谱波长，且光吸收层450的面积覆盖图案化半导体层120的面积。如此一来，由外界朝向图案化半导体层120照射的光线L中部分会被图案化半导体层120吸收的波长会先被光吸收层450所吸收。所以，可由此避免图案化半导体层120因受到光线L的照射导致特性产生变化，使得晶体管结构40具有理想的信赖性。
再者，在本实施例中，绝缘层130具有第一开口132，而保护层460具有一第二开口462，其中第一开口132与第二开口462相互连通，且可暴露出漏极110b的一部分。暴露出来的漏极110b的一部分可以提供与其他元件耦接或是用来驱动其他元件。当晶体管结构40应用于显示面板时，第一开口132与第二开口462暴露出来的部分漏极110b即作为像素电极之用，以驱动显示介质。在本实施例中，第二开口462设置为略大于第一开口132，且第一开口132的边缘与第二开口462的边缘之间的距离d2可以为3微米至5微米，或是小至0.5微米，甚至更小。但本发明不以此为限。在其他的实施例中，第二开口462可选择地设置为略小于或是等于第一开口132。在第二开口462设置为等于第一开口132时，此两开口甚至可以采用相同的光掩模在不同步骤中图案化而成。
图5本发明的第五实施例的晶体管结构的剖面示意图。请参照图5，在本实施例中，晶体管结构50配置于一基板500上且包括一栅极540、一绝缘层530、一源极510a以及一漏极510b、一图案化半导体层520以及一光吸收层550。栅极540配置于基板500上。栅极540的面积重叠图案化半导体层520的面积。绝缘层530位于栅极540与图案化半导体层520之间。源极510a以及漏极510b彼此分离，且源极510a与漏极510b接触于图案化半导体层520。图案化半导体层520位于光吸收层550以及基板500之间。
具体而言，如图5所示，本实施例的制作步骤是先将栅极540配置于基板500上，其中基板500可为可挠性基板或是硬质基板。然后，将绝缘层530配置于栅极540上且覆盖栅极540以及基板500。接着，将源极510a与漏极510b配置于绝缘层530上且暴露出绝缘层530的部分。随后，将图案化半导体层520配置于源极510a与漏极510b上且覆盖前述绝缘层530被暴露的部分。之后，将光吸收层550配置于图案化半导体层520上。本实施例的栅极540位于图案化半导体层520与基板500之间，因此本实施例的晶体管结构50为一底栅极式（bottom gate）晶体管结构。
在本实施例中，光吸收层550的面积覆盖图案化半导体层520的面积，且光吸收层550的吸收光谱波长涵盖图案化半导体层520的吸收光谱波长。详细来说，图案化半导体层520的材质包括有机半导体材料、无机半导体材料或氧化物半导体材料，例如为铟镓锌氧化物，其吸收光谱波长范围自350nm至850nm。另外，光吸收层550具有涵盖图案化半导体层520的吸收光谱波长的特性，例如自290nm至900nm。较佳地，当光吸收层550的厚度大于1微米时，其可有效的吸收外界朝向图案化半导体层520照射的光线L中的部分波长。如此一来，由外界朝向图案化半导体层520照射的光线L中部分会被图案化半导体层520吸收的波长，可有效地被光吸收层550所吸收，由此可达到避免图案化半导体层520因受到光线L的照射导致特性产生变化的良好效果。不过，光吸收层550的厚度可以依据所选用的材料而调整。选用的材料在上述吸收光谱波长范围的吸收率越高则光吸收层550的厚度不需很厚就可以达到理想的吸收效果。相对的，选用的材料在上述吸收光谱波长范围的吸收率越低则光吸收层550的厚度必须更厚来达到理想的吸收效果。
除此之外，由于光吸收层550的片电阻值介于1012欧姆/单位面积至1015欧姆/单位面积之间，故光吸收层550可直接接触图案化半导体层520配置。也就是说，光吸收层550与图案化半导体层520间可不需夹有一绝缘层。在本实施例中，光吸收层550由图案化半导体层520的边缘向外延伸一宽度w2，以将图案化半导体层520包覆，其中光吸收层550的面积可以为图案化半导体层520的面积的100%至120%。当然，在其他实施例中，上述面积比例可以随着制作工艺条件以及构件的布局设计而有所调整。由上所述，光吸收层550的材质可例如为黑色光致抗蚀剂或可吸收光线波长的深色材料，其中黑色光致抗蚀剂中的添加物包括染料、碳黑以及钛金属上述材料的任一。除上述之外，本实施例的晶体管结构50可还包括一保护层（未绘示）覆盖光吸收层550、源极510a、漏极510b与绝缘层530。
图6是本发明的第六实施例的晶体管结构的剖面示意图。请参考图6，在本实施例中，晶体管结构60与晶体管结构50相似，其类似的构件以相同的标号表示，且具有类似的功能，并省略描述。而晶体管结构60与晶体管结构50的主要差别在于，光吸收层650的轮廓与图案化半导体层520的轮廓切齐或近似切齐。换言之，本实施例的晶体管结构60相较于晶体管结构50的制作方式，可减少一道光掩模的使用。
详细来说，当源极510a与漏极510b配置于绝缘层530上且暴露出绝缘层530的部分后，可先连续地沉积栅极半导体材料层(未绘示)与光吸收材料层于绝缘层530上，再利用相同光掩模将上述两材料层图案化以形成图案化半导体层520以及光吸收层650，由此可形成光吸收层650的轮廓与图案化半导体层520的轮廓切齐或近似切齐的晶体管结构60。或是，图案化半导体层520以及光吸收层650可以是采用相同的光掩模在不同制作步骤中图案化而成。基于上述晶体管结构60的制作方式，光吸收层650的面积重叠图案化半导体层520的面积，其中光吸收层650的面积可以至少覆盖住图案化半导体层520的面积的95%或是完全覆盖。
在本实施例中，光吸收层650具有自290nm至900nm的其中部分的吸收光谱波长，且光吸收层650的面积覆盖图案化半导体层520的面积。可由此避免图案化半导体层520因受到光线L的照射导致特性产生变化。
图7是本发明的第七实施例的晶体管结构的剖面示意图。请参考图7，在本实施例中，晶体管结构70与晶体管结构50相似，其类似的构件以相同的标号表示，且具有类似的功能，并省略描述。而晶体管结构70与晶体管结构50的主要差别在于，光吸收层750由图案化半导体层520向外延伸至接触于绝缘层530的大部分面积。
详细来说，当图案化半导体层520形成于源极510a与漏极510b上且覆盖前述绝缘层530的部分后，接着形成光吸收层750于图案化半导体层520上。其中，由于光吸收层750由图案化半导体层520向外延伸至接触于绝缘层530的大部分面积，故在本实施例中的光吸收层750具有保护层的功能，因此可省略后续制作保护层的制作工艺程序。基于上述晶体管结构70的制作方式，光吸收层750图案化半导体层520向外延伸至接触于绝缘层530的大部分面积，故光吸收层750的面积亦重叠图案化半导体层520的面积。
在本实施例中，当光吸收层750具有自290nm至900nm的其中部分的吸收光谱波长，且光吸收层750的面积覆盖图案化半导体层520的面积，可由此避免图案化半导体层520因受到光线L的照射导致特性产生变化。再者，在本实施例中，光吸收层750还具有一开口752，通过开口752可暴露出漏极510b的一部分。漏极510b暴露出来的一部分可以提供与其他元件耦接或是用来驱动其他元件。当晶体管结构70应用于显示面板时，开口752暴露出来的部分漏极510b即作为像素电极之用，以驱动显示介质。
图8是本发明的第八实施例的晶体管结构的剖面示意图。请参考图8，在本实施例中，晶体管结构80与晶体管结构50相似，其类似的构件以相同的标号表示，且具有类似的功能，并省略描述。而晶体管结构80与晶体管结构50的主要差别在于，晶体管结构80还包括一保护层860，其覆盖图案化半导体层520、源极510a以及部分漏极510b，且保护层860位于光吸收层850与基板500之间。
详细来说，当图案化半导体层520形成于源极510a与漏极510b上且覆盖绝缘层530的部分后，接着形成保护层860于图案化半导体层520上。其中，保护层860由图案化半导体层520向外延伸至接触于绝缘层530的大部分面积。之后，光吸收层850再形成于保护层860上，其中光吸收层850的面积重叠图案化半导体层520的面积。在本实施例中，光吸收层850的面积可以完全遮挡图案化半导体层520的面积，或是光吸收层850的面积可以遮挡图案化半导体层520的面积的95%以上以让晶体管80具有良好的信赖性。
在本实施例中，光吸收层850具有自290nm至900nm的吸收光谱波长，且光吸收层850的面积覆盖图案化半导体层520的面积，可由此避免图案化半导体层520因受到光线L的照射导致特性产生变化。再者，在本实施例中，保护层860还具有一开口862，通过开口862可暴露出另一部分漏极510b。漏极510b暴露出来的一部分可以提供与其他元件耦接或是用来驱动其他元件。当晶体管结构80应用于显示面板时，开口862暴露出来的部分漏极510b即作为像素电极之用，以驱动显示介质。
图9为现有晶体管的照光前后的特性曲线图。图10为本发明一实施例晶体管的照光前后的特性曲线图。图9与图10是晶体管的栅极电压自-40V变化到+40V时，漏极电压-15伏特的条件下，量测相对应的漏极电流，其中纵轴表示晶体管的漏极电流(安培)，横轴表示晶体管的栅极电压(伏特)，实线表示晶体管在未照光情况下的特性曲线，而虚线表示晶体管在经过照光后的特性曲线。另外，图9的试验中，晶体管结构并不包含有吸光层，而图10的试验中，晶体管结构包含了位于半导体层上方的吸光层。在此，选用吸光层具有自290nm至900nm的吸收光谱波长。另外，在两试验中，照射于晶体管结构的光的功率为5W(white light LED)，照射距离15cm。
详细来说，从图9中可看出，现有晶体管在经过发光二极体光源照射10秒后，其特性曲线将会往右偏移。相对而言，从图10中可看出，本发明一实施例晶体管在经过发光二极体光源照射10秒后，其特性曲线几乎重叠。换句话说，现有晶体管中的半导体层容易受到光线的照射而导致起始电压(threshold voltage)、驱动电流、次临界斜率（subthreshold slope）等特性产生变化，使得晶体管结构的信赖性降低。但本发明实施例晶体管结构因具有光吸收层，故即使经过光线的照射，晶体管中的半导体层也不易受到光线的照射而导致起始电压(threshold voltage)、驱动电流、次临界斜率（subthreshold slope）等特性产生变化，故可维持稳定的晶体管特性。
前述实施例中，源极与漏极都接触于图案化半导体层的接近于基板的一侧。不过，本发明不以此为限。举例而言，图11为本发明的实施例中，基板、图案化半导体层、源极与漏极的配置关系示意图。请参照图11，源极910a与漏极910b可以都接触于图案化半导体层920的远离于基板900的一侧。此时，图案化半导体层920将有一部分位于源极910a与基板900之间，而另有一部分位于漏极910b与基板900之间。并且，图11的堆叠关系可以应用于图1至图8任一者中。
在上述所有实施例中，各个构件的制作方法可以参照第一实施例的描述来进行，不过制作顺序则可以视个别实施例中构件的叠置顺序来进行。举例来说，在图4的实施例中，制作栅极140之后以及制作光吸收层450之前，会制作保护层460。以图5的实施例而言，晶体管50的制作顺序是先制作栅极540、再制作绝缘层530、再制作源极510a与漏极510b、接着制作图案化半导体层520、再制作光吸收层550。另外，在图8的实施例中，制作图案化半导体层520之后以及制作光吸收层850之前，会制作保护层860。更进一步来说，晶体管采用图11的堆叠方式时，源极910a与漏极910b的制作会在制作完成图案化半导体层920后进行。综上所述，本发明的晶体管结构具有光吸收层，由于光吸收层具有与图案化半导体层重叠的吸收光谱波长，且光吸收层的面积覆盖图案化半导体层的面积，故本发明的晶体管结构在受到光线照射的情况下，部分波长得以先被光吸收层所吸收，则晶体管结构中的图案化半导体层，可由此避免因受到光线的照射导致起始电压、驱动电流、次临界斜率等特性产生变化，进而可提高薄膜晶体管可靠度。
虽然结合以上实施例公开本发明了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (33)

1.一种晶体管结构，包括：
栅极，配置于一基板上；
绝缘层；
图案化半导体层，该栅极的面积重叠该图案化半导体层的面积，该绝缘层位于该栅极与该图案化半导体层之间；
源极以及一漏极，彼此分离，且该源极与该漏极接触于该图案化半导体层；以及
光吸收层，该图案化半导体层位于该光吸收层以及该基板之间，且该光吸收层的面积覆盖该图案化半导体层的面积，其中该光吸收层的吸收光谱波长重叠该图案化半导体层的吸收光谱波长。
2.如权利要求1所述的晶体管结构，其中该光吸收层的吸收光谱波长由290nm至900nm。
3.如权利要求1所述的晶体管结构，其中该光吸收层的片电阻值介于1012欧姆/单位面积至1015欧姆/单位面积之间。
4.如权利要求1所述的晶体管结构，其中该光吸收层的材质包括黑色光致抗蚀剂或可吸收光线波长的深色材料，其中黑色光致抗蚀剂中的添加物包括染料、碳黑以及钛金属上述材料的任一。
5.如权利要求1所述的晶体管结构，其中该图案化半导体层位于该栅极与该基板之间。
6.如权利要求5所述的晶体管结构，其中该光吸收层直接接触该栅极。
7.如权利要求6所述的晶体管结构，其中该光吸收层的轮廓与该栅极的轮廓切齐。
8.如权利要求6所述的晶体管结构，其中该光吸收层由该栅极向外延伸至接触于该绝缘层。
9.如权利要求8所述的晶体管结构，其中该绝缘层具有第一开口，该光吸收层具有第二开口，该第一开口与该第二开口连通以暴露出该漏极的一部分。
10.如权利要求5所述的晶体管结构，还包括一保护层，覆盖该栅极以及该绝缘层，该栅极位于该保护层与该绝缘层之间。
11.如权利要求10所述的晶体管结构，其中该保护层位于该光吸收层与该基板之间。
12.如权利要求10所述的晶体管结构，其中该绝缘层具有第一开口，该保护层具有第二开口，该第一开口与该第二开口连通以暴露出该漏极的一部分。
13.如权利要求5所述的晶体管结构，其中该绝缘层具有开口，该开口暴露出该漏极的一部分。
14.如权利要求1所述的晶体管结构，其中该栅极位于该图案化半导体层与该基板之间。
15.如权利要求14所述的晶体管结构，其中该光吸收层直接接触该图案化半导体层。
16.如权利要求15所述的晶体管结构，其中该光吸收层的轮廓与该图案化半导体层的轮廓切齐。
17.如权利要求15所述的晶体管结构，其中该光吸收层由该图案化半导体层向外延伸至接触于该绝缘层。
18.如权利要求17所述的晶体管结构，其中该光吸收层具有开口，该开口暴露出该漏极的一部分。
19.如权利要求14所述的晶体管结构，还包括保护层，该保护层覆盖该图案化半导体层、该源极以及部分该漏极。
20.如权利要求19所述的晶体管结构，其中该保护层位于该光吸收层与该基板之间。
21.如权利要求19所述的晶体管结构，其中该保护层具有开口，该开口暴露另一部分该漏极。
22.如权利要求1所述的晶体管结构，其中该图案化半导体层的材质包括有机半导体材料或无机半导体材料。
23.如权利要求1所述的晶体管结构，其中该图案化半导体层的材质包括氧化物半导体材料。
24.如权利要求1所述的晶体管结构，其中该基板为可挠性基板。
25.如权利要求1所述的晶体管结构，其中该源极与该漏极接触于该图案化半导体层的接近该基板的一侧。
26.如权利要求1所述的晶体管结构，其中该源极与该漏极接触于该图案化半导体层的远离该基板的一侧。
27.一种晶体管结构的制作方法，包括：
在一基板上形成一栅极；
形成一绝缘层以及一图案化半导体层，该栅极的面积重叠该图案化半导体层的面积，该绝缘层位于该栅极与该图案化半导体层之间；
形成彼此分离的一源极以及一漏极，且该源极与该漏极接触于该图案化半导体层；以及
形成一光吸收层使该图案化半导体层位于该光吸收层以及该基板之间，且该光吸收层的面积覆盖该图案化半导体层的面积，其中该光吸收层的吸收光谱波长重叠该图案化半导体层的吸收光谱波长。
28.如权利要求27所述的晶体管结构的制作方法，其中该光吸收层是以干式制作工艺以及湿式制作工艺其中一者制作的。
29.如权利要求28所述的晶体管结构的制作方法，其中该湿式制作工艺包括在该基板上进行涂布法。
30.如权利要求28所述的晶体管结构的制作方法，其中该湿式制作工艺包括在卷对卷设备中进行涂布法。
31.如权利要求28所述的晶体管结构的制作方法，其中该干式制作工艺包括物理沉积法以及化学沉积法其中一者。
32.如权利要求27所述的晶体管结构的制作方法，其中该图案化半导体层以干式制作工艺以及湿式制作工艺其中一者制作的。
33.如权利要求32所述的晶体管结构的制作方法，其中该干式制作工艺在一真空设备中进行。
CN201410077873.2A 2014-02-18 2014-03-05 晶体管结构及其制作方法 Pending CN104851917A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103105304A TWI567996B (zh) 2014-02-18 2014-02-18 電晶體結構及其製作方法
TW103105304 2014-02-18

Publications (1)

Publication Number Publication Date
CN104851917A true CN104851917A (zh) 2015-08-19

Family

ID=53798768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410077873.2A Pending CN104851917A (zh) 2014-02-18 2014-03-05 晶体管结构及其制作方法

Country Status (3)

Country Link
US (1) US9281380B2 (zh)
CN (1) CN104851917A (zh)
TW (1) TWI567996B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098785A (zh) * 2016-06-15 2016-11-09 成都捷翼电子科技有限公司 一种具有光稳特性的晶体管及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2590428B (en) * 2019-12-17 2024-08-14 Flexenable Tech Limited Semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090365A1 (en) * 2005-10-20 2007-04-26 Canon Kabushiki Kaisha Field-effect transistor including transparent oxide and light-shielding member, and display utilizing the transistor
CN101897031A (zh) * 2007-12-13 2010-11-24 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
US20130048993A1 (en) * 2011-08-25 2013-02-28 Sony Corporation Electronic device and semiconductor substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
TW556044B (en) 2001-02-15 2003-10-01 Sipix Imaging Inc Process for roll-to-roll manufacture of a display by synchronized photolithographic exposure on a substrate web
US20110006297A1 (en) * 2007-12-12 2011-01-13 Idemitsu Kosan Co., Ltd. Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor
TWI505476B (zh) * 2012-12-27 2015-10-21 E Ink Holdings Inc 薄膜電晶體結構
TWI566395B (zh) * 2013-11-18 2017-01-11 元太科技工業股份有限公司 有機發光二極體顯示器及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090365A1 (en) * 2005-10-20 2007-04-26 Canon Kabushiki Kaisha Field-effect transistor including transparent oxide and light-shielding member, and display utilizing the transistor
CN101897031A (zh) * 2007-12-13 2010-11-24 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
US20130048993A1 (en) * 2011-08-25 2013-02-28 Sony Corporation Electronic device and semiconductor substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098785A (zh) * 2016-06-15 2016-11-09 成都捷翼电子科技有限公司 一种具有光稳特性的晶体管及其制造方法
WO2017215454A1 (zh) * 2016-06-15 2017-12-21 成都捷翼电子科技有限公司 一种具有光稳特性的晶体管及其制造方法

Also Published As

Publication number Publication date
US9281380B2 (en) 2016-03-08
TW201533909A (zh) 2015-09-01
US20150235967A1 (en) 2015-08-20
TWI567996B (zh) 2017-01-21

Similar Documents

Publication Publication Date Title
US10312268B2 (en) Display device
JP5775253B2 (ja) 薄膜トランジスタ基板とその製造方法
US11201309B2 (en) Display unit and electronic apparatus including a divided electrode
CN108257977B (zh) 显示背板及其制作方法、显示面板和显示装置
US8963147B2 (en) Thin film transistor, method of manufacturing the same, and image display device equipped with thin film transistor
US20160359054A1 (en) Array substrate and method of fabricating the same, display panel and display device
US9030619B2 (en) Semiconductor device, method for manufacturing semiconductor device, and liquid crystal display device
US9627546B2 (en) Oxide thin film transistor, array substrate, methods of manufacturing the same and display device
US8604471B2 (en) Semiconductor structure and organic electroluminescence device
US20160027801A1 (en) Array substrate, manufacturing method thereof and display panel
US11114630B2 (en) Display panel, manufacturing method thereof, display device
CN110808276A (zh) 一种oled显示面板及其制备方法、oled显示装置
TWI608624B (zh) 顯示面板之薄膜電晶體及其製作方法
TWI608610B (zh) 顯示裝置
US8633498B2 (en) Display substrate and method of manufacturing the same
TWI402968B (zh) 畫素結構及其製造方法以及電子裝置的製造方法
US10050092B2 (en) Array substrate, manufacturing method thereof and display device
US9112162B2 (en) Electronic device and electronic device manufacturing method
CN111969008A (zh) 有机发光显示基板及其制备方法、显示装置
CN104851917A (zh) 晶体管结构及其制作方法
CN109216373B (zh) 阵列基板及其制备方法
CN106098785A (zh) 一种具有光稳特性的晶体管及其制造方法
US10396213B2 (en) Active device array substrate and manufacturing method thereof
CN112736117A (zh) 显示面板
US9748395B2 (en) Thin film transistor and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150819