CN104834621A - 嵌入式通用串行总线解决方案 - Google Patents

Abstract

本文描述了用于嵌入式高速串行接口方法的技术。该方法包括在一对嵌入式高速串行接口数据线的每一条上发出单端一(SE1)信号，该SE1指示跟随该SE1信号的寄存器访问协议(RAP)消息。该方法还包括基于该RAP消息访问嵌入式高速串行接口组件的寄存器。

Description

嵌入式通用串行总线解决方案

技术领域

本公开总体上涉及用于嵌入式通用串行总线2.0(eUSB2)协议的技术。特别地，本公开涉及用于盒内(In-the box)应用的eUSB2并且支持通用串行总线2.0(USB2)协议功能。

背景技术

在当今的半导体工业中，通用串行总线2.0(USB2)协议是被开发为对主机计算机和可通信地耦合到该主机计算机的外围设备之间的通信进行标准化的工业接口。这一接口已经被计算机和外围设备数据通信之外的多个应用广泛接受，该多个应用例如是存储通信、蓝牙通信、触摸传感器通信、照相机和无线保真(Wifi)。诸如通用串行总线2.0规范的USB2规范包括类似电池充电1.2(BC 1.2)和On-The-Go 2.0(OTG 2.0)的补充标准。USB2BC 1.2规范允许设备汲取电流(高达1.5A)，以便在上电期间或者当电池电量低时从主机、集线器、专用充电器、充电下游端口等等为该设备的电池充电。USB2OTG 2.0包括双角色设备(DRD)，其中该设备能够被配置作为主机以及外围设备。嵌入式USB 2.0(eUSB2)是用于嵌入式应用并且提供USB2总线通信解决方案的下一代低功率USB2。

在其当前状态中，eUSB2没有定义用于在eUSB2数据线处检测极性反转的信令。尽管其它技术可以采用线路代码来提供极性反转，但是在eUSB2中，线路代码不可应用，因为eUSB2使用不具有线路代码的非归零(NRZ)信令。

附图说明

图1说明了第一计算嵌入式USB2主机和第二计算嵌入式USB2设备的方框图，以经过主机侧的eUSB2-USB2主机/DRD中继器以及设备侧的eUSB2-USB2设备/DRD中继器通过USB2总线进行通信；

图2是说明嵌入式USB2上游端口指导外围中继器进入暂停状态的信令图；

图3A是说明嵌入式USB2上游端口指导外围中继器用于复位状态检测的信令图；

图3B是说明用于显式控制消息信令的方法的方框图；

图4A说明了将单端一(SE1)翻译为扩展单端一(ESE1)的连接设备的示例图；

图4B是说明用于显式控制消息信令的方法的方框图；

图5说明了用于使能寄存器访问协议的可通信地耦合的eUSB2端口的示例图；

图6说明了可通信地耦合到eUSB2中继器的eUSB2端口的示例图；

图7说明了寄存器访问协议传输的示例格式；

图8A是说明RAP操作的读取、写入和清零信号格式化的图；

图8B是说明用于显式控制消息信令的方法的方框图；

图9是说明经过分别在主机和设备侧的嵌入式USB2(eUSB2)中继器可通信地耦合到嵌入式USB2(eUSB2)设备的嵌入式USB2(eUSB2)主机的方框图；

图10A是说明嵌入式USB正数据线和嵌入式USB负数据线上的命令消息的时域图；

图10B是说明在对内偏移下重叠控制消息的组合的电压域图；

图11是说明具有静噪检测器和控制电路的中继器，以过滤由于在控制消息的传输期间在嵌入式USB2正数据线和嵌入式USB2负数据线之间的偏移生成的差动信号；

图12A说明了控制电路的电路图，以滤除会在对内偏移条件下在USB2总线上导致假性(spurious)事务的差动电压；

图12B是说明用于显式控制消息信令的方法的方框图；

图13是说明具有电池充电检测、OTG 2.0检测和通过eUSB2数据线经过寄存器访问协议的状态寄存器指示通信的计算设备；

图14是说明具有电池充电检测的计算设备的详细实现以及经过eUSB2数据线与片上系统进行通信的流程的子系统框图；

图15是说明使用寄存器访问协议的电池充电检测操作的时序图的图；

图16A是在eUSB2数据线上传播电池充电指示的处理流程图；

图16B是说明用于显式控制消息信令的方法的方框图；

图17说明了说明具有反转极性的可通信耦合的eUSB2组件的方框图；

图18A是说明eUSB2数据线上的信令的图；

图18B是说明用于显式控制消息信令的方法的方框图；以及

图19是计算机可读介质1900的方框图，该计算机可读介质1900包括用于eUSB2操作的模块。

在某些情况下，在本公开和附图中使用相同的数字标记来指代类似的组件和特征。100系列的数字指代在图1中最初发现的特征；200系列的数字指代在图2中最初发现的特征；以此类推。

具体实施方式

在下面讨论的方面中，描述了嵌入式高速串行接口。作为一个示例，串行高速接口可以包括嵌入式通用串行总线(eUSB)。然而，可以使用其它嵌入式高速串行接口。因此，本公开总体上涉及与嵌入式通用串行总线2.0(eUSB2)操作相关的技术。在实施例中，本公开提供一种解决方案，通过保持USB2时序，经过嵌入式USB2带内通信来使能电池充电检测、OTG 2.0检测、USB2暂停进入和高速复位信令。本文描述的技术还规定了用于读取、清零和写入寄存器的带内通信，线路极性反转检测，以及用于避免总线冲突的扩展带内通信。

USB2协议描述了链路功率管理状态(LPM)，例如L0活动、L1睡眠和L2暂停。LPM状态描述了设备的上游端口和主机的下游端口之间的总线线路的状态。在这一公开中，总线线路也可以被称为通道或线路。可以使用基于链路空闲时间的持续时间的隐式信令机制来执行每一个LPM状态的进入和退出，以便发出诸如对于L1/L2的暂停和复位或者控制传输的控制消息。

如在本文中指代的，L0是“开”状态，其中主机和设备之间的链路被使能用于通信。在这一状态期间，端口可以经过一对数据线D+和D-活动地传输或接收信息，并且被描述为“活动”。附加地，该端口可以具有经过该对数据线传输或接收信息的能力，但是该端口不通过该数据线传输任意数据，被描述为“空闲”。在L0状态期间，主机周期性地传输帧开始(SOF)分组。

掉电状态包括状态L1和状态L2。如在本文中指代的，L1是“睡眠”状态，其中链路是低功率状态以降低功率消耗。L1状态的退出时延是70微秒(μs)到1毫秒(ms)范围。到L1状态的进入经过控制传输实现。从L1状态的退出经过通信“重新开始”操作实现。

如在本文中指代的，L2是“暂停”状态，其中链路主机和设备二者都可以进入低功率状态以进一步降低功率消耗。在这一状态期间，链路消耗大致600μW的功率，而设备功率消耗落在指定的范围内。当在3毫秒内没有在链路上发生活动时，隐含地发生到L2状态的进入。从L2状态的退出经过重新开始实现。

使用控制消息来进入和退出L0状态、L1状态和L2状态中的每一个。传统地，状态之间的进入和退出由隐式信令或控制传输实现。然而，对于eUSB2，显式控制消息可以用于在各种链路状态之间转换。

如在本文中指代的，复位是控制消息，其将设备设置到未配置的缺省状态，使得主机能够与设备进行通信。如在本文中指代的，重新开始是控制消息，其将设备从空闲状态带入到活动(L0)。

如果设备在低速或1.5M比特/秒的数据速率下操作，则主机也能够周期性地传输“保持活动”控制消息，以便防止链路进入L2状态，如下所述。

使用具有双角色转接驱动器的eUSB2的USB2总线复位和暂停机制

在一个实施例中，描述了一种带内方案，用于eUSB2上游端口指导其外围中继器在HS操作期间区分L2进入和USB2总线复位。在本文描述的实施例中，本文描述了与现有的USB2引脚的握手(而不必添加额外的边带信令)，同时根据USB2规范维持USB2时序。定义控制消息，特别是CM.Zero，以便不仅允许上游端口指导外围中继器开始对USB2线路状态进行采样，而且还使能外围中继器关于从下游端口检测到的USB2状态来回应上游端口。在实施例中，外围中继器是包括下游端口的外围设备的组件，而上游端口是主机设备。外围设备也可以是双角色设备，其中当连接到其它外围设备时，该外围设备用作主机设备或上游端口。上游端口发起的消息简化了外围中继器体系结构并且仍然维持与USB2暂停和端口复位时序的向后兼容。

图1说明了第一计算嵌入式USB2主机和第二计算嵌入式USB2设备的方框图，以经过主机侧的eUSB2-USB2主机/DRD中继器和设备侧的eUSB2-USB2设备/DRD中继器通过USB2总线进行通信。第一计算设备102可以经由传统USB协议可通信地耦合到第二计算设备104，如由线路106指示的。第一计算设备可以包括第一eUSB2端口108和嵌入式USB 2.0(eUSB2)中继器110。在实施例中，第一eUSB2端口108可以是具有用于根据eUSB2协议执行操作的逻辑和eUSB2收发机的片上系统(SoC)。eUSB2协议可以被配置为接收与传统USB协议相关联的数据信号。在这一情形下，eUSB2中继器110被配置为在106处接收的传统USB协议和通过在112、116处指示的eD+/eD-数据线传播的eUSB2协议通信之间翻译命令。

在eUSB2协议中，第一计算设备102可以被认为是主机计算设备，并且第一USB端口108在本文中可以被称为上游USB端口。第二计算设备104可以包括eUSB2中继器114。与eUSB2中继器110类似，eUSB2中继器114可以在传统USB协议106和通过如在116处指示的设备侧的eD+/eD-数据线传播的eUSB2协议通信之间翻译命令。第二计算设备104可以包括被配置为经由eUSB2协议与eUSB2中继器114进行通信的第二eUSB2端口118。

在图1说明的示例中，当与第一计算设备102相比较时，第二计算设备104可以被称为外围设备。在这一情形下，eUSB2端口118在本文中可以被称为下游端口。在这一示例中，第一计算设备102和第二计算设备104可以都包括相应的eUSB2中继器110，114。然而，第一计算设备102和第二计算设备104之间的通信可以由传统USB操作提供，例如经由在106处指示的数据正(D+)线和数据负(D-)线的USB 2.0(USB2)。

USB2提供三个不同的传输速率：大约1.5兆比特每秒的低速(LS)、大约12兆比特每秒的全速(FS)以及大约480兆比特每秒的高速(HS)。如在120和122处指示的，在每一个传输速率中，每一条数据线的值可以指示不同的状态。例如，在FS数据传输速率中，空闲状态可以由具有值1的D+数据线和具有值0的D-数据线进行传送。如果在D+/D-数据线106处的值1和0持续多于或等于3毫秒的时间段，则第二计算设备104可以将该值解释为指示暂停状态，由根据传统USB协议的框120中的L2指示。

与FS数据传输速率相比较，eUSB2协议通信可以包括HS数据传输，其中每一条数据线的值可以指示不同的状态，如在122处指示的，其与在120处指示的FS数据传输速率中的状态值不同。在HS中，空闲状态可以由D+数据线处的值0和D-数据线处的值0指示，或者被以其它方式称为单端“0”(SE0)。暂停也可以由持续至少3毫秒时间段的SE0指示。然而，如果SE0持续多于3毫秒且小于3.25毫秒，则eUSB2协议可以确定存在暂停状态或被以其它方式称为L2状态。复位也可以由保持高达10毫秒的SE0指示。在3毫秒和3.25毫秒之间，从计算设备102上游的中继器，例如第二计算设备104的eUSB2中继器114，可以执行操作以区分HS eUSB2协议中的L2状态和复位状态。

为了区分HS嵌入式USB协议中的L2状态和复位状态，外围设备104可以消除存在于eUSB2中继器114处的电压下拉。存在于eUSB2中继器114处的下拉的消除使得在D+/D-数据线106上提供的数据能够通过使能FS电压上拉(1.5千欧)而由FS状态中的eUSB2中继器114浏览。在HS操作中，在检测到空闲状态(SE0)达到3毫秒时，到待机状态(L2)的进入由从HS切换到FS的USB2设备检测，如由箭头124指示的。

图2是说明嵌入式USB2上游端口指导外围中继器进入暂停状态的信令图。诸如图1的eUSB2端口118的下游端口区分来自诸如eUSB2端口108的上游端口的HS复位和暂停(L2)命令。在图2的202处，诸如CM.L2的命令消息(CM)被特别地定义用于eUSB2上游端口以指导其外围中继器当在高速(HS)操作中时区分L2进入和USB2总线复位。如上面讨论的，在HS操作中，在检测到SE0空闲达到3毫秒时，到待机状态(L2)的进入由从HS切换到FS的USB2设备检测。

为了便于区分L2进入和USB2总线复位，eUSB2上游端口及其相关联的外围中继器可以确定链路空闲是否持续了至少3毫秒，如在204处指示的。在检测到链路空闲达到3毫秒时，eUSB2上游端口将在125微秒内向外围中继器传输CM.Zero，如在206处指示的。在接收到CM.Zero时，上游端口的eUSB2外围中继器可以通过移除eUSB2外围中继器处的下拉来将其收发器从HS切换到FS，并且接着对线路状态进行采样。如果检测到从SE0改变到J的线路状态，如由208指示的，则可以在检测到CM.Zero时在50微秒内在eD-处传输数字分组以太网探测器(ping)，如在210处说明的。如果已经检测到线路状态未改变到SE0，则其可以保持在J状态，如在208处说明的。进而，eUSB2上游端口在发出CM.Zero时可以在100微秒内对eD-进行采样。如果已经在eD-处检测到数字分组以太网探测器，则其可以声明进入到L2，如在212中说明的。

图3A是说明嵌入式USB2上游端口指导外围中继器用于复位状态检测的信令图。与图2的CM 202相同，诸如在图3的302处的CM.reset的控制消息(CM)可以被特别地定义用于eUSB2上游端口，以指导其外围中继器当在高速(HS)操作中时区分L2进入和USB2总线复位。与图2类似，eUSB2上游端口及其相关联的外围中继器可以确定链路空闲是否持续至少3毫秒，如在304处指示的。在检测到链路空闲达到3毫秒时，eUSB2上游端口可以在125微秒内将CM.Zero传输到其外围中继器，如在306处指示的。与图2相比较，线路状态还没有从SE0改变到J，如由308指示的，并且因此没有传输数字分组以太网探测器，如在310处指示的。当在发出CM.Zero的100毫秒内对eD-进行采样时，eUSB2上游端口将不检测数字分组以太网探测器，如在312处指示的，并且将声明已经检测到总线复位。

图3B是说明用于显式控制消息信令的方法的方框图。如在图3B中说明的，该方法可以包括在一对数据线上在第一预定的时间段内检测空闲状态，如在框301处指示的。在框303处，在第二预定的时间段内将控制消息传输到eUSB中继器。该第二预定的时间段在第一预定的时间段之后。在框305处，确定进入到空闲状态或者重新发送状态。

图3B是本文描述的技术的示例性说明。然而，可以包括或者删除所说明的方法的更多或更少的要素。

用于软连接和断开存在声明的ESE1 信令

本文描述的实施例包括扩展单端一(ESE1)机制，用于使用嵌入式通用串行总线2.0(eUSB2)向设备指示断开、连接、重新连接和复位声明。传统单端一(SE1)是在诸如USB 2.0(USB2)的传统USB协议中识别的值，指示两个设备之间的连接或断开。在eUSB2中，SE1可以由eUSB2中继器翻译为ESE1。ESE1将在扩展的时间段内提供SE1信号，使得其它竞争信号可以由于SE1信号的长度而被重写。

图4A说明了将单端一(SE1)翻译到扩展单端一(ESE1)的连接设备的示例图。连接设备可以是上面参照图1讨论的第一计算设备102和第二计算设备104。如上面讨论的，第一计算设备102可以经由诸如USB 2.0的传统USB协议可通信地耦合到第二计算设备104，如由线106指示的。在USB 2.0协议中，连接和断开状态可以由D+/D-线上的值指示，如由框402指示的。特别地，在USB2协议中，未连接状态可以由D+和D-线106二者上的值0指示。当第二计算设备104连接到第一计算设备102时，D+数据线可以被上拉到值1，而D-数据线保持为零。D+数据线上的值1和D-数据线上的0将向第一计算设备102指示设备根据USB 2.0协议进行连接。然而，D+数据线上的值1是在第二计算设备102的USB2接口处实现的电压上拉的结果。

在USB 2.0接口处实现的指示连接状态的上拉会消耗功率。本文描述的实施例实现扩展SE1(ESE1)以指示连接状态和断开状态，如在框404处指示的。特别地，ESE1是被提供至少30毫秒并且最大为50毫秒的SE1信号。

端口可以在尝试ESE1传输之前监视eD+/eD-线路处的线路状态。例如，第一计算设备的上游端口108可以确定eD+/eD-数据线112的线路状态。在实施例中，ESE1包括时域，其足够长以覆盖竞争信号。例如，当被指导时，上游端口108可以传输ESE1而与下游端口的状态无关，该下游端口例如是下游端口118或者甚至是eUSB2中继器110。端口108和118可以包括逻辑，至少部分地包括硬件逻辑以执行本文讨论的ESE1信令操作。

在某些实施例中，诸如上游端口108的端口可以传输ESE1以初始化恢复操作来解析不可识别的eUSB2事件。例如，会发生检测到未预期的或不可确定的条件的某些情况，例如下游设备错误或搁置。在这一情形下，上游端口108可以传输ESE1作为尝试，以终止与下游端口118的当前USB会话并且开始新的USB会话。在某些实施例中，尝试终止当前USB会话的端口可以经由发送ESE1不多于三次来尝试终止。如果上游端口108在第三次重试时没有建立USB会话，则该上游端口108将禁用下游端口118并且下游端口118将进入暂停状态。

在操作中，上游端口108将在上电时或当被指导开始与第二计算设备104的新的USB会话时传输ESE1。在实施例中，这可以被称为上游端口(DSP)复位声明。

下游端口118将在上电时或当被指导执行软连接时传输ESE1。如本文指代的，软连接是在计算设备和另一计算设备之间执行逻辑可通信耦合的操作。例如，如果第一计算设备102可以物理地连接于第二计算设备，但是没有被逻辑地和可通信地耦合。在某些实施例中，逻辑可通信耦合包括电耦合，使得上游端口108识别下游端口118被连接。在示例中，当下游端口118在上电时或在软连接时传输ESE1时，这可以被称为上游端口(USP)声明。

在实施例中，如果上游端口118被指示执行软断开或者在诸如eUSB2中继器110的主机中继器检测到USB 2.0设备断开时，上游端口118可以传输ESE1。与软连接类似，软断开指代设备与另一设备的逻辑可通信去耦合。在示例中，当下游端口118检测到软断开或USB 2.0设备断开时传输ESE1时，其在本文可以被称为设备断开声明。在某些情形中，可以将设备断开声明发送到上游端口108。例如，在检测到USB 2.0设备断开时，eUSB2中继器110可以将ESE1传输到上游端口108。

在实施例中，诸如eUSB2中继器110的主机中继器可以在主机中继器110上电时传输ESE1。在示例中，其在本文可以被称为中继器存在声明。

在实施例中，诸如eUSB2中继器114的外围中继器在某些条件下传输ESE1。例如，在eUSB2中继器114上电时，可以将ESE1从eUSB2中继器114传输到下游端口118。当在上电时eUSB2中继器114将ESE1传输到下游端口118时，其在本文可以被称为上面讨论的中继器存在声明。在另一示例中，在检测到主机断开时，例如第一计算设备102基于诸如下游端口118的外围端口的去断言而与第二计算设备104断开。这一情形可以应用于自下而上的中继器配置，并且在本文可以被称为主机断开声明。

在实施例中，如果SE1持续时间多于50毫秒，则诸如端口108或118的端口在诸如eUSB2中继器110，114的eUSB2总线处检测SE1，声明ESE1的接收。在某些实施例中，当前ESE1可以并发存在。在这一条件下，ESE1的结论可以是异步的。如果端口较早地终结先前的ESE1，则该端口会在使能下拉之前驱动SE0，并且会在SE0和ESE1之间发生竞争。在这一情形下，可以指导端口忽略SE1不连续性。

在实施例中，在宣告ESE1接收时，诸如端口108，118中的一个或多个的端口可以转换到或保持在上电状态，并且准备开始新的USB会话。例如，上游端口108可以声明ESE1接收。在声明ESE1接收时，上游端口108可以转换到或保持在ESE1的接收之前发生的上电状态。

图4B是说明用于显式控制消息信令的方法的方框图。如在图4B中说明的，该方法可以包括监视一对嵌入式通用串行总线(eUSB)数据线的线路状态，如在框401处指示的。在框403，发出扩展单端一(ESE1)。在持续时间内发出ESE1，以便覆盖eUSB数据线上的竞争信号。

图4B是本文描述的技术的示例性说明。然而，可以包括或者删除所说明的方法的更多或更少的要素。

用于eUSB2的寄存器访问协议的方法和装置

USB2利用链路功率管理(LPM)系统来发出控制消息。这一系统定义用于主机的隐式信令机制，以便基于链路空闲时间的持续时间来发出控制消息(例如暂停或复位)或者用于到L1的进入的控制传输。本文公开的方法和系统涉及控制消息传送协议的显式控制消息(CM)。更特别地，公开了用于通用串行总线2.0(USB2)的低成本和低功率显式控制信令以及类似的协议。

根据本文描述的主题的实施例，在嵌入式USB 2.0(eUSB2)操作期间使用一对单端逻辑‘1’(SE1)信号，以发出控制消息。eUSB2协议是输入/输出(I/O)解决方案，其降低USB 2.0接口的电压成本和功率消耗。eUSB2使用1.0伏特(V)数字信号而不是在USB 2.0低速(LS)和全速(FS)操作中的3.3伏特模拟信号。附加地，eUSB2使用.2V差动信号代替用于USB2高速(HS)接口的.4V差动信号。由于USB2和eUSB2的信号强度的差异，eUSB2中继器可以被用作电桥接解决方案，以便确保USB2和eUSB2组件以及相关联的协议和消息传送与彼此兼容。

USB2采用两种不同的方法来将控制消息从主机传送到设备，以便复位设备(复位)，或者传送L1/暂停以便将链路和/或设备转换至低功率暂停状态。在传输复位或暂停时，USB2使用由SE0表示的空闲中的链路的持续时间测量的隐式信令。在将链路转换到L1时，采用控制传输。因而，标准USB2中的控制消息需要由设备检测，或者使用定时器来测量链路空闲的持续时间或者解码控制传输。

如上所述，中继器可以用于确保传统USB2解决方案和eUSB2解决方案之间的兼容性。在某些情形中，中继器可以包括与该中继器相关联的寄存器。寄存器可以是存储器设备，例如非暂态计算机可读介质。在实施例中，寄存器使能诸如eUSB2端口的另一组件来识别该中继器。在某些情况下，端口可以向寄存器写入、读取寄存器、使寄存器清零或其任意组合。然而，在先前解决方案中，边带可通信耦合用于在寄存器和端口之间进行通信。本文描述的实施例包括带内控制消息，该带内控制消息被配置为通知中继器在控制消息之后的随后通信与寄存器访问协议(RAP)有关。如在本文中指代的，带内控制消息是经由eUSB2或USB数据线提供的控制消息。进一步地，在本地模式中，其中，与经由传统USB2协议连接到另一组件的eUSB2端口相反，第一eUSB2端口直接连接到第二eUSB2端口，下游eUSB2端口可以访问上游eUSB2端口中的寄存器空间。

图5说明了用于使能寄存器访问协议的可通信地耦合的eUSB2端口的示例图。下游eUSB2端口502可以可通信地耦合到上游eUSB2端口504，如由线506指示的。在实施例中，可通信耦合506可以是使用eD+和eD-数据线的eUSB2耦合，而不需要诸如D+和D-的传统USB协议数据线。在本文中可以将这一情形称为本地模式，其中两个eUSB2端口502，504不需要耦合在两个eUSB2端口502，504之间的传统USB协议而进行耦合。

上游eUSB2端口504可以包括寄存器508。寄存器S08可以由下游eUSB2端口502经由带内控制消息进行访问。在本文中指代的“带内”控制消息包括通过eD+和eD-数据线传播的控制消息，与在位于eD+和eD-数据线外部的信号线上传播的“带外”消息相对。

带内控制消息可以通过可通信耦合506的eD+和eD-数据线进行传播。例如，当在上游eUSB2端口504处被接收时，控制消息可以通知上游eUSB2端口504随后的通信包括RAP通信。在实施例中，RAP通信可以使能eD+数据线用作时钟，并且使能eD-数据线用于传输写入指令、读取指令、清零指令等等。

下游eUSB2端口502可以包括RAP发起器510。RAP发起器可以与eUSB2上游端口504处的RAP接收器512进行通信，以便按照本地模式传送RAP操作。RAP发起器510被使能以经由RAP进行通信，使得RAP发起器510能够访问RAP接收器512。RAP接收器512可以具有到寄存器508的通路，并且可以具有RAP通信，定义该RAP通信使得可以由到寄存器508的RAP通信来执行操作，诸如配置、状态读取、设备标识等等。

图6说明了可通信地耦合到eUSB2中继器的eUSB2端口的示例图。下游eUSB2端口602可以经由可通信耦合605可通信地耦合到相关联的eUSB2中继器604。可通信耦合605可以是使用eD+和eD-数据线的eUSB2耦合，而不需要诸如D+和D-的传统USB协议数据线。如上面关于图5讨论的，这一eUSB2耦合605是本地模式耦合。

与上面关于图5讨论的下游eUSB2端口502类似，下游eUSB2端口602可以包括被配置为经由在eUSB2中继器604的RAP接收器606处接收的控制消息来发起RAP通信的RAP发起器510。eUSB2中继器604可以包括寄存器608。下游eUSB2端口602可以经过经由可通信耦合605发送的带内RAP控制消息来访问eUSB2中继器604的寄存器608。

尽管在图5或图6中未说明，但是RAP发起器可以被实现在下游eUSB2端口中，例如图5的端口502或图6的端口602，以便与外围附接的设备的寄存器进行通信。如上面关于图1和图4讨论的，外围设备可以包括中继器和上游端口。在这一情形下，外围设备的中继器可以包括寄存器，其中下游端口的RAP发起器可以经由上游端口的中继器的RAP接收器访问上游端口的中继器的寄存器。

在实施例中，可以分配任意控制消息(CM)以指示RAP操作。如上面讨论的，指定的CM可以引用RAP接收器，随后操作将与RAP相关。在实施例中，CM定义可以包括给定CM的分配，使得诸如上面讨论的RAP操作的非USB操作由USB总线完成。在实施例中，包括读取、写入和清零的非USB操作被实现在设备配置、状态读取、设备标识等等中。

在某些情况下，给定的eUSB2设备可以被配置为包括不同的功能。为了从一个功能切换到另一个功能，主机端口，例如上面参照图5和图6讨论的下游端口502或602，可以指导另一个设备，例如上游端口504或eUSB2中继器604，来切换功能。例如，下游eUSB2端口502能够配置上游eUSB2端口504用于固件更新。在这一示例中，下游eUSB2端口502指导上游eUSB2端口504进入暂停状态，并且接着传输要被写入到图5中的上游eUSB2端口504的寄存器508中的固件更新。一旦寄存器508被配置，上游eUSB2端口504就可以重新启动，传输ESE1，并且向下游eUSB2端口502指示该上游eUSB2端口504处于固件模式，能够使固件得到更新。

图7说明了寄存器访问协议传输的示例格式。如在702处指示的，RAP开始于专用控制消息(CM)。例如，控制消息可以是为CM.Zero(CM.0)控制消息。控制消息702用于向eUSB2设备(例如图5的eUSB2上游端口504)或者eUSB2中继器(例如图6的eUSB2中继器604)指示RAP发起器(例如图5和图6的RAP发起器510)正在寻址RAP接收器(例如，分别为图5和图6的RAP接收器508，606)。在控制消息702之后，时钟连同在704处指示的命令以及在706处指示的寄存器地址一起被转发。寄存器地址706是控制消息被配置为对其进行操作的寄存器的地址。命令是两比特命令(CMD)，指示用于诸如读取、写入、清零和设置的不同的寄存器操作的时钟。在图7中说明的示例中，CMD由708处的0，1指示。在710处指示与RAP通信相关联的数据。

图8A是说明RAP操作的读取、写入和清零的信号格式的图。如上面讨论的，可以执行不同的寄存器操作，包括写入操作802、读取操作804、清零操作806等等。写入操作802可以包括总体上由808指示的eD+数据线上的时钟，以及要被写入到总体上在810处指示的eD-数据线上的数据。读取操作804可以包括总体上在812处指示的eD+数据线上的时钟，以及要在总体上在814处指示的eD-数据线上读取的数据。清零操作806可以包括总体上在816处指示的eD+数据线上的时钟信号以及在总体上在818处指示的eD-数据线上被清零的地址。

在命令消息之后，例如上面参照图7讨论的CM.Zero，RAP发起器510使用时钟的上升沿来驱动时钟、时钟CMD和地址。在写入操作802中，数据可以紧接在地址之后。诸如RAP接收器508和606的RAP接收器，在检测到CM.Zero时，使用转发的时钟来基于下降沿对CMD、地址以及写入数据进行采样。在读取操作804中，诸如RAP接收器508，606的RAP接收器可以使用时钟的下降沿来将数据读回到RAP发起器510。在清零操作806中，诸如RAP接收器508，606的RAP接收器可以使用上升沿来标识地址以便在寄存器清零，该寄存器例如是寄存器508和608中的一个或多个。RAP发起器可以在任意时间执行RAP操作，只要能够避免与USB2业务的竞争。

在实施例中，在一个时钟周期中传送诸如RAP操作802、804、806的RAP操作。然而，在某些实施例中，实现包括RAP操作，该RAP操作包括多于一个时钟周期。进而，尽管在图8中说明了具体的时钟格式作为示例，但是可以考虑其它时钟周期。

图8B是说明用于显式控制消息信令的方法的方框图。如在图8B中说明的，该方法可以包括在一对嵌入式通用串行总线(eUSB)数据线的每一条上发出单端一(SE1)信号，该SE1指示寄存器访问协议(RAP)消息跟随该SE1信号，如在框801处指示的。在框803处，基于RAP消息来访问eUSB组件的寄存器。

图8B是本文描述的技术的示例性说明。然而，可以包括或者删除所说明的方法中的更多或更少的要素。

在eUSB2应用的HS模式期间容许对内偏移的装置

嵌入式USB主机将控制消息传送到eUSB2接收设备。控制消息的示例包括复位控制消息、暂停控制消息、重新开始控制消息等等。控制消息是单端信号。在实施例中，当经由eD+数据线和eD-数据线发送控制消息时，会由于由信道受损导致的数据线之间的偏移而产生线路之间的电压差，该信道受损例如是差分数据线之间印刷电路板(PCB)上的迹线失配、电路失配、例如eD+数据线收发器和eD-收发器之间的系统失配、时钟路径失配等等。

如在本文中指代的，偏移可以是意在同时发生的两个事件之间的时间差的量级。偏移可以被误解释为差动信号，例如在接收设备处的差动数据信号。本文描述的实施例包括用于区分控制消息和差动信号的机制，其中控制消息和差动信号之间的模糊性是由于eD+和eD-线之间的对内偏移引起的。

图9是说明嵌入式USB2(eUSB2)主机经过分别位于主机和设备侧的嵌入式USB2(eUSB2)中继器可通信地耦合到嵌入式USB2(eUSB2)设备。eUSB2主机902包括实现eUSB2协议的片上系统904。在实施例中，实现eUSB2协议的片上系统可以在本文中被称为下游eUSB2端口904。eUSB2主机902可以包括eUSB2中继器906，该eUSB2中继器906被配置为与具有eUSB2中继器910和片上系统eUSB2上游端口912的eUSB2设备908进行通信。eUSB2主机902可以经由诸如USB2协议的传统USB协议与eUSB2设备908进行通信。

在实施例中，eUSB2中继器906可以包括静噪检测器(未示出)。如下面更详细讨论的，静噪检测器可以是用于将信号抑制在阈值电压以下的电路功能。典型的静噪检测器可以按照诸如高速(HS)模式的差动信令模式进行操作。然而，当诸如图9的中继器906的中继器处于HS模式中时，会传输单端控制消息。在HS空闲模式中，静噪接收器被使能，使得可以检测到具有多于100毫伏(mV)差动电压的eUSB2数据线914上的任意活动。当静噪检测器指示所接收的eUSB2数据有效(＞100mV差动)时，一旦从eD+/eD-数据线914接收到数据，eUSB2收发器的中继器侧就将该数据转发到D+/D-线916。在这一情形下，当正在传输多个控制消息时，会生成偏移，使得与多个控制消息相关联的电压脉冲被静噪检测器误读。在某些情形中，静噪检测器会将eD+和eD-数据线上的控制消息错误地解释为触发从静噪检测器退出的差动传输，并且将该脉冲进一步朝向USB总线转发。在某些情形中，由多个单端控制消息产生的脉冲会导致中继器结束HS操作。

在实施例中，偏移会导致eUSB2中继器处的伪条件中的一个。在HS空闲模式中，如果将eD+与eD-相比较提前或延后，这一条件会导致在eD+/eD-数据线914之间产生颤动电压，这可以至少是1V并且足以触发静噪检测器。静噪检测器的控制信号也可以使能eUSB2数据线914处的HS接收器缓冲器并且使能USB2数据线916处的高速收发器。静噪命令消息的失败，例如当eD+和eD-之间差动的电压由于命令消息而大于100毫伏时，在HS空闲期间，会使HS中继器在USB2D+/D-线916上将HS“K”(差动0)状态或“J”(差动1)传输到设备侧。在这一情形下，会在eUSB2设备908处发生竞争或冲突。

在某些情形中，eD+的上升沿先于eD-的上升沿。在这一情形下，可以在eUSB2端口912处呈现信令，作为LS操作中的低速(LS)保持活动条件。在某些情形中，eD-的上升沿先于eD+的上升沿。在这一情形下，可以在eUSB2端口912处呈现信令，作为LS/FS操作中的SYNC的第一比特。

图10A是说明嵌入式USB正数据线和嵌入式USB负数据线上的命令消息的时域图。单端命令消息传送可以在eD+数据线1002和eD-数据线1004的每一条上传输命令消息。如在图10A中说明的，eD+数据线1002中的控制消息的时域可以与eD-数据线1004中的一个或多个控制消息重叠。

图10B是说明在对内偏移下重叠控制消息的组合的电压域图。在1006处指示的eD+数据线以及在1008处指示的eD-数据线可以在1010处组合。在某些情形中，组合数据线1010的电压可以足以满足或超过指示差动信号而不是控制消息的阈值电压。

图11是说明具有静噪检测器和控制电路的中继器，以过滤在控制消息的传输期间由于嵌入式USB2正数据线和嵌入式USB2负数据线之间的偏移而生成的差动信号。如上面讨论的，控制消息是单端消息。在某些情形中，与控制消息的组合相关联的偏移可能被误读。控制电路1104可以被配置为滤除由于偏移而生成的差动假性噪声。通过使用单端接收器输出和静噪检测器输出来使能过滤。

如在图11中说明的，中继器1102可以包括可通信地耦合到包络检测器1106和eD+数据线1108以及eD-数据线1110的控制电路1104。控制电路1104可以被配置为确定是否在eD+数据线1108和eD-数据线1110二者上发生了转换。可以在非归零(NRZ)条件下在中继器处确定差动信号，使得二进制1由正电压指示而二进制0由负电压指示。当接收到仅具有一个方向(正或负)的电压的信号时，控制电路1104可以确定该信号是控制消息，并且可以抑制该控制消息在USB2端口1112上被传送。

在实施例中，可以将进来的信号提供到中继器控制状态机1114。中继器控制状态机1114可以从包络检测器1106接收信号。将要被传输的数据从中继器控制状态机1114提供到USB2端口1112。如果控制电路1104已经确定在包络检测器1106处接收的信号在eD+数据线1108和eD-数据线1110的每一条中不具有转换，则控制电路1104确定该信号不是差动信号或控制消息，并且防止USB2端口传输信号。

图12A说明了用于滤除差动电压的控制电路的电路图，该差动电压在对内偏移条件下会在USB2总线上产生假性事务。控制电路1104可以包括SE1检测器1202、过滤器块1204和逻辑块1206。SE1检测器电路1202检测SE1条件。过滤器块1204过滤没有由静噪检测器1106进行静噪的信号，如在1208和1210处指示的，并且过滤差动嵌入式USB2数据线1212和1214上的任意噪声，该噪声会被SE1检测器误读，因为两条线路均传输单端高信号。逻辑块1206可以通过生成信号1224来选通中继器1102的HS操作。

SE1检测器电路1202检测eD+数据线1212和eD-数据线1214何时接收到控制消息。在这一条件期间，eD+和eD-信号相对高或者是逻辑“1”，与相对低或者逻辑“0”相对。SE1检测器电路1202可以基于预定的可调整阈值，使用eD+1212和eD-1214线上的单端施密特触发器缓冲器来检测SE1条件。数字滤波器电路1216被配置为滤除SE1检测器电路1202输出处的假性噪声，该假性噪声可能是由于嵌入式USB2数据线1214和1216之间的偏移引起。未静噪信号1208、1212由模拟/数字滤波器过滤，如在1218处指示的。模拟/数字滤波器1218被配置为在控制消息接收期间防止静噪检测器的假性触发。逻辑块1206使用在1220处指示的过滤的SE1检测器电路1202的输出以及1222处指示的过滤的未静噪输出，并且生成在1224处指示的控制信号，该控制信号可以用于禁用USB2总线处的通信。

图12B是说明用于显式控制消息信令的方法的方框图。如在图12B中说明的，该方法可以包括在一对嵌入式通用串行总线(eUSB)数据线的每一条上发出单端控制消息，如在框1201处指示的。在框1203处，该方法可以包括检测静噪检测器处的电压超过电压阈值。在框1205处，该方法可以包括在eUSB2接收器处区分控制消息以及与差动信号相关联的偏移。

图12B是本文描述的技术的示例性说明。然而，可以包括或者删除所说明的方法的更多或更少的要素。

用于使用嵌入式USB2系统的USB2电池充电检测的装置

诸如存储器卡、照相机、移动设备、附属充电器适配器(ACA)坞站等等的能量存储组件可以经由USB2耦合接收电荷。例如，智能电话可以被配置为当在上电或电池电量低条件期间经由USB2连接耦合到膝上型计算机时从该膝上型计算机接收电荷，以便为智能电话的电池充电。传统地，片上系统(SoC)可以与诸如功率管理集成电路(PMIC)的电路进行通信，以便控制充电功能和要传输的总电荷需求。

例如，当智能电话经由USB耦合到充电设备时，该智能电话的PMIC可以确定当前耦合了哪种类型的充电设备。充电设备可以由2011年10月12日的USB2电池充电规范1.2定义。例如，充电设备类型可以是专用充电设备(DCD)、充电下游端口(CDP)、标准下游端口(SDP)、ACA坞站或要被充电的其它类型的设备，如由2011年10月12日的USB2电池充电1.2(BC 1.2)兼容计划，修订版1.0定义的。传统地，PMIC可以经由诸如集成电路间(I²C)数据线的通信线提供与电池充电有关的信息。本文描述的实施例包括eUSB2解决方案，以支持USB2电池充电检测和On-The-Go(OTG)检测。在所提出的创新中，提供了关于充电检测的与eUSB片上系统(SoC)的通信，以及经由eUSB2数据线的OTG检测状态指示，从而降低如果经由I²C数据线提供相同的信息则会以其它方式发生的eUSB SoC的针脚数量。特别地，通过经由eUSB2数据线传送电池充电和OTG检测以及状态指示寄存器信息，可以消除在某些系统中使用的用于传送电池充电检测/OTG检测的I²C数据线。

图13是说明具有经过通过eUSB2数据线的寄存器访问协议的电池充电检测、OTG 2.0检测以及状态寄存器指示通信的计算设备的方框图。计算设备1300可以包括SoC 1330。SoC 1330包括具有eUSB2收发器1304和寄存器访问协议(RAP)发起器1306的eUSB2端口1302。RAP发起器1306可以经由eUSB2收发器1312与eUSB2中继器1310的RAP接收器1308进行通信。虚线框1314指示本文描述的技术的实施例，其中电池充电(BC)或On-The-Go(OTG 2.0)指示可以经由嵌入式数据线eD+1316和eD-1318经过寄存器访问协议(RAP)进行传送，该RAP能够由逻辑控制，该逻辑至少部分地包括硬件逻辑，例如系统固件1326。

在实施例中，RAP发起器1306经过eD+线1316驱动单向时钟，并且经过eD-线1318驱动双向数据。来自USB收发器宏单元接口(UTMI)的数据与诸如USB2的传统USB协议相关联。提供自RAP发起器1306的数据与UTMI数据复用，作为eUSB2端口1302的一部分。类似地，在eUSB2中继器1310处复用的数据选择RAP数据和UTMI数据。在冷启动期间，复用器(未示出)选择由系统固件1326配置的RAP数据路径。计算设备1300可以包括被配置为接收充电器类型的指示的PMIC 1320，使得PMIC1320可以经过连接器1324的电压总线(VBUS)连线向设备提供充电电流。例如，计算设备1300可以耦合到主机设备，例如被配置为向计算设备1300提供电荷的膝上型计算机。在其它实施例，计算设备1300可以经由USB耦合到打印机，其中计算设备1300将检测该打印机是OTG设备，并且交换计算设备1300的角色以使能计算设备1300用作具有有限主机能力的主机。计算设备1300经过电池充电(BC 1.2)和On-The-Go(OTG)模块1322接收指示连接的设备是充电设备还是OTG设备的数据。在从RAP发起器1306请求时，eUSB2收发器1312可以选择RAP数据，以经过到eUSB2收发器1304的eUSB2数据线1316，1318，由RAP接收器1308将状态指示传输到SOC 1302。

在实施例中，充电器类型的指示可以被称为电池充电器(BC)检测，如在电池充电规范1.2中描述的。BC检测的示例可以在诸如USB电池充电1.2(BC 1.2)兼容计划，修订版1.0，2011年10月12日的标准文档中找到。在一个实施例中，BC检测在上电时并且在USB2操作之前、在暂停状态或L1期间、在L0空闲期间或其任意组合被使能。在完成BC检测或OTG检测之后，eUSB2收发器1304、1312复用器(图中未示出)选择来自控制器1328的USB2数据，该USB2数据被翻译到通过数据线1316，1318的eUSB2总线通信。

在实施例中，PMIC 1320向SoC 1302和eUSB2中继器1310提供选通的域和未选通的域供电。选通的域和未选通的域使能功率节约，因为SoC1302和eUSB2中继器1310中的每一个的组件可以在电池充电器检测操作期间被递增地上电。eUSB2中继器1310可以包括电池充电(BC 1.2)和On-The-Go(OTG)模块1322。RAP接收器1308可以可通信地耦合到包括BC 1.2/OTG相关寄存器的寄存器。当一种类型的电池充电器被检测为经由USB2端口1324处的USB引脚可通信地耦合到计算设备1302时，这些寄存器可以由BC 1.2/OTG模块1322进行写入。寄存器值可以使用RAP发起器1306由可通信地耦合到计算子系统1330的控制器1328的系统固件1326读取。寄存器值通过经由eD+/eD-数据线1316和1318将RAP读取命令发送到RAP接收器1308而被读取。

图14是说明具有电池充电检测的计算设备的详细实现以及经过eUSB2数据线传送到片上系统的流程的子系统框图。计算系统1400可以与计算系统1300类似。图14中说明的实施例可以是经过eUSB2数据线传播电池充电检测状态寄存器信息的计算设备的一个实施例。如上面参照图13讨论的，RAP接收器1308可以可通信地耦合到包括BC 1.2/OTG相关寄存器的一个或多个寄存器1402。固件1326能够写入到寄存器1402并且使用经过RAP发起器1306发送的RAP写入命令经由BC 1.2/OTG状态机1404/1406来使能BC 1.2/OTG检测。写入命令由RAP接收器1308读取并且使能来自USB2端口1324的BC 1.2/OTG检测。在获得来自状态机1404，1406的指示之后，给定寄存器1402的值由RAP发起器1308通过轮询来读取。

计算系统1400包括USB2主机/设备UTMI 1408、USB收发器1410(诸如USB2端口)和USB BC 1.2/OTG驱动器1412。如在图14中说明的，BC1.2/OTG检测块1322可以包括与本文描述的技术相关联的逻辑。

在实施例中，可以根据在下面的表1中描述的命令消息将数据写入到上面描述的寄存器。

表1

如在表1中说明的，命令消息可以使用RAP来读取、写入、清零和设置1402的地址。所执行的操作可以使BC 1.2指示能够由PMIC 1320接收，从而降低与计算设备1400相关联的系统封装的针脚数量。

图15是说明使用寄存器访问协议的电池充电检测操作的时序图的图。如上面讨论的，电池充电寄存器操作可以包括写入操作、读取操作、清零操作、设置操作等等。在1502处指示了eD+数据线处的波形1300的时序，而在1504处指示了eD-数据线1318上的时序。

图16A是在eUSB2数据线上传播电池充电指示的处理流图。在1602处，系统上电的状态触发要在1604处上电的PMIC。如果没有设备附接，PMIC进入空闲状态1606，则PMIC将在看到图14中的线1324上的活动时退出空闲状态之后再次处于活动状态。在1608，发起递增启动状态。递增启动状态可以为上面参照图13讨论的eUSB2中继器1310的组件递增地供电。通过仅打开需要电池充电检测或On-The-Go检测的组件，递增启动实现启动时间期间的显著功率节约。一旦已经递增地启动了eUSB2中继器1310的组件，PMIC就在1610退出递增启动状态。在1612，检查VBUS电压的状态，以便确定连接是否有效或者VBUS存在。如果VBUS处的电压大于阈值(VBUS有效)，则状态机在状态1614处被启动。BC状态机、OTG状态机或者BC状态机与OTG状态机的组合开始检测BC和/或OTG状态。在状态1614处，电池充电或OTG检测被使能。在完成检测之后，OTG/电池充电状态机更新寄存器1616处的状态指示。在由RAP发起器获得寄存器读取/写入的指示时，RAP接收器在1618处读取状态寄存器。寄存器由RAP接收器1618访问，用于读取、写入或者读取和写入的任意组合。

在1620处，可以执行VBUS检测、ADP感测、ADP探测、附属充电器适配器(ACA)检测以及电池充电检测。VBUS检测包括确定总线上的电压是高，例如大于4.2伏特(V)，或者低，例如小于4.2V。ADP感测包括在设备断开附接检测期间确定总线上的电压是否小于325mV。ADP探测包括确定总线上的电压在设备附接检测期间是否大于625mV。ACA检测包括确定总线上的电压是否指示附属充电器适配器。ACA检测、专用充电检测(DCD)、充电下游检测(CDP)和标准下游端口(SDP)检测可以考虑在本文中讨论的所提出的创新而遵照BC 1.2规范发生。

在1622处，DCD/CDP/SDP/OTG被使能。在1624处，将指示电池充电检测状态寄存器信息的数据提供到RAP发起器。在1626处，将数据提供到系统固件，并且在1628处，将数据提供回到PMIC以控制充电器增加到连接的设备的充电电流。如在图16中指示的，接口可以使能系统固件更新关于连接到计算设备的充电器的类型的PMIC以及ACA和OTG检测。

图16B是说明用于显式控制消息信令的方法的方框图。如在图16B中说明的，该方法可以包括在一对嵌入式通用串行总线(eUSB)数据线的每一条上发出单端一(SE1)，该SE1指示寄存器访问协议(RAP)消息跟随SE1，如在框1601处指示的。在框1603处，该方法可以包括经由eUSB数据线传送指示下面中的一个或多个的数据：电池充电指示；On-The-Go指示；或其任意组合。

图16B是本文描述的技术的示例性说明。然而，可以包括或者删除所说明的方法的更多或更少的要素。

用于eUSB2的线路极性检测和校正的方法和装置

eD+数据线可以被配置为在eUSB2组件之间传送正信号，而eD-数据线可以别配置为在eUSB2组件之间传送负信号。在某些情形中，eUSB2总线的数据线的极性可以被反转。例如，在USB作为外部设备连接接口的未来实现中，可以使用可反转的插接，使用户能够反转USB连接器的方向，并且导致可通信地耦合到USB连接器的eUSB2中继器处的极性反转。作为另一示例，内部设备互连的密度在互连结构的路由层内可能要求极性反转。在本文描述的实施例中，经由控制消息信令在eUSB2组件处检测反转极性。

图17说明了说明具有反转极性的可通信耦合的eUSB2组件的方框图。eUSB2组件1702和1704可以是诸如eUSB2中继器、eUSB2上游端口、eUSB2下游端口等等的任意eUSB2组件。为了讨论的目的，eUSB2组件1702在本文中可以被称为控制消息发起器，而eUSB2组件1704在本文中可以被称为控制消息接收方。如在图17中说明的，在1706处指示的命令消息发起器1702的eD+数据线端口可以可通信地耦合到在1708处指示的命令消息接收方1704的eD-数据线端口。类似地，在1710处指示的命令消息发起器1702的eD-数据线端口可以可通信地耦合到在1712处指示的命令消息接收方1704的eD+数据线端口。正端口到被配置为接收负极性信号的端口的耦合以及负端口到被配置为接收正极性信号的端口的耦合，是eUSB2数据线中的极性反转的一个示例。为了检测反转，诸如控制消息发起器1702和控制消息接收方1704的eUSB2组件可以实现控制消息。

特别地，控制消息发起器1702可以在设备状态期间指导控制消息，例如在初始化、上电和随后的线路极性校正期间。控制消息接收方1704可以接收控制消息并且可以检测线路极性反转，如下文更详细描述的。

图18A是说明eUSB2数据线上的信令的图。框1802说明了当数据线极性没有被反转时的控制信令，并且框1804说明了当数据线的极性被反转时的控制信令。控制消息可以由四个部分组成。第一部分是在1806处指示的单端逻辑“1”(SE1)，意在发起控制消息。第二部分是在1808处指示的单端逻辑“0”(SE0)，意在允许诸如CM接收器1704的CM接收方准备随后的操作。第三部分是控制消息的内容，该控制消息的内容由在由eD+设置的活动窗T_{CM_Active}内的eD-处的多个脉冲表示，如在1810处指示的。根据实施例，控制消息可以包括第四部分，其中如果没有线路极性作为应答存在，则在eD+线上传输数字分组以太网探测器，或者如果线路被反转作为应答，则通过eD-传输分组以太网探测器，如下文更详细讨论的。

在反转的情况1804中，数据线eD+和eD-被反转，使得在eD-数据线上传播活动窗并且在eD+数据线上传播控制消息脉冲，如在1812处指示的。然而，当与非反转情况1802中的SE1 1806相比较时，在1814处指示的SE1未改变。进而，当与非反转情况1802中的SE0 1808相比较时，在1816处指示的SE0未改变。换言之，由于命令消息部分SE0和SE1在反转或非反转情况中在eUSB2数据线上相同，因此CM接收方1704可以在反转或非反转情形中精确地检测SE0和SE1信号。一旦跟随有SE0信号的SE1信号由CM接收方1704接收，CM接收方1704就确定活动窗是否存在于eD-数据线(指示反转情况1804)上并且在该活动窗之后在eD-线上传输数字分组以太网探测器1820，使得CM发起器能够读取这一数字分组以太网探测器并且理解线路极性被反转。相反，如果活动窗存在于eD+数据线上(指示非反转情况1802)，则数字分组以太网探测器1818通过eD+被传输为确认，使得CM发起器1702能够通过eD+读取数字分组以太网探测器1818并且确定线极性未被改变。

图18B是说明用于显式控制消息信令的方法的方框图。如在图18B中说明的，该方法可以包括在一对嵌入式通用串行总线(eUSB)数据线的每一条上发出单端一(SE1)，如在框1801处指示的。在框1803处，该方法可以包括检测活动窗是存在于正eUSB数据线还是存在于负eUSB数据线上。

图18B是本文描述的技术的示例性说明。然而，可以包括或者删除所说明的方法的更多或更少的要素。

图19是非暂态计算机可读介质的框图，其包括用于eUSB2操作的模块。处理器1900通过系统总线1904访问计算机可读介质1902的模块。

该模块能够包括寄存器访问协议模块1906、ESE1模块1908、复位和暂停模块1910、偏移模块1912、电池模块1914、极性模块1916等等。计算机可读介质1902的模块可以被配置为执行本文讨论的操作。

在本文包含的描述中，阐释了各种具体细节，例如具体类型的处理器和系统配置的示例、具体硬件结构、具体体系结构和微体系结构的细节、具体寄存器配置、具体指令类型、具体系统组件、具体测量/高度、具体处理器管线级和操作等等，以便提供对本发明的全面理解。然而，对于本领域中的技术人员显而易见的是，需要采用这些具体细节来实践本发明。在其它实例中，没有详细描述公知的组件或方法，例如具体和可选的处理器体系结构、用于所描述的算法的具体逻辑电路/代码、具体固件代码、具体互连操作、具体逻辑配置、具体制造技术和材料、具体编译器实现、代码中算法的具体表达、具体掉电和选通技术/逻辑以及计算机系统的其它具体操作细节，以便避免不必要地混淆本发明。

在下面讨论的示例中，描述了嵌入式高速串行接口。作为一个示例，串行高速接口可以包括嵌入式通用串行总线(eUSB)。然而，可以使用其它嵌入式高速串行接口。

在示例1中，本文描述了一种用于显式消息信令的方法。可以在一对嵌入式高速串行接口线的每一条上发出SE1。该SE1指示RAP消息跟随SE1信号。该方法包括基于所述RAP消息访问嵌入式高速串行接口组件的寄存器。

示例2结合示例1的主题。在该示例中，该嵌入式高速串行接口数据线包括正嵌入式高速串行接口数据线和负嵌入式高速串行接口数据线。

示例3结合示例2的主题。在该示例中，该正嵌入式高速串行接口数据线承载针对该RAP消息的时钟信号，以及负嵌入式高速串行接口数据线承载RAP消息的指令。该指令可以包括读取操作、写入操作、清零操作或其任意组合。

示例4结合示例1-3的任意组合的主题。在该示例中，该SE1信号由RAP发起器发出到嵌入式高速串行接口组件的RAP接收器。该RAP发起器经由嵌入式高速串行接口数据线可通信地耦合到该嵌入式高速串行接口组件。

示例5结合示例1-4的任意组合的主题。在该示例中，SE1信号由嵌入式高速串行接口端口的RAP发起器发出到具有嵌入式高速串行接口中继器的嵌入式高速串行接口组件的RAP接收器。

示例6结合示例1-5的任意组合的主题。在该示例中，SE1信号由下游嵌入式高速串行接口端口的RAP发起器发出到包括上游嵌入式高速串行接口端口的嵌入式高速串行接口组件的RAP接收器。

示例7结合示例1-6的任意组合的主题。在该示例中，跟随该SE1信号，在正嵌入式高速串行接口数据线上转发时钟信号并且在负嵌入式高速串行接口数据线上转发两比特命令消息。

示例8结合示例1-7的任意组合的主题。在该示例中，RAP信息与上电、空闲、暂停状态、连接、断开、复位或其任意组合有关。

示例9结合示例1-8的任意组合的主题。在该示例中，SE1信号通过差动嵌入式高速串行接口数据线被袋内发出到嵌入式高速串行接口协议。

示例10结合示例1-9的任意组合的主题。在该示例中，RAP消息包括命令消息，该命令消息包含时钟以及要在寄存器处执行的操作类型的指示。

示例11使用一种用于显式控制消息信令的系统。该系统包括一对嵌入式高速串行接口数据线。该系统还包括嵌入式高速串行接口组件的寄存器。该系统进一步包括嵌入式高速串行接口端口。在某些情形中，嵌入式高速串行接口端口包括逻辑，所述逻辑用于在所述一对嵌入式高速串行接口数据线的每一条上发出单端1(SE1)信号，该SE1指示跟随SE1信号的寄存器访问协议(RAP)消息。所述逻辑可以被配置为基于RAP消息访问嵌入式高速串行接口组件的寄存器。

示例12结合示例11的主题。在该示例中，嵌入式高速串行接口数据线包括正嵌入式高速串行接口数据线(eD+)和负嵌入式高速串行接口数据线(-eD)。

示例13结合示例11-12的任意组合的主题。在该示例中，eD+数据线用于承载针对RAP消息的时钟信号。eD-数据线用于承载RAP消息的指令。该RAP消息的指令可以包括读取操作、写入操作、清零操作或其任意组合。

示例14结合示例11-13的任意组合的主题。在该示例中，嵌入式高速串行接口端口包括RAP发起器。SE1信号由该RAP发起动器发出到嵌入式高速串行接口组件的RAP接收器。RAP发起器经由嵌入式高速串行接口数据线可通信地耦合到嵌入式高速串行接口组件。

示例15结合示例11-14的任意组合的主题。在该示例中，嵌入式高速串行接口组件包括嵌入式高速串行接口中继器。SE1信号由嵌入式高速串行接口端口的RAP发起器发出到嵌入式高速串行接口中继器的RAP接收器。

示例16结合示例11-15的任意组合的主题。在该示例中，嵌入式高速串行接口端口是包括RAP发起器的下游端口。RAP发起器用于将SER1发出到包括上游嵌入式高速串行接口端口的嵌入式高速串行接口组件的RAP接收器。

示例17结合示例11-16的任意组合的主题。在该示例中，跟随SE1信号，嵌入式高速串行接口端口用于在正嵌入式高速串行接口数据线上转发时钟信号并且在负嵌入式高速串行接口数据线上转发两比特命令消息。

示例18结合示例11-17的任意组合的主题。在该示例中，RAP信息与上电指令、空闲指令设置、暂停状态指令设置、连接指令、断开指令、复位指令或其任意组合有关。

示例19结合示例11-18的任意组合的主题。在该示例中，SE1信号通过差动嵌入式高速串行接口数据线被带内发出到嵌入式高速串行接口协议。

示例20结合示例11-19的任意组合的主题。在该示例中，RAP消息包括命令消息，该命令消息包含时钟以及要在寄存器处执行的操作类型的指示。

示例21提供包括代码的计算机可读介质。该计算机可读介质可以是非暂态计算机可读介质。所述代码，当被执行时，使处理设备在一对嵌入式高速串行接口数据线的每一条上发出单端一(SE1)信号，该SE1指示跟随SE1信号的寄存器访问协议(RAP)消息。该代码还被配置为使处理器基于RAP消息访问嵌入式高速串行接口组件的寄存器。

示例20结合示例11-19的任意组合的主题。在该示例中，RAP消息是命令消息，该命令消息包含时钟以及要在寄存器处执行的操作类型的指示。

示例21描述一种计算机可读介质。在某些情形中，计算机可读介质是非暂态的。计算机可读介质包括代码，用于指导处理器在一对嵌入式高速串行接口数据线的每一条上发出单端一(SE1)信号，该SE1指示跟随SE1信号的寄存器访问协议(RAP)消息。该代码，当由处理器执行时，可以指导处理器基于RAP消息访问嵌入式高速串行接口组件的寄存器。

示例22结合示例21-22的任意组合的主题。在该示例中，嵌入式高速串行接口数据线包括正嵌入式高速串行接口数据线(eD+)和负嵌入式高速串行接口数据线(eD-)。

示例23结合示例21-22的任意组合的主题。在该示例中，eD+数据线用于承载针对RAP消息的时钟信号并且eD-数据线用于承载RAP消息的指令。该RAP消息包括读取操作、写入操作、清零操作或操作的任意组合。

示例24结合示例21-23的任意组合的主题。在该示例中，SE1信号由RAP发起器发出到嵌入式高速串行接口组件的RAP接收器。RAP发起器经由嵌入式高速串行接口数据线可通信地耦合到嵌入式高速串行接口组件。

示例25结合示例21-24的任意组合的主题。在该示例中，其中，该SE1信号由嵌入式高速串行接口端口的RAP发起器发出到包括嵌入式高速串行接口中继器的嵌入式高速串行接口组件的RAP接收器。

示例26结合示例21-25的任意组合的主题。在该示例中，SE1由下游嵌入式高速串行接口端口的RAP发起器发出到包括上游嵌入式高速串行接口端口的嵌入式高速串行接口组件的RAP接收器。

示例27结合示例21-26的任意组合的主题。在该示例中，跟随该SE1信号，所述代码用于使处理器在正嵌入式高速串行接口数据线上转发时钟信号并且在负嵌入式高速串行接口数据线上转发两比特命令消息。

示例28结合示例21-27的任意组合的主题。在该示例中，RAP信息与上电指令、空闲设置指令、暂停状态设置指令、连接指令、断开指令，复位指令或其任意组合有关。

示例29结合示例21-28的任意组合的主题。在该示例中，SE1信号通过差动嵌入式高速串行接口数据线被带内发出到嵌入式高速串行接口协议。

示例30结合示例21-29的任意组合的主题。在该示例中，RAP消息包括命令消息，该命令消息包含时钟以及要在寄存器处执行的操作类型的指示。

在示例31中，描述了一种计算机可读介质。该计算机可读介质在某些情况下可以是非暂态的。该计算机可读介质可以包括代码，当由处理设备执行时，该代码使该处理设备执行示例1-10的任意组合的方法。

在示例32，描述一种用于显式控制消息信令的装置。在该示例中，该装置包括用于在一对嵌入式高速串行接口数据线的每一条上发出单端一(SE1)信号的模块，该SE1指示跟随该SE1信号的寄存器访问协议(RAP)消息。该装置还包括用于基于RAP消息访问嵌入式高速串行接口组件的寄存器的模块。

示例33结合示例32的主题。在该示例中，SE1由下游嵌入式高速串行接口端口的RAP发起器发出到包括上游嵌入式高速串行接口端口的嵌入式高速串行接口组件的RAP接收器。

示例34结合示例32-33的任意组合的主题。在该示例中，该装置包括用于跟随SE1传输在正嵌入式高速串行接口数据线上转发时钟信号的模块。进一步，该装置包括用于跟随SE1传输在负嵌入式高速串行接口数据线上转发两比特命令消息的模块。

在示例35中，描述一种用于显式控制消息信令的装置。在该示例中，该装置包括用于执行示例1-10的任意组合的方法的模块。

在示例36中，描述一种用于显式控制消息信令的方法。在该示例中，该方法包括在第一预定义时间段内检测一对数据线上的空闲状态。该方法包括在第一预定义时间段之后的第二预定义时间段内将控制消息传输到嵌入式高速串行接口中继器。进一步，该方法包括确定进入到空闲状态或复位状态。

示例37结合权利要求36的主题。在该示例中，确定进入到空闲状态或复位状态包括在嵌入式高速串行接口中继器处移除电压下拉，并且在电压下拉被移除之后在该对数据线处采样数据传输速率。进一步，确定进入到空闲状态或复位状态包括，如果在移除电压下拉之后数据线状态已变化，则发出数字分组以太网探测器(ping)，并且基于该数字分组以太网探测器是否被发出来确定进入到空闲状态或复位状态。

示例38结合示例36-37的任意组合的主题。在该示例中，其中，第一预定义时间段在大约0毫秒和大约3毫秒之间。

示例39结合示例36-38的任意组合的主题。在该示例中，第二预定义时间段在初始检测到空闲状态之后的大约3毫秒和大约3.125微秒之间。

示例40结合示例36-39的任意组合的主题。在该示例中，该方法进一步包括，如果线路数据线状态在移除电压下拉之后保持不变，则将数据线状态标识为空闲状态。

示例41结合示例36-40的任意组合的主题。在该示例中，该方法进一步包括从嵌入式高速串行接口主设备向嵌入式高速串行接口中继器传输控制消息，以初始化该方法信令进入到复位状态或空闲状态。

示例42结合示例36-41的任意组合的主题。在该示例中，该方法进一步包括，如果没有检测到数字分组以太网探测器，则宣告进入到复位状态。

示例43结合示例36-42的任意组合的主题。在该示例中，该方法进一步包括，如果检测到数字分组以太网探测器，则宣告进入到空闲状态。

示例44结合示例36-43的任意组合的主题。在该示例中，该数据线是传统USB数据线。与经由带外信号线相反，控制消息经由传统USB数据线被带内提供。

示例45结合示例36-44的任意组合的主题。在该示例中，嵌入式高速串行接口中继器是包括下游嵌入式高速串行接口端口的外围设备的外围中继器。

在示例46中，描述一种用于显式控制消息信令的系统。在该示例中，该系统包括嵌入式高速串行接口中继器和可通信地耦合到嵌入式高速串行接口中继器的嵌入式高速串行接口端口。该嵌入式高速串行接口端口可以包括逻辑，至少部分地包括硬件逻辑，以在第一预定义时间段内检测可通信地耦合到嵌入式高速串行接口中继器的一对传统通用串行总线(USB)数据线上的空闲状态。该逻辑可以被配置为在第一预定义时间段之后的第二预定义时间段内将控制消息传输到嵌入式高速串行接口中继器。进一步，该逻辑可以被配置为确定进入到空闲状态或复位状态。

示例47结合权利要求46的主题。在该示例中，为了确定进入到空闲状态或复位状态，嵌入式高速串行接口端口用于移除嵌入式高速串行接口中继器处的电压下拉，并且在电压下拉被移除之后采样该对传统通用串行总线(USB)数据线处的数据传输速率。进一步，如果在移除电压下拉之后数据线的状态已变化，则嵌入式高速串行接口端口用于发出数字分组以太网探测器，并且基于数字分组以太网探测器是否被发出而确定进入到空闲状态或复位状态。

示例48结合示例46-47的任意组合的主题。在该示例中，第一预定义时间段在大约0毫秒和大约3毫秒之间。

示例49结合示例46-48的任意组合的主题。在该示例中，第二预定义时间段在最初检测到空闲状态之后的大约3毫秒和大约3.125微秒之间。

示例50结合示例46-49的任意组合的主题。在该示例中，如果线数据线状态在移除电压下拉之后保持不变，则嵌入式高速串行接口端口用于将数据线状态标识为空闲状态。

示例51结合示例46-50的任意组合的主题。在该示例中，嵌入式高速串行接口端口是嵌入式高速串行接口主机设备的端口，以将控制消息传输到嵌入式高速串行接口中继器，以初始化该信令用于进入到复位状态或空闲状态。

示例52结合示例46-51的任意组合的主题。在该示例中，如果没有检测到数字分组以太网探测器，则该嵌入式高速串行接口端口用于声明进入到复位状态。

示例53结合示例46-52的任意组合的主题。在该示例中，如果检测到数字分组以太网探测器，则该嵌入式高速串行接口端口用于声明进入到空闲状态。

示例54结合示例46-53的任意组合的主题。在该示例中，数据线是传统USB数据线，并且，与经由带外信号线相反，经由传统USB数据线在带内提供控制消息。

示例55结合示例46-54的任意组合的主题。在该示例中，嵌入式高速串行接口中继器是外围设备的外围嵌入式高速串行接口中继器。

示例56描述一种计算机可读介质。在某些情形中，计算机可读介质是非暂态的。该计算机可读介质包括代码，该代码用于指示处理器在第一预定时间段内检测可通信地耦合到嵌入式高速串行接口中继器的一对传统通用串行总线(USB)数据线上的空闲状态。计算机可读介质包括代码，该代码用于指示处理器在第一预定时间段之后的第二预定时间段内将控制消息传输到嵌入式高速串行接口中继器并且确定进入到空闲状态或复位状态。

示例57结合示例56的主题。在该示例中，为了确定进入到空闲状态或复位状态，可执行代码用于使处理器移除嵌入式高速串行接口中继器处的电压下拉，并且在电压下拉被移除之后在一对传统通用串行总线(USB)数据线采样数据传输速率。为了确定进入到空闲状态或复位状态，可执行代码用于：如果数据线的状态在移除电压下拉之后已变化，则使处理器发出数字分组以太网探测器，并且基于该数字分组以太网探测器是否被发出来确定进入到空闲状态或复位状态。

示例58结合示例56-57的任意组合的主题。在该示例中，第一预定时间段在大约0毫秒和大约3毫秒之间。

示例59结合示例56-58的任意组合的主题。在该示例，第二预定时间段在最初检测到空闲状态之后的大约3毫秒和大约3.125微秒之间。

示例60结合示例56-59的任意组合的主题。在该示例中，该可执行代码用于：如果线数据线状态在移除电压下拉之后保持不变，则使处理器将该数据线状态标识为空闲状态。

示例61结合示例56-60的任意组合的主题。在该示例中，处理设备是嵌入式高速串行接口主设备的端口，以将控制消息传输到嵌入式高速串行接口中继器，以初始化该信令用于进入到复位状态或空闲状态。

示例62结合示例56-61的任意组合的主题。在该示例中，该可执行代码用于：如果没有检测到数字分组以太网探测器，则使处理器声明进入到复位状态。

示例63结合示例56-62的任意组合的主题。在该示例中，该可执行代码用于：如果检测到数字分组以太网探测器，则使处理器声明进入到空闲状态。

示例64结合示例56-63的任意组合的主题。在该示例中，该数据线是传统USB数据线，并且与经由带外信号线相反，该控制消息经由传统USB数据线被带内提供。

示例65结合示例56-64的任意组合的主题。在该示例中，嵌入式高速串行接口中继器是外围设备的外围嵌入式高速串行接口中继器。

示例66描述一种计算机可读介质。在某些情形中，该计算机可读介质是非暂态的。该计算机可读介质包括代码，用于指导处理器执行示例36-45的任意组合的方法。

示例67描述一种用于显式控制消息信令的装置。该装置包括用于在第一预定时段内检测一对数据线上的空闲状态的模块。该装置包括用于在第二预定时间段内将控制消息传输到嵌入式高速串行接口中继器的模块。该第二预定时间段在时间上在第一预定时间段之后。该装置还包括用于确定进入到空闲状态或复位状态的模块。

示例68包括示例67的主题。在该示例中，用于确定进入到空闲状态或复位状态的模块包括用于移除嵌入式高速串行接口中继器处的电压下拉的模块，以及用于在电压下拉被移除之后采样一对数据线的数据传输速率的模块。用于确定进入到空闲状态或复位状态的模块进一步包括用于如果数据线的状态在移除电压下拉之后已变化，则发出数字分组以太网探测器的模块，以及用于基于数字分组以太网探测器是否被发出而确定进入到空闲状态或复位状态的模块。

示例69包括示例67-68的任意组合的主题。在该示例中，该装置进一步包括用于将控制消息从嵌入式高速串行接口主机设备传输到嵌入式高速串行接口中继器的模块，以初始化进入到复位状态或空闲状态的方法信令。

示例70描述一种用于控制消息信令的装置。在该示例中，用于执行示例36-45的任意组合的方法的模块被包括在该装置中。

示例71描述一种用于显式控制消息信令的方法。该方法包括监控一对嵌入式高速串行接口数据线的线路状态。该方法包括发出扩展单端一(ESE1)，其中，该ESE1被发出一段时间，以便覆盖嵌入式高速串行接口数据线上的竞争信号。

示例72包括示例71的主题。在该示例中，ESE1被发出以终止通用串行总线会话。

示例73包括示例71-72的任意组合的主题。在该示例中，ESE1被发出以终止通用串行总线(USB)会话并且解析不可识别的嵌入式高速串行接口事件。

示例74包括示例71-73的任意组合的主题。在该示例中，多个ESE1发出尝试被限制到预定的次数。

示例75包括示例71-74的任意组合的主题。在该示例中，ESE1信令被从嵌入式高速串行接口上游端口发出。该方法可以进一步包括在发出ESE1尝试预定次数时，在嵌入式高速串行接口下游端口处进入暂停状态。

示例76包括示例71-75的任意组合的主题。在该示例中，ESE1信令被从可通信地耦合到上游嵌入式高速串行接口端口的嵌入式高速串行接口下游端口发出。当被指示由上游端口执行软连接或其任意组合时，在上电时由嵌入式高速串行接口下游端口来执行传输ESE1。

示例77包括示例71-76的任意组合的主题。在该示例中，ESE1信令被从嵌入式高速串行接口上游端口发出以执行软连接。

示例78包括示例71-77的任意组合的主题。在该示例中，如果被指示执行设备断开，则ESE1信令被从嵌入式高速串行接口中继器发送。

示例79包括示例71-78的任意组合的主题。在该示例中，在检测到主机断开时，ESE1信令被从下游嵌入式高速串行接口中继器发出到下游嵌入式高速串行接口端口。

示例80包括示例71-79的任意组合的主题。在该示例中，该方法进一步包括在嵌入式高速串行接口端口处宣告ESE1接收，并且保持在或转移到在接收到ESE1之前发生的上电状态。

示例81描述一种用于显式控制消息信令的系统。该系统包括嵌入式高速串行接口设备，该设备包括逻辑，至少部分地包括硬件逻辑，以监控一对嵌入式高速串行接口数据线的线路状态，并且发出扩展单端一(ESE1)，其中，ESE1被发出一段时间，以覆盖嵌入式高速串行接口数据线上的竞争信号。

示例82包括示例81的主题。在该示例中，ESE1被发出以终止通用串行总线会话。

示例83包括示例81-82的任意组合的主题。在该示例中，ESE1被发出以终止通用串行总线(USB)会话并且解析不可识别的嵌入式高速串行接口事件。

示例84包括示例81-83的任意组合的主题。在该示例中，多个ESE1发出尝试被限制到预定的次数。

示例85包括示例81-84的任意组合的主题。在该示例中，嵌入式高速串行接口设备是上游嵌入式高速串行接口端口。该系统进一步包括下游嵌入式高速串行接口端口，以在由上游嵌入式高速串行接口端口发出ESE1预定次数时进入暂停状态。

示例86包括示例81-85的任意组合的主题。在该示例中，嵌入式高速串行接口设备是下游嵌入式高速串行接口端口，以便可通信地耦合到上游嵌入式高速串行接口端口。当被指示由上游端口执行软连接或其任意组合时，在上电时由嵌入式高速串行接口下游端口来执行ESE1传输，。

示例87包括示例81-86的任意组合的主题。在该示例中，嵌入式高速串行接口设备是上游嵌入式高速串行接口端口。ESE1信令被从嵌入式高速串行接口上游端口发出以执行下游嵌入式高速串行接口端口的软连接。

示例88包括示例81-87的任意组合的主题。在该示例中，嵌入式高速串行接口设备是嵌入式高速串行接口中继器。如果被指示从上游嵌入式高速串行接口或下游嵌入式高速串行接口端口执行设备断开，则将ESE1信令从嵌入式高速串行接口中继器发出。

示例89包括示例81-88的任意组合的主题。在该示例中，嵌入式高速串行接口设备是下游嵌入式高速串行接口中继器。在检测到主机断开时，将ESE1信令从下游嵌入式高速串行接口中继器发出到下游嵌入式高速串行接口端口。

示例90包括示例81-89的任意组合的主题。在该示例中，嵌入式高速串行接口设备逻辑用于声明在嵌入式高速串行接口端口处的ESE1接收，并且保持在或转移到在接收到ESE1之前发生的上电状态。

示例91包括一种计算机可读介质。该计算机可读介质在某些示例中可以是非暂态计算机可读介质。计算机可读介质包括代码，当被执行时，该代码使处理设备执行示例71-80的任意组合的方法。

示例92包括用于显式控制消息信令的装置。该装置包括用于监控一对嵌入式高速串行接口数据线的线路状态的模块。该装置还包括用于发出扩展单端一(ESE1)的模块，其中，ESE1被发出一段时间，以覆盖嵌入式高速串行接口数据线上的竞争信号。

示例93结合示例92的主题。在该示例中，ESE1被发出以终止通用串行总线会话。

示例94结合示例92-93的任意组合的主题。在该示例中，ESE1被发出以终止通用串行总线(USB)会话并解析不可识别的嵌入式高速串行接口事件。

示例95描述一种用于显式控制消息信令的装置。该装置包括用于执行根据示例71-80的任意组合的方法的模块。

示例96描述一种用于显式控制消息信令的方法。该方法包括在一对嵌入式高速串行接口数据线的每一条上发出单端控制消息。该方法还包括检测静噪检测器处的电压超过电压阈值。该方法进一步包括在嵌入式高速串行接口接收器处区分控制消息和与差动信号相关联的偏移。

示例97结合示例96的主题。在该示例中，区分控制消息与差动信号包括检测在每一条嵌入式高速串行接口数据线上发生的转换是在相同方向上还是在相反方向上。如果在相同方向上的两条嵌入式高速串行接口数据线上发生了转换，则该方法包括确定该转换与控制消息相关联。

示例98结合示例96-97的任意组合的主题。在该示例中，在确定该转换与控制消息相关联时，该方法包括抑制控制消息在通用串行总线(USB)端口上进行传送。

示例99结合示例96-98的任意组合的主题。在该示例中，区分控制消息与差动信号包括在数字滤波器处过滤单端一信号检测器的输出，并且在模数滤波器处过滤作为静噪检测器的输出的非静噪信号。区分控制消息与差动信号进一步包括，如果信号经过数字滤波器和模数滤波器，则发出控制消息，并且生成控制电压以选通收发器，以便通过通用串行总线转发竞争信息。

示例100结合示例96-99的任意组合的主题。在该示例中，数字滤波器和模拟滤波器是嵌入式高速串行接口中继器的控制电路的组件。

示例101结合示例96-100的任意组合的主题。在该示例中，差动信号在嵌入式高速串行接口中继器处通过非归零条件来确定。

示例102结合示例96-101的任意组合的主题。在该示例中，非归零条件指示二进制1具有正电压，并且二进制2具有负电压。

示例103结合示例96-102的任意组合的主题。在该示例中，检测静噪检测器处的电压超过电压阈值包括检测每一条嵌入式高速串行接口数据线的合并电压。

示例104结合示例96-103的任意组合的主题。在该示例中，预定阈值是可调整的。

示例105结合示例96-104的任意组合的主题。在该示例中，偏移是每一条嵌入式高速串行接口数据线上的两个信号之间的时间差的量级，这两个信号意在同时发生。

示例106描述一种用于显式控制消息信令的系统。该系统包括一对嵌入式高速串行接口数据线。该系统包括嵌入式高速串行接口端口，该端口包括逻辑，至少部分地包括硬件逻辑，以在每一条嵌入式高速串行接口数据线上发出单端控制消息。该系统进一步包括嵌入式高速串行接口中继器，该中继器包括逻辑，至少部分地包括硬件逻辑，以检测静噪检测器处的电压超过电压阈值，并且区分控制消息和与差动信号相关联的偏移。

示例107结合示例106的主题。在该示例中，嵌入式高速串行接口中继器逻辑用于检测在每一条嵌入式高速串行接口数据线上发生的转换是在相同的方向上还是在相反的方向上。如果在相同方向上的两条嵌入式高速串行接口数据线上发生了转换，则嵌入式高速串行接口中继器逻辑用于确定该转换与控制消息相关联。

示例108结合示例106-107的任意组合的主题。在该示例中，在确定该转换与控制消息相关联时，该嵌入式高速串行接口中继器逻辑用于抑制控制消息在通用串行总线(USB)端口上进行传送。

示例109结合示例106-108的任意组合的主题。在该示例中，该系统进一步包括用于过滤单端一信号检测器的输出的数字滤波器，以及用于过滤作为静噪检测器的输出的非静噪信号的模数滤波器。

示例110结合示例106-109的任意组合的主题。在该示例中，如果信号经过数字滤波器和模数滤波器，则嵌入式高速串行接口中继器逻辑用于发出控制消息。该嵌入式高速串行接口中继器逻辑进一步用于生成控制电压以选通收发器，以通过通用串行总线转发竞争信息。

示例111结合示例106-110的任意组合的主题。在该示例中，数字滤波器和模拟滤波器是嵌入式高速串行接口中继器的控制电路的组件。

示例112结合示例106-111的任意组合的主题。在该示例中，差动信号在嵌入式高速串行接口中继器处通过非归零条件确定，并且该非归零条件指示二进制1具有正电压，以及二进制2具有负电压。

示例113结合示例106-112的任意组合的主题。在该示例中，嵌入式高速串行接口中继器逻辑用于检测超过电压阈值的静噪检测器处的每一条嵌入式高速串行接口数据线的组合电压。

示例114结合示例106-113的任意组合的主题。在该示例中，预定阈值是可调整的。

示例115结合示例106-114的任意组合的主题。在该示例中，偏移是每一条嵌入式高速串行接口数据线上的两个信号之间的时间差的量级，该信号意在同时发生。

示例116描述一种计算机可读介质。在某些情况下，计算机可读介质可以是非暂态计算机可读介质。计算机可读介质包括代码，当由处理器执行时，该代码使处理器在一对嵌入式高速串行接口数据线的每一条上发出单端控制消息，并且检测静噪检测器处的电压超过电压阈值。该代码当由处理器执行时，使该处理器在嵌入式高速串行接口接收器处区分控制消息和与差动信号相关联的偏移。

示例117结合示例116的主题。在该示例中，该计算机可读介质进一步包括代码，当被执行时，该代码使处理设备检测在每一条嵌入式高速串行接口数据线上发生的转换是在相同的方向上还是在相反的方向上。如果在相同方向上的两条嵌入式高速串行接口数据线上发生了转换，则该计算机可读介质进一步包括代码，当被执行时，该代码使处理设备确定该转换与控制消息相关联。

示例118结合示例116-117的任意组合的主题。在该示例中，在确定该转换与控制消息相关联时，该计算机可读介质包括代码，当由处理设备执行时，该代码使处理设备抑制控制消息在通用串行总线(USB)端口上进行传送。

示例118结合示例116-117的任意组合的主题。在该示例中，计算机可读介质包括代码，当由处理设备执行时，该代码使处理设备在数字滤波器处过滤单端一信号检测器的输出，并且在模数滤波器处过滤作为静噪检测器的输出的非静噪信号，该计算机可读介质进一步包括代码，当由处理设备执行时，该代码使该处理设备执行下列操作：如果信号经过数字滤波器和模数滤波器，则发出控制消息，并且生成控制电压以选通收发器，以通过通用串行总线转发竞争信息。

示例119结合示例116-118的任意组合的主题。在该示例中，数字滤波器和模拟滤波器是嵌入式高速串行接口中继器的控制电路的组件。

示例120结合示例116-119的任意组合的主题。在该示例中，数字滤波器和模拟滤波器是嵌入式高速串行接口中继器的控制电路的组件。

示例121结合示例116-120的任意组合的主题。在该示例中，差动信号在嵌入式高速串行接口中继器处通过非归零条件来确定。

示例122结合示例116-121的任意组合的主题。在该示例中，非归零条件指示二进制1具有正电压，并且二进制2具有负电压。

示例123结合示例116-122的任意组合的主题。在该示例中，计算机可读介质包括代码，当由处理设备执行时，该代码使该处理设备检测每一条嵌入式高速串行接口数据线的组合电压。

示例124结合示例116-123的任意组合的主题。在该示例中，预定阈值是可调整的。

示例125结合示例116-124的任意组合的主题。在该示例中，偏移是每一条嵌入式高速串行接口数据线上的两个信号之间的时间差的量级，该两个信号意在同时发生。

示例126描述一种计算机可读介质。在某些情况下，该计算机可读介质可以是非暂态计算机可读介质。该计算机可读介质包括代码，当由处理器执行时，该代码使该处理器执行示例96-105的任意组合的方法。

示例127描述一种用于显式控制消息信令的装置。该装置包括用于在一对嵌入式高速串行接口数据线的每一条上发出单端控制消息的模块。该装置还包括用于检测静噪检测器处的电压超过电压阈值的模块。该装置进一步包括用于在嵌入式高速串行接口接收器处区分控制消息和与差动信号相关联的偏移的模块。

示例128结合示例127的主题。在该示例中，区分控制消息与差动信号由以下模块执行，该模块包括用于检测在每一条嵌入式高速串行接口数据线上发生的转换是在相同的方向上还是在相反的方向上的模块。区分控制消息与差动信号还由以下模块执行，该模块包括用于如果在相同方向上的两条嵌入式高速串行接口数据线上发生转换，则确定该转换与控制消息相关联的模块。

示例129结合示例127-128的任意组合的主题。在该示例中，该装置进一步包括用于抑制控制消息在通用串行总线(USB)端口上进行传送通信的模块。

示例130描述一种用于显式控制消息信令的装置。在该示例中，该装置包括用于执行根据示例96-105的任意组合的方法的模块。

示例131描述一种用于显式控制消息信令的方法。在该示例中，该方法包括在一对嵌入式高速串行接口数据线的每一条上发出单端一(SE1)，该SE1指示跟随该SE1的寄存器访问协议(RAP)消息。该方法进一步包括经由嵌入式高速串行接口数据线传输数据指示。该数据包括电池充电指示、on-the-go指示或其任意组合。

示例132结合示例131的主题。在该示例中，该方法进一步包括检测连接设备，选择RAP数据以经过计算设备的嵌入式高速串行接口收发器在RAP消息中经由嵌入式高速串行接口数据线传输到该计算设备的嵌入式高速串行接口端口。该方法还包括基于RAP消息访问连接设备的寄存器。

示例133结合示例131-132的任意组合的主题。在该示例中，RAP消息进一步包括从中继器到嵌入式高速串行接口片上系统(SOC)的通用串行总线(USB)寄存器指示。

示例134结合示例131-133的任意组合的主题。在该示例中，电池充电指示包括连接到包括耦合到嵌入式高速串行接口数据线的嵌入式高速串行接口端口的计算设备的设备类型的指示。

示例135结合示例131-134的任意组合的主题。在该示例中，充电类型包括专用充电设备(DCD)、充电下游端口(CDP)、标准下游端口(SDP)或其任意组合。

示例136结合示例131-135的任意组合的主题。在该示例中，on-the-go指示包括包括耦合到嵌入式高速串行接口数据线的嵌入式高速串行接口端口的计算设备的角色的指示。

示例137结合示例131-136的任意组合的主题。在该示例中，计算设备的角色包括主机计算设备角色或外围计算设备角色。

示例138结合示例131-137的任意组合的主题。在该示例中，计算设备的角色可以基于on-the-go指示的改变而动态地改变。

示例139结合示例131-138的任意组合的主题。在该示例中，该方法进一步包括在上电时并且在通用串行总线操作之前使能电池充电指示检测。

示例140结合示例131-139的任意组合的主题。在该示例中，该方法进一步包括在暂停状态、空闲或其任意组合期间使能电池充电指示检测。

示例141描述一种用于显式控制消息信令的系统。该系统包括一对嵌入式高速串行接口数据线。该系统进一步包括逻辑，至少部分地包括硬件逻辑，以在每一条嵌入式高速串行接口数据线上发出单端一(SE1)，该SE1指示跟随该SE1的寄存器访问协议(RAP)消息。该逻辑进一步被配置为经由嵌入式高速串行接口数据线传送数据。该数据用于指示电池充电指示、on-the-go指示或其任意组合中的一个或多个。

示例142结合示例141的主题。在该示例中，该系统进一步包括逻辑，至少部分地包括硬件逻辑，以检测连接设备，选择RAP数据以经过计算设备的嵌入式高速串行接口收发器在RAP消息中经由嵌入式高速串行接口数据线传输到计算设备的嵌入式高速串行接口端口，并且基于RAP消息访问连接设备的寄存器。

示例143结合示例141-142的任意组合的主题。在该示例中，该系统进一步包括嵌入式高速串行接口中继器，以及嵌入式高速串行接口片上系统(SOC)，其中RAP消息进一步包括从中继器到嵌入式高速串行接口片上系统(SOC)的通用串行总线(USB)寄存器指示。

示例144结合示例141-143的任意组合的主题。在该示例中，该系统进一步包括可通信地耦合到该系统的计算设备，其中，电池充电指示包括经由嵌入式高速串行接口数据线可通信地耦合到该系统的嵌入式高速串行接口端口的设备类型的指示。

示例145结合示例141-144的任意组合的主题。在该示例中，充电类型包括专用充电设备(DCD)、充电下游端口(CDP)、标准下游端口(SDP)或其任意组合。

示例146结合示例141-145的任意组合的主题。在该示例中，on-the-go指示包括该系统的计算设备的角色的指示。

示例147结合示例141-146的任意组合的主题。在该示例中，计算设备的角色包括主机计算设备角色或外围计算设备角色。

示例148结合示例141-147的任意组合的主题。在该示例中，计算设备的角色可以基于on-the-go指示的改变而动态地改变。

示例149结合示例141-148的任意组合的主题。在该示例中，进一步包括逻辑，至少部分地包括硬件逻辑，以在上电时并且在通用串行总线操作之前使能电池充电指示检测。

示例150结合示例141-149的任意组合的主题。在该示例中，进一步包括逻辑，至少部分地包括硬件逻辑，以在暂停状态、空闲或其任意组合期间使能电池充电指示检测。

示例151描述一种计算机可读介质。在某些情况下，该计算机可读介质可以是非暂态计算机可读介质。该计算机可读介质包括代码，当由处理器执行时，该代码使该处理器在一对嵌入式高速串行接口数据线的每一条上发出单端一(SE1)，该SE1指示跟随该SE1的寄存器访问协议(RAP)消息。该计算机可读介质包括代码，当由处理器执行时，该代码使该处理器经由嵌入式高速串行接口数据线来传送数据。该数据用于指示电池充电指示、on-the-go指示或其任意组合中的一个或多个。

示例152结合示例151的主题。在该示例中，计算机可读介质进一步包括代码，当被执行时，该代码使处理设备检测连接设备，选择RAP数据以景观计算设备的嵌入式高速串行接口收发器在RAP消息中经由嵌入式高速串行接口数据线传输到计算设备的嵌入式高速串行接口端口。计算机可读介质进一步包括代码，当被执行时，该代码使处理设备基于RAP消息访问连接设备的寄存器。

示例153结合示例151-152的任意组合的主题。在该示例中，RAP消息进一步包括从中继器到嵌入式高速串行接口片上系统(SOC)的通用串行总线(USB)寄存器指示。

示例154结合示例151-153的任意组合的主题。在该示例中，电池充电指示包括连接到包括耦合到嵌入式高速串行接口数据线的嵌入式高速串行接口的计算设备的设备类型的指示。

示例155结合示例151-154的任意组合的主题。在该示例中，充电类型包括专用充电设备(DCD)、充电下游端口(CDP)、标准下游端口(SDP)或其任意组合。

示例156结合示例151-155的任意组合的主题。在该示例中，on-the-go指示包括该系统的计算设备的角色的指示。

示例157结合示例151-156的任意组合的主题。在该示例中，计算设备的角色包括主机计算设备角色或外围计算设备角色。

示例158结合示例151-157的任意组合的主题。在该示例中，计算设备的角色可以基于on-the-go指示的改变而动态地改变。

示例159结合示例151-158的任意组合的主题。在该示例中，计算机可读介质进一步包括代码，当被执行时，该代码使该处理设备在上电时并且在通用串行总线操作之前使能电池充电指示检测。

示例160结合示例151-159的任意组合的主题。在该示例中，计算机可读介质进一步包括代码，以指示处理设备在暂停状态、空闲或其任意组合期间使能电池充电指示检测。

示例161描述一种计算机可读介质。在某些情况下，该计算机可读介质可以是非暂态计算机可读介质。该计算机可读介质包括代码，当由处理器执行时，该代码使该处理器执行权利要求131-140的任意组合的方法。

示例162描述一种用于显式控制消息信令的装置。该装置包括用于在一对嵌入式高速串行接口数据线的每一条上发出单端一(SE1)的模块，该SE1指示跟随该SE1的寄存器访问协议(RAP)消息。该装置包括用于经由嵌入式高速串行接口数据线传送数据的模块。该数据包括电池充电指示、on-the-go指示或其任意组合中的一个或多个。

示例163结合示例162的主题。在该示例中，该装置进一步包括用于检测连接设备的模块，选择RAP数据以景观计算设备的嵌入式高速串行接口收发器在RAP消息中经由嵌入式高速串行接口数据线传输到该计算设备的嵌入式高速串行接口端口。该装置还包括用于基于RAP消息访问连接设备的寄存器的模块。

示例164结合示例162-163的任意组合的主题。在该示例中，RAP消息进一步包括从中继器到嵌入式高速串行接口片上系统(SOC)的通用串行总线(USB)寄存器指示。

示例165描述一种用于显式控制消息信令的装置。该装置包括用于执行示例131-140的任何方法的模块。

示例166描述一种用于显式控制消息信令的方法。该方法包括在一对嵌入式高速串行接口数据线的每一条上发出单端一(SE1)，并且检测活动窗是否存在于正嵌入式高速串行接口数据线或负嵌入式高速串行接口数据线上。

示例167结合示例166的主题。在该示例中，该方法包括在每一条嵌入式高速串行接口数据线上发出单端零(SE0)。

示例168结合示例166-167的任意组合的主题。在该示例中，该方法进一步包括检测在正嵌入式高速串行接口数据线上发生的活动窗，并且确定设备状态为非极性反转。

示例169结合示例166-168的任意组合的主题。在该示例中，该方法进一步包括在正嵌入式高速串行接口数据线上传输数字分组以太网探测器。

示例170结合示例166-169的任意组合的主题。在该示例中，该方法进一步包括从嵌入式高速串行接口端口的正嵌入式高速串行接口数据线接收数字分组以太网探测器。在该示例中，该方法还包括宣告没有极性反转存在于嵌入式高速串行接口数据线上。

示例171结合示例166-170的任意组合的主题。在该示例中，该方法进一步包括检测在负嵌入式高速串行接口数据线上发生的活动窗。在该示例中，该方法进一步包括确定设备状态为极性反转。

示例172结合示例166-171的任意组合的主题。在该示例中，该方法进一步包括在负嵌入式高速串行接口数据线上传输数字分组以太网探测器。

示例173结合示例166-172的任意组合的主题。在该示例中，该方法进一步包括从嵌入式高速串行接口端口的负嵌入式高速串行接口数据线接收数字分组以太网探测器。该方法还包括宣告极性反转存在于嵌入式高速串行接口数据线上。

示例174结合示例166-173的任意组合的主题。在该示例中，极性反转是由于极性未知的通用串行总线插接由具有嵌入式高速串行接口数据线的计算设备接收引起的。

示例175结合示例166-174的任意组合的主题。在该示例中，该极性反转是由于计算设备内的嵌入式高速串行接口数据线的极性反转引起的。

示例176描述一种用于显式控制消息信令的系统。该系统包括一对嵌入式高速串行接口数据线。该系统还包括嵌入式高速串行接口发起器组件，该组件具有逻辑，至少部分地包括硬件逻辑，以在一对嵌入式高速串行接口数据线的每一条上发出单端一(SE1)。该系统进一步包括嵌入式高速串行接口接收方组件，该组件具有逻辑，至少部分地包括硬件逻辑，以检测活动窗是存在于正嵌入式高速串行接口数据线上还是负嵌入式高速串行接口数据线上。

示例177结合示例176的主题。在该示例中，该系统进一步包括逻辑，至少部分地包括嵌入式高速串行接口发起器组件的硬件逻辑，以在每一条嵌入式高速串行接口数据线上发出单端零(SE0)。

示例178结合示例176-177的任意组合的主题，在该示例中，嵌入式高速串行接口接收方组件用于检测在正嵌入式高速串行接口数据线上发生的活动窗，并且确定设备状态为非极性反转。

示例179结合示例176-178的任意组合的主题。在该示例中，嵌入式高速串行接口接收方组件用于在正嵌入式高速串行接口数据线上传输数字分组以太网探测器。

示例180结合示例176-179的任意组合的主题。在该示例中，嵌入式高速串行接口发起器组件用于从嵌入式高速串行接口端口的正嵌入式高速串行接口数据线接收数字分组以太网探测器，并且声明没有极性反转存在于嵌入式高速串行接口数据线上。

示例181结合示例176-180的任意组合的主题。在该示例中，嵌入式高速串行接口接收方组件用于检测在负嵌入式高速串行接口数据线上发生的活动窗，并且确定设备状态为极性反转。

示例182结合示例176-181的任意组合的主题。在该示例中，嵌入式高速串行接口接收方组件用于在负嵌入式高速串行接口数据线上传输数字分组以太网探测器。

示例183结合示例176-182的任意组合的主题。在该示例中，嵌入式高速串行接口发起器组件用于从嵌入式高速串行接口端口的负嵌入式高速串行接口数据线接收数字分组以太网探测器，并且声明极性反转存在于嵌入式高速串行接口数据线上。

示例184结合示例176-183的任意组合的主题。在该示例中，极性反转是由于极性未知的通用串行总线插接由具有嵌入式高速串行接口数据线的计算设备接收引起的。

示例185结合示例176-184的任意组合的主题。在该示例中，极性反转是由于计算设备内的嵌入式高速串行接口数据线的极性反转引起的。

示例186描述一种计算机可读介质。在某些情况下，该计算机可读介质可以是非暂态计算机可读介质。该计算机可读介质包括代码，当由处理器执行时，该代码使该处理器在一对嵌入式高速串行接口数据线的每一条上发出单端一(SE1)。该计算机可读介质进一步包括代码，当由处理器执行时，该代码使处理器检测活动窗口是存在于正嵌入式高速串行接口数据线上还是存在于负嵌入式高速串行接口数据线上。

示例187结合示例186的主题。在该示例中，计算机可读介质进一步包括代码，当由处理器执行时，该代码使处理器在每一条嵌入式高速串行接口数据线上发出单端零(SE0)。

示例188结合示例186-187的任意组合的主题。在该示例中，计算机可读介质进一步包括代码，当由处理器执行时，该代码使处理器检测在正嵌入式高速串行接口数据线上发生的活动窗，并且确定设备状态为非极性反转。

示例189结合示例186-188的任意组合的主题。在该示例中，计算机可读介质进一步包括代码，当由处理器执行时，该代码使处理器在正嵌入式高速串行接口数据线上传输数字分组以太网探测器。

示例190结合示例186-189的任意组合的主题。在该示例中，计算机可读介质进一步包括代码，当由处理器执行时，该代码使处理器从嵌入式高速串行接口端口处的正嵌入式高速串行接口数据线接收数字分组以太网探测器，并且声明没有极性反转存在于嵌入式高速串行接口数据线上。

示例191结合示例186-190的任意组合的主题。在该示例中，计算机可读介质进一步包括代码，当由处理器执行时，该代码使该处理器检测在负嵌入式高速串行接口数据线上发生的活动窗，并且确定设备状态为极性反转。

示例192结合示例186-191的任意组合的主题。在该示例中，计算机可读介质进一步包括代码，当由处理器执行时，该代码使处理器在负嵌入式高速串行接口数据线上传输数字分组以太网探测器。

示例193结合示例186-192的任意组合的主题。在该示例中，计算机可读介质进一步包括代码，当由处理器执行时，该代码使处理器从嵌入式高速串行接口端口处的负嵌入式高速串行接口数据线接收数字分组以太网探测器，并且声明极性反转存在于嵌入式高速串行接口数据线上。

示例194结合示例186-193的任意组合的主题。在该示例中，极性反转是由于极性未知的通用串行总线插接由具有嵌入式高速串行接口数据线的计算设备接收引起的。

示例195结合示例186-194的任意组合的主题。在该示例中，极性反转是由于计算设备内的嵌入式高速串行接口数据线的极性反转引起的。

示例196描述了一种计算机可读介质。在某些情况下，计算机可读介质可以是非暂态计算机可读介质。该计算机可读介质包括代码，当由处理器执行时，该代码使处理器执行示例166-175的任意组合的方法。

示例197描述一种用于显式控制消息信令的装置。该装置包括用于在一对嵌入式高速串行接口数据线的每一条上发出单端一(SE1)的模块。该装置进一步包括用于检测活动窗是存在于正嵌入式高速串行接口数据线上还是存在于负嵌入式高速串行接口数据线上的模块。

示例198结合示例197的主题。在该示例中，该装置进一步包括用于在每一条嵌入式高速串行接口数据线上发出单端零(SE0)的模块。

示例199结合示例197-198的任意组合的主题。在该示例中，该装置进一步包括用于检测在负嵌入式高速串行接口数据线上发生的活动窗的模块，以及用于确定设备状态为极性反转的模块。

示例200描述一种用于显式控制消息信令的装置。该装置包括用于执行示例166-175的任意组合的方法的模块。

示例201描述一种嵌入式高速串行接口端口。该嵌入式高速串行接口端口包括控制器以发出单端一(SE1)信号，该SE1指示跟随该SE1信号的寄存器访问协议(RAP)消息。该嵌入式高速串行接口端口包括收发器，以基于RAP消息访问嵌入式高速串行接口组件的寄存器。

示例202结合示例201的主题。在该示例中，嵌入式高速串行接口端口在包括一对嵌入式高速串行接口数据线的数据线上发出SE1。该对嵌入式高速串行接口数据线包括正嵌入式高速串行接口数据线(eD+)和负嵌入式高速串行接口数据线(eD-)。

示例203结合示例201-202的任意组合的主题。在该示例中，eD+数据线用于承载针对RAP消息的时钟信号。eD-数据线用于承载RAP消息的指令，该指令包括读取操作、写入操作、清零操作、其任意组合。

示例204结合示例201-203的任意组合的主题。在该示例中，嵌入式高速串行接口端口进一步包括RAP发起器，其中，SE1信号由RAP发起器发出。

示例205结合示例201-204的任意组合的主题。在该示例中，SEI信号在RAP接收器协议中由RAP发起器发出。

示例206结合示例201-205的任意组合的主题。在该示例中，嵌入式高速串行接口端口是下游端口，该下游端口包括RAP发起器，其中该RAP发起器用于发出SE1上游。

示例207结合示例201-206的任意组合的主题。在该示例中，在SE1信号之后，嵌入式高速串行接口端口用于转发时钟信号并且转发两比特命令消息。

示例208结合示例201-207的任意组合的主题。在该示例中，RAP信息与上电、空闲、暂停状态、连接、断开、复位或其任意组合有关。

示例209结合示例201-208的任意组合的主题。在该示例中，SE1信号被带内发出到嵌入式高速串行接口协议。

示例210结合示例201-209的任意组合的主题。在该示例中，RAP消息包括命令消息，该命令消息包含时钟以及要在寄存器处执行的操作类型的指示。

示例211描述一种嵌入式高速串行接口端口。该嵌入式高速串行接口端口包括检测器，以在第一预定时间段内检测空闲状态。该嵌入式高速串行接口端口包括发射器，以在第一预定时间段之后的第二预定时间段内传输控制消息。该嵌入式高速串行接口端口包括控制器，以确定进入到空闲状态或者复位状态。

示例212结合示例211的主题。在该示例中，为了确定进入到空闲状态或者复位状态，该嵌入式高速串行接口端口的控制器用于移除电压下拉。嵌入式高速串行接口端口的控制器用于在电压下拉被移除之后采样数据传输速率，并且如果数据线的状态在移除电压下拉之后已改变，则发送数字分组以太网探测器。进一步，控制器用于基于数字分组以太网探测器是否被发出来确定进入到空闲状态或复位状态。

示例213结合示例210-211的任意组合的主题。在该示例中，第一预定时间段在大约0毫秒和大约3毫秒之间。

示例214结合示例210-213的任意组合的主题。在该示例中，第二预定时间段在最初检测到空闲状态之后的大约3毫秒和大约3.125微秒之间。

示例215结合示例210-214的任意组合的主题。在该示例中，如果线数据线状态在移除电压下拉之后保持未改变，则嵌入式高速串行接口端口的控制器用于将数据线状态标识为空闲状态。

示例216结合示例210-215的任意组合的主题。在该示例中，嵌入式高速串行接口的发射器用于初始化信令用于进入到复位状态或空闲状态。

示例217结合示例210-216的任意组合的主题。在该示例中，如果没有检测到数字分组以太网探测器，则嵌入式高速串行接口端口的控制器用于声明进入到复位状态。

示例218结合示例210-217的任意组合的主题。在该示例中，如果检测到数字分组以太网探测器，则嵌入式高速串行接口端口的控制器用于声明进入到空闲状态。

示例219结合示例210-218的任意组合的主题。在该示例中，与经由带外相反，控制消息被带内提供。

示例220结合示例210-219的任意组合的主题。在该示例中，嵌入式高速串行接口端口的发射器用于在嵌入式高速接口协议中发出信号。

示例221描述一种嵌入式高速串行接口设备。该嵌入式高速串行接口设备包括控制器，以监控线路状态，以及用于发出扩展单端一(ESE1)的发射器，其中，该ESE1被发出一段时间，以便覆盖竞争信号。

示例222结合示例221的主题。在该示例中，ESE1被发出以终止通用串行总线会话。

示例223结合示例221-222的任意组合的主题。在该示例中，ESE1被发出以解析不可识别的嵌入式高速串行接口事件。

示例224结合示例221-223的任意组合的主题。在该示例中，ESE1发出尝试被限制到预定的次数。

示例225结合示例221-224的任意组合的主题。在该示例中，嵌入式高速串行接口设备是上游嵌入式高速串行接口端口。

示例226结合示例221-225的任意组合的主题。在该示例中，嵌入式高速串行接口设备是下游嵌入式高速串行接口端口。在上电时、当被指示执行软连接时或其任意组合时，执行由嵌入式高速串行接口下游端口进行的ESE1的传输。

示例227结合示例221-226的任意组合的主题。在该示例中，嵌入式高速串行接口设备是上游嵌入式高速串行接口端口。ESE1信令从嵌入式高速串行接口上游端口发出以执行软连接。

示例228结合示例221-227的任意组合的主题。在该示例中，嵌入式高速串行接口设备是嵌入式高速串行接口中继器。如果被指示执行设备断开，则ESE1信令从嵌入式高速串行接口中继器发出。

示例229结合示例221-228的任意组合的主题。在该示例中，嵌入式高速串行接口设备是下游嵌入式高速串行接口中继器。ESE1信令在检测到主机断开时从下游嵌入式高速串行接口中继器发出。

示例230结合示例221-229的任意组合的主题。在该示例中，控制器用于声明在嵌入式高速串行接口处的ESE1接收，并且保持在或转换到在接受到ESE1之前的上电状态。

示例231描述一种嵌入式高速串行接口中继器。该嵌入式高速串行接口中继器包括检测器，以检测静噪检测器处的电压超过电压阈值，以及控制器，用于区分控制消息和与差动信号相关联的偏移。

示例232结合示例231的主题。在该示例中，检测器用于检测转换是在相同的方向上还是在相反的方向上发生。如果在相同方向上的两条嵌入式高速串行接口数据线上发生转换，则控制器用于确定该转换与控制消息相关联。

示例233结合示例231-232的任意组合的主题。在该示例中，在确定转换与控制消息相关联时，该控制器用于抑制控制消息在通用串行总线(USB)端口上进行传送。

示例234结合示例231-233的任意组合的主题。在该示例中，嵌入式高速串行接口中继器进一步包括数字滤波器，以过滤单端一信号检测器的输出。该嵌入式高速串行接口中继器进一步包括模数滤波器，以过滤作为静噪检测器的输出的非静噪信号。

示例235结合示例231-234的任意组合的主题。在该示例中，如果信号经过数字滤波器和模数滤波器，则控制器用于发出控制消息。该控制器进一步被配置为生成控制电压以选通收发器，以转发竞争信息。

示例236结合示例231-235的任意组合的主题。在该示例中，数字滤波器和模拟滤波器是嵌入式高速串行接口中继器的控制电路的组件。

示例237结合示例231-236的任意组合的主题。在该示例中，差动信号在嵌入式高速串行接口中继器处由非归零条件确定，其中非归零条件指示二进制1具有正电压，而二进制2具有负电压。

示例238结合示例231-237的任意组合的主题。在该示例中，控制器用于检测超过电压阈值的静噪检测器处的每一条嵌入式高速串行接口数据线的组合电压。

示例239结合示例231-238的任意组合的主题。在该示例中，预定阈值是可调整的。

示例240结合示例231-239的任意组合的主题。在该示例中，偏移是意在同时发生的两个信号之间的时间差的量级。

示例241描述一种嵌入式高速串行接口片上系统。该嵌入式高速串行接口片上系统包括控制器，以发出单端一(SE1)，该SE1指示跟随该SE1的寄存器访问协议(RAP)消息。该嵌入式高速串行接口片上系统包括收发器，该收发器传送指示电池充电指示、on-the-go指示或其任意组合中的一个或多个的数据。

示例242结合示例241的主题，在该示例中，该控制器用于检测连接设备，选择RAP数据以经过嵌入式高速串行接口收发器在RAP消息中进行传输，并且基于RAP消息访问连接设备的寄存器。

示例243结合示例241-242的任意组合的主题。在该示例中，RAP消息进一步包括通用串行总线(USB)寄存器指示。

示例244结合示例241-243的任意组合的主题。在该示例中，电池充电指示包括设备类型的指示。

示例245结合示例241-244的任意组合的主题。在该示例中，充电类型包括专用充电设备(DCD)、充电下游端口(CDP)、标准下游端口(SDP)或其任意组合。

示例246结合示例241-245的任意组合的主题。在该示例中，on-the-go指示包括嵌入式高速串行接口片上系统的角色指示。

示例247结合示例241-246的任意组合的主题。在该示例中，角色包括主机计算设备角色以及外围计算设备角色。

示例248结合示例241-247的任意组合的主题。在该示例中，计算设备的角色可以基于on-the-go指示的改变而动态地改变。

示例249结合示例241-248的任意组合的主题。在该示例中，控制器用于在上电时并且在通用串行总线操作之前使能电池充电指示检测。

示例250结合示例241-249的任意组合的主题。在该示例中，控制器用于在暂停状态、空闲或其任意组合期间使能电池充电指示检测。

示例251描述嵌入式高速串行接口组件。嵌入式高速串行接口组件包括用于接收单端一(SE1)的接收器，用于检测是否存在活动窗的检测器。

示例252结合示例251的主题。在该示例中，接收器进一步配置以在每对嵌入式高速串行接口数据线接收单端零(SE0)。

示例253结合示例251-252的任意组合的主题。在该示例中，检测器被配置为检测所发生的具有正极性的活动窗。该检测器进一步被配置为确定设备状态为非极性反转。

示例254结合示例251-253的任意组合的主题。在该示例中，嵌入式高速串行接口组件进一步包括发射器，用于传输正极性数字分组以太网探测器。

示例255结合示例251-254的任意组合的主题。在该示例中，数字分组以太网探测器指示没有极性反转存在。

示例256结合示例251-255的任意组合的主题。在该示例中，该检测器被配置为检测所发生的具有负极性的活动窗。该检测器进一步被配置为确定设备状态为极性反转。

示例257结合示例251-256的任意组合的主题。在该示例中，嵌入式高速串行接口组件进一步包括发射器，以传输负极性数字分组以太网探测器。

示例258结合示例251-257的任意组合的主题。在该示例中，数字分组以太网探测器指示存在极性反转。

示例259结合示例251-258的任意组合的主题。在该示例中，极性反转是由于极性未知的通用串行总线插接由具有嵌入式高速串行接口数据线的计算设备接收引起的。

示例260结合示例251-259的任意组合的主题。在该示例中，极性反转是由于计算设备内的嵌入式高速串行接口数据线的极性反转引起的。

示例261包括用于接收寄存器访问协议消息的装置。该装置包括接收器，以接收单端一(SE1)信号，该SE1信号指示跟随该SE1信号的RAP消息。该接收器也被配置为接收RAP消息。该装置进一步包括基于RAP消息访问的寄存器。

示例262结合示例261的主题。在该示例中，SE1接收自包括一对嵌入式高速串行接口数据线的数据线，该一对数据线包括正嵌入式高速串行接口数据线(eD+)和负嵌入式高速串行接口数据线(eD-)。

示例263结合示例261-262的任意组合的主题。在该示例中，eD+数据线用于承载针对RAP消息的时钟信号，并且eD-数据线用于承载RAP消息的指令。该RAP消息的指令包括读取操作、写入操作、清零操作或其任意组合。

示例264结合示例261-263的任意组合的主题。在该示例中，SE1信号用于在该装置处被从RAP发起器接收。

示例265结合示例261-264的任意组合的主题。在该示例中，SE1信号用于在RAP接收器协议中由RAP发起器发出。

示例266结合示例261-265的任意组合的主题。在该示例中，该装置是嵌入式高速串行接口中继器。

示例267结合示例261-266的任意组合的主题。在该示例中，在RAP消息之后，时钟信号和两比特命令消息被接收。

示例268结合示例261-267的任意组合的主题。在该示例中，RAP消息与上电、空闲、暂停状态、连接、断开、复位或其任意组合有关。

示例269结合示例261-268的任意组合的主题。在该示例中，SE1信号被在带内接收到嵌入式高速串行接口协议。

示例270结合示例261-269的任意组合的主题。在该示例中，RAP消息包括命令消息，该命令消息包含时钟以及要在寄存器处执行的操作类型的指示。

示例271描述一种用于显式控制消息信令的装置。该装置包括检测器，以在第一预定时间段内在可通信地耦合到该装置的一对传统通用串行总线(USB)数据线上检测空闲状态。该装置包括接收器，以在第一预定时间段之后的第二预定时间段内接收控制消息。该装置包括控制器，以确定进入到空闲状态或复位状态。

示例272结合示例271的主题。在该示例中，为了确定进入到空闲状态或复位状态，所述控制器用于移除该装置处的电压下拉并且在电压下拉被移除之后在该对传统通用串行总线(USB)数据线采样数据传输速率。如果数据线的状态在移除电压下拉之后已改变，则该控制器进一步被配置为发出数字分组以太网探测器，并且基于数字分组以太网按侧倾是否被发出来确定进入到空闲状态或复位状态。

示例273结合示例271-272的任意组合的主题。在该示例中，第一预定时间段在大约0毫秒和大约3毫秒之间。

示例274结合示例271-273的任意组合的主题。在该示例中，第二预定时间段在最初检测到空闲状态之后的大约3毫秒和大约3.125微秒之间。

示例275结合示例271-274的任意组合的主题。在该示例中，当线数据线状态在移除电压下拉之后保持未改变时，指示空闲状态。

示例276结合示例271-275的任意组合的主题。在该示例中，该装置包括嵌入式高速串行接口中继器。

示例277结合示例271-276的任意组合的主题。在该示例中，如果没有数字分组以太网探测器由该装置发出，则指示进入到复位状态。

示例278结合示例271-277的任意组合的主题。在该示例中，如果数字检测到数字分组以太网探测器，则指示进入到空闲状态。

示例279结合示例271-278的任意组合的主题。在该示例中，数据线是传统USB数据线，而控制消息经由传统USB数据线被带内提供，与经由带外信号线相反。

示例280结合示例271-279的任意组合的主题。在该示例中，该装置包括嵌入式高速串行接口中继器，该中继器是外围设备的外围嵌入式高速串行接口中继器。

示例281描述一种用于显式控制消息信令的装置。该装置包括接收器，以接收单端一(SE1)，该SE1指示跟随该SE1的寄存器访问协议(RAP)消息。该接收器进一步被配置为接收RAP消息。该RAP消息包括表示电池充电指示、on-the-go指示或其任意组合中的一个或多个的数据。

示例282结合示例281的主题。在该示例中，在RAP消息中传输的RAP数据基于该RAP消息访问连接设备的寄存器。

示例283结合示例281-282的任意组合的主题。在该示例中，RAP消息进一步包括通用串行总线(USB)寄存器指示。

示例284结合示例281-283的任意组合的主题。在该示例中，接收器是外围设备的组件，其中，电池充电指示包括外围设备的充电类型的指示。

示例285结合示例281-284的任意组合的主题。在该示例中，充电类型包括专用充电设备(DCD)、标准下游端口(SDP)和充电下游端口(CDP)中的一个或多个。

示例286结合示例281-285的任意组合的主题。在该示例中，on-the-go指示包括该装置的角色的指示。

示例287结合示例281-286的任意组合的主题。在该示例中，该装置的角色包括主机计算设备角色和/或外围计算设备角色。

示例288结合示例281-287的任意组合的主题。在该示例中，该装置的角色可以基于on-the-go指示的改变而动态地改变。

示例289结合示例281-288的任意组合的主题。在该示例中，电池充电指示检测在上电时并且在通用串行总线操作之前发生。

示例290结合示例281-289的任意组合的主题。在该示例中，电池充电指示检测在暂停状态、空闲或其任意组合期间被使能。

示例291描述一种用于显式控制消息信令的装置。该装置包括嵌入式高速串行接口发起器组件，以在一对嵌入式高速串行接口数据线的每一条上发出单端一(SE1)。该装置进一步包括接收器，以接收活动窗是存在于正嵌入式高速串行接口数据线上还是存在于负嵌入式高速串行接口数据线上的指示。

示例292结合示例291的主题。在该示例中，嵌入式高速串行接口发起器组件用于在每一条嵌入式高速串行接口数据线上发出单端零(SE0)。

示例293结合示例291-292的任意组合的主题。在该示例中，如果活动窗存在于正嵌入式高速串行接口数据线上，设备状态为非极性反转。

示例294结合示例291-293的任意组合的主题。在该示例中，该装置用于在正嵌入式高速串行接口数据线上接收数字分组以太网探测器。

示例295结合示例291-294的任意组合的主题。在该示例中，该装置用于从嵌入式高速串行接口端口的正嵌入式高速串行接口数据线接收数字分组以太网探测器，并且声明没有极性反转存在于嵌入式高速串行接口数据线上。

示例296结合示例291-295的任意组合的主题。在该示例中，如果活动窗存在于负嵌入式高速串行接口数据线上，则设备状态是极性反转的。

示例297结合示例291-296的任意组合的主题。在该示例中，该装置用于在负嵌入式高速串行接口数据线上接收数字分组以太网探测器。

示例298结合示例291-297的任意组合的主题。在该示例中，该装置用于从嵌入式高速串行接口端口的负嵌入式高速串行接口数据线接收数字分组以太网探测器，并且声明极性反转存在于嵌入式高速串行接口数据线上。

示例299结合示例291-298的任意组合的主题。在该示例中，极性反转是由于极性未知的通用串行总线插接由具有嵌入式高速串行接口数据线的计算设备接收引起的。

示例300结合示例291-299的任意组合的主题。在该示例中，极性反转是由于计算设备内的嵌入式高速串行接口数据线的极性反转引起的。

实施例是一种实现或示例。说明书中对“实施例”、“一个实施例”、“某些实施例”、“各种实施例”或“其它实施例”的引用意味着：结合该实施例描述的特定特征、结构或特性包括于本技术的至少某些实施例中，但不一定是所有实施例。“实施例”、“一个实施例”或“某些实施例”的各种出现不一定全部指代相同的实施例。

并不是本文描述和说明的所有组件、特征、结构、特性等等都必须包括在特定实施例或实施例中。如果说明书中声称“可以”，“可能”，“能”或“能够”包括组件、特征、结构或特性，例如，不要钱包括特定的组件、特征、结构或特性。如果说明书或权利要求指代“一”元素，则其并非意味着仅存在其中的一个元素。如果说明书或权利要求指代“附加的”元素，则其不排除多于一个的附加的元素。

应当注意到，尽管参照特定实现描述了一些实施例，但是根据某些实施例的其它实现也是可能的。附加地，附图中说明的和/或本文描述的电路元件或其它特征的布置和/或顺序不需要按照所说明和描述的特定方式布置。根据某些实施例的许多其它布置也是可能的。

在图中示出的每一个系统中，元素在某些情况下可以具有相同的附图标记或者不同的附图标记，以表明所表示的元素可以不同和/或类似。然而，元素可以足够灵活以具有不同的实现并且与本文示出或描述的系统中的某些或全部一起工作。图中示出的各种元素可以相同或不同。哪一个被称为第一元素以及哪一个被称为第二元素是任意的。

应当理解，可以在一个或多个实施例中的任意地方使用前述示例的细节。例如，上述计算设备的所有可选特征也可以关于本文描述的方法或计算机可读介质实现。而且，尽管在本文使用流程图和/或状态图来描述实施例，但是该技术不限于该图示或本文中相对应的描述。例如，流程不需要通过每一个说明的框或状态或者以本文说明和描述的完全相同的顺序来移动。

本技术不限于本文列出的特定细节。事实上，受益于本公开的本领域技术人员将根据在前的描述和附图理解到，可以在本技术的范围内做出各种变化。因此，下面的权利要求包括定义本技术的范围的任意修改。

Claims (25)

1.一种用于显式控制消息信令的方法，包括：

在一对嵌入式高速串行接口数据线的每一条上发出单端一(SE1)信号，所述SE1信号指示跟随所述SE1信号的寄存器访问协议(RAP)消息；并且

基于所述RAP消息访问嵌入式高速串行接口组件的寄存器。

2.根据权利要求1的方法，其中，所述嵌入式高速串行接口数据线包括正嵌入式高速串行接口数据线(eD+)和负嵌入式高速串行接口数据线(eD-)。

3.根据权利要求2的方法，其中，所述eD+数据线承载针对所述RAP消息的时钟信号并且所述eD-数据线承载所述RAP消息的指令，所述指令包括：

读取操作；

写入操作；

清零操作；或

以上任意组合。

4.根据权利要求1-3的任意组合所述的方法，其中，所述SE1信号由RAP发起器发出到所述嵌入式高速串行接口组件的RAP接收器，其中，所述RAP发起器经由嵌入式高速串行接口数据线可通信地耦合到所述嵌入式高速串行接口组件。

5.根据权利要求1-3的任意组合所述的方法，其中，所述SE1信号由嵌入式高速串行接口端口的RAP发起器发出到包括嵌入式高速串行接口中继器的所述嵌入式高速串行接口组件的RAP接收器。

6.根据权利要求1-3的任意组合所述的方法，其中，SE1由下游嵌入式高速串行接口端口的RAP发起器发出到包括上游嵌入式高速串行接口端口的所述嵌入式高速串行接口组件的RAP接收器。

7.根据权利要求1-3的任意组合所述的方法，包括跟随所述SE1信号，在正嵌入式高速串行接口数据线上转发时钟信号并且在负嵌入式高速串行接口数据线上转发两比特命令消息。

8.根据权利要求1-3的任意组合所述的方法，其中，RAP信息与以下项目相关：

上电；

空闲；

暂停状态；

连接；

断开；

复位；或

其任意组合。

9.根据权利要求1-3的任意组合所述的方法，其中，所述SE1信号通过差动嵌入式高速串行接口数据线被在带内发出到所述嵌入式高速串行接口协议。

10.根据权利要求1-3的任意组合所述的方法，其中，所述RAP消息包括命令消息，所述命令消息包含时钟以及要在所述寄存器处执行的操作类型的指示。

11.一种用于显式控制消息信令的系统，包括：

一对嵌入式高速串行接口数据线；

嵌入式高速串行接口组件的寄存器；以及

嵌入式高速串行接口端口，用于：

在所述一对嵌入式高速串行接口数据线的每一条上发出单端一(SE1)信号，所述SE1信号指示跟随所述SE1信号的寄存器访问协议(RAP)消息；

基于所述RAP消息访问所述嵌入式高速串行接口组件的所述寄存器。

12.根据权利要求11所述的系统，其中，所述嵌入式高速串行接口数据线包括正嵌入式高速串行接口数据线(eD+)和负嵌入式高速串行接口数据线(eD-)。

13.根据权利要求12所述的系统，其中，所述eD+数据线用于承载针对所述RAP消息的时钟信号，并且所述eD-数据线用于承载所述RAP消息的指令，所述指令包括：

读取操作；

写入操作；

清零操作；或

以上任意组合。

14.根据权利要求11-13的任意组合所述的系统，所述嵌入式高速串行接口端口包括RAP发起器，其中，所述SE1信号由所述RAP发起器发出到所述嵌入式高速串行接口组件的RAP接收器，其中，所述RAP发起器经由所述嵌入式高速串行接口数据线可通信地耦合到所述嵌入式高速串行接口组件。

15.根据权利要求11-13的任意组合所述的系统，所述嵌入式高速串行接口组件包括嵌入式高速串行接口中继器，其中，所述SE1信号由嵌入式高速串行接口端口的RAP发起器发出到所述嵌入式高速串行接口中继器的RAP接收器。

16.根据权利要求11-13的任意组合所述的系统，其中，所述嵌入式高速串行接口端口是包括RAP发起器的下游端口，其中，所述RAP发起器用于将所述SE1发出到包括上游嵌入式高速串行接口端口的所述嵌入式高速串行接口组件的RAP接收器。

17.根据权利要求11-13的任意组合所述的系统，其中，跟随所述SE1信号，所述嵌入式高速串行接口端口用于在正嵌入式高速串行接口数据线上转发时钟信号并且在负嵌入式高速串行接口数据线上转发两比特命令消息。

18.根据权利要求11-13的任意组合所述的系统，其中，RAP信息与下列项目相关：

上电；

空闲；

暂停状态；

连接；

断开；

复位；或

其任意组合。

19.根据权利要求11-13的任意组合所述的系统，其中，所述SE1信号通过差动嵌入式高速串行接口数据线被在带内发出到所述嵌入式高速串行接口协议。

20.根据权利要求11-13的任意组合所述的系统，其中，所述RAP消息包括命令消息，所述命令消息包含时钟以及要在所述寄存器处执行的操作类型的指示。

21.一种用于显式控制消息信令的装置，包括用于执行权利要求1-3的任意一项所述的方法的模块。

22.一种计算机可读介质，包括代码，当被执行时，所述代码使处理设备执行权利要求1-3的任意组合所述的方法。

23.一种用于显式控制消息信令的装置，包括：

用于在一对嵌入式高速串行接口数据线的每一条上发出单端一(SE1)信号的模块，所述SE1信号指示跟随所述SE1信号的寄存器访问协议(RAP)消息；以及

用于基于所述RAP消息访问嵌入式高速串行接口组件的寄存器的模块。

24.根据权利要求23的装置，其中，SE1由下游嵌入式高速串行接口端口的RAP发起器发出到包括上游嵌入式高速串行接口端口的所述嵌入式高速串行接口组件的RAP接收器。

25.根据权利要求23-24的任意组合所述的装置，包括跟随所述SE 1信号：

用于在正嵌入式高速串行接口数据线上转发时钟信号的模块；以及

用于在负嵌入式高速串行接口数据线上转发两比特命令消息的模块。