CN104810393A - 一种具有双回滞特性的用于静电防护的可控硅 - Google Patents
一种具有双回滞特性的用于静电防护的可控硅 Download PDFInfo
- Publication number
- CN104810393A CN104810393A CN201510177637.2A CN201510177637A CN104810393A CN 104810393 A CN104810393 A CN 104810393A CN 201510177637 A CN201510177637 A CN 201510177637A CN 104810393 A CN104810393 A CN 104810393A
- Authority
- CN
- China
- Prior art keywords
- injection region
- trap
- well
- controllable silicon
- polysilicon gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 22
- 239000010703 silicon Substances 0.000 title claims abstract description 22
- 238000002347 injection Methods 0.000 claims abstract description 67
- 239000007924 injection Substances 0.000 claims abstract description 67
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 20
- 230000008901 benefit Effects 0.000 abstract description 4
- 238000012423 maintenance Methods 0.000 description 9
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 108010085603 SFLLRNPND Proteins 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种具有双回滞特性的用于静电防护的可控硅，包括P型衬底、N阱、P阱、P+注入区、N+注入区、多晶硅栅、浅槽隔离、阴极、阳极，所述N阱包括第一N阱、第二N阱，所述N+注入区包括第一N+注入区、第二N+注入区，所述P型衬底上沿横向依次设置有第一N阱、P阱、第二N阱；所述P+注入区设置在第一N阱上，所述第一N+注入区跨设在第一N阱和P阱上，所述第二N+注入区跨设在P阱和第二N阱上；所述多晶硅栅设置在P阱上；所述P+注入区、第一N+注入区均接入阳极，所述多晶硅栅和第二N+注入区均接入阴极。本发明实现双重回滞，从而具有触发电压低、维持电压高的特性，能够有效起到静电防护作用。
Description
技术领域
本发明涉及一种具有双回滞特性的用于静电防护的可控硅，属于集成电路技术领域。
背景技术
自然界的静电放电（ESD）现象对集成电路的可靠性构成严重的威胁。在工业界，集成电路产品的失效37%都是由于遭受静电放电现象所引起的。而且随着集成电路的密度越来越大，一方面由于二氧化硅膜的厚度越来越薄（从微米到纳米），器件承受的静电压力越来越低；另一方面，容易产生、积累静电的材料如塑料，橡胶等大量使用，使得集成电路受到静电放电破坏的几率大大增加。
静电放电现象的模式通常分为四种：HBM（人体放电模式），MM（机器放电模式），CDM（组件充电放电模式）以及电场感应模式（FIM）。而最常见也是工业界产品必须通过的两种静电放电模式是HBM和MM。当发生静电放电时，电荷通常从芯片的一只引脚流入而从另一只引脚流出，此时静电电荷产生的电流通常高达几个安培，在电荷输入引脚产生的电压高达几伏甚至几十伏。如果较大的ESD电流流入内部芯片则会造成内部芯片的损坏，同时，在输入引脚产生的高压也会造成内部器件发生栅氧击穿现象，从而导致电路失效。因此，为了防止内部芯片遭受ESD损伤，对芯片的每个引脚都要进行有效的ESD防护，对ESD电流进行泄放。
在集成电路的正常工作状态下，静电放电保护器件是处于关闭的状态，不会影响输入输出引脚上的电位。而在外部静电灌入集成电路而产生瞬间的高电压的时候，这个器件会开启导通，迅速的排放掉静电电流。
然而随着CMOS工艺制程的不断进步，器件尺寸不断减小，核心电路承受ESD能力大大降低，对于低压IC（集成电路）的ESD防护而言，一个有效的静电放电防护器件必须能够保证相对低的触发电压（不能高于被保护电路的栅氧击穿电压），相对高的维持电压（对电源防护而言，要高于电源电压以避免闩锁效应），提供较强的ESD保护能力（ESD鲁棒性），并占用有限的布局面积。为了避免闩锁风险，可以通过提高维持电流，提高维持电压来解决。因此在保证低触发电压的优点的同时，进一步提高其维持电压显得十分必要。
作为一种常用的ESD防护结构，可控硅被广泛的应用于集成电路芯片I/O端口以及电源域的防护中。可控硅有着高鲁棒性、制造工艺简单等优点。但可控硅也有着开启速度慢，开启电压高，维持电压低等缺点，对集成电路输入输出端MOS管的栅极氧化层保护不能起到很好的效果。尤其是在40nm和28nm低压CMOS工艺下，2.5V的I/O器件ESD防护不仅要求有较低的触发电压，还要使维持电压至少达到2.5V以上，以避免引起闩锁问题。常规的可控硅往往达不到这个要求。
发明内容
目的：为了克服现有技术中存在的不足，本发明提供一种具有双回滞特性的用于静电防护的可控硅。
技术方案：为解决上述技术问题，本发明采用的技术方案为：
一种具有双回滞特性的用于静电防护的可控硅，包括P型衬底、N阱、P阱、还包括P+注入区、N+注入区、多晶硅栅、浅槽隔离、阴极、阳极，所述N阱包括第一N阱、第二N阱，所述N+注入区包括第一N+注入区、第二N+注入区，所述P型衬底上沿横向依次设置有第一N阱、P阱、第二N阱；所述P+注入区设置在第一N阱上，所述第一N+注入区跨设在第一N阱和P阱上，所述第二N+注入区跨设在P阱和第二N阱上；所述多晶硅栅设置在P阱上；所述P+注入区、第一N+注入区均接入阳极，所述多晶硅栅和第二N+注入区均接入阴极；所述P+注入区和外部结构之间通过浅槽隔离进行隔离，所述P+注入区和第一N+注入区之间通过浅槽隔离进行隔离，所述第二N+注入区和外部结构之间通过浅槽隔离进行隔离。
有益效果：本发明提供的一种具有双回滞特性的用于静电防护的可控硅，采用多晶硅栅、第一N+注入区、第二N+注入区在P阱上构成内嵌栅接地NMOS结构，通过栅接地NMOS触发可控硅，具有触发电压低的特点。同时又因为存在两条电流泄放路径，使得可控硅开启时的内部寄生三极管正反馈作用降低，从而维持电压提高，抗闩锁能力增强。因为本发明的器件具有触发电压低、维持电压高的特点，符合低压CMOS工艺下2.5V I/O器件的ESD窗口，能起到有效防护作用。整个防护器件结构简单，稳定可靠。
附图说明
图1为本发明的剖面正视图；
图2为本发明的俯视图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
如图1、图2所示，一种具有双回滞特性的用于静电防护的可控硅，包括P型衬底1、N阱、P阱2、还包括P+注入区3、N+注入区、多晶硅栅4、浅槽隔离5、阴极6、阳极7，所述N阱包括第一N阱8、第二N阱9，所述N+注入区包括第一N+注入区10、第二N+注入区11，所述P型衬底1上沿横向依次设置有第一N阱8、P阱2、第二N阱9；所述P+注入区3设置在第一N阱上8，所述第一N+注入区10跨设在第一N阱8和P阱2上，所述第二N+注入区10跨设在P阱2和第二N阱9上；所述多晶硅栅4设置在P阱2上；所述P+注入区3、第一N+注入区10均接入阳极7，所述多晶硅栅4和第二N+注入区11均接入阴极6；所述P+注入区3和外部结构之间通过浅槽隔离5进行隔离，所述P+注入区3和第一N+注入区10之间通过浅槽隔离5进行隔离，所述第二N+注入区11和外部结构之间通过浅槽隔离5进行隔离。
当发生ESD事件时，由多晶硅栅、第一N+注入区和第二N+注入区构成的内嵌栅接地NMOS的漏极PN结处首先产生雪崩击穿。电子将从第一N+注入区经过P阱流入到第二N+注入区，此时泄放一部分电流。随着电流增大，由P+注入区、第一N阱、P阱、第二N+注入区形成的可控硅路径会开启，泄放大部分电流。因为防护器件的触发电压由内嵌栅接地NMOS决定，因此触发电压比常规可控硅有显著降低；同时阳极直接连接到第一N+注入区，因此从第一N+注入区经过P阱流入到第二N+注入区的电流泄放路径始终存在，使得可控硅路径形成时的内部寄生三极管正反馈作用降低，从而使得维持电压提高。
本发明在标准CMOS工艺基础上，利用可控硅中内嵌栅接地NMOS的触发以及后续可控硅的触发，来实现整个防护器件的双重回滞，从而具有触发电压低、维持电压高的特性，能够有效起到静电防护作用。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (1)
1.一种具有双回滞特性的用于静电防护的可控硅，包括P型衬底、N阱、P阱，其特征在于：还包括P+注入区、N+注入区、多晶硅栅、浅槽隔离、阴极、阳极，所述N阱包括第一N阱、第二N阱，所述N+注入区包括第一N+注入区、第二N+注入区，所述P型衬底上沿横向依次设置有第一N阱、P阱、第二N阱；所述P+注入区设置在第一N阱上，所述第一N+注入区跨设在第一N阱和P阱上，所述第二N+注入区跨设在P阱和第二N阱上；所述多晶硅栅设置在P阱上；所述P+注入区、第一N+注入区均接入阳极，所述多晶硅栅和第二N+注入区均接入阴极；所述P+注入区和外部结构之间通过浅槽隔离进行隔离，所述P+注入区和第一N+注入区之间通过浅槽隔离进行隔离，所述第二N+注入区和外部结构之间通过浅槽隔离进行隔离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510177637.2A CN104810393B (zh) | 2015-04-16 | 2015-04-16 | 一种具有双回滞特性的用于静电防护的可控硅 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510177637.2A CN104810393B (zh) | 2015-04-16 | 2015-04-16 | 一种具有双回滞特性的用于静电防护的可控硅 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104810393A true CN104810393A (zh) | 2015-07-29 |
| CN104810393B CN104810393B (zh) | 2018-05-11 |
Family
ID=53695081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510177637.2A Active CN104810393B (zh) | 2015-04-16 | 2015-04-16 | 一种具有双回滞特性的用于静电防护的可控硅 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104810393B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579065A (zh) * | 2017-10-16 | 2018-01-12 | 湖南静芯微电子技术有限公司 | 一种高维持电压可控硅静电防护器件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090032838A1 (en) * | 2007-07-31 | 2009-02-05 | Tseng Tang-Kuei | Symmetric bidirectional silicon-controlled rectifier |
| CN102034858A (zh) * | 2010-10-28 | 2011-04-27 | 浙江大学 | 一种用于射频集成电路静电放电防护的双向可控硅 |
| CN102244105A (zh) * | 2011-06-20 | 2011-11-16 | 北京大学 | 具有高维持电压低触发电压esd特性的晶闸管 |
| CN102270658A (zh) * | 2011-07-27 | 2011-12-07 | 浙江大学 | 一种低触发电压低寄生电容的可控硅结构 |
| US20120098031A1 (en) * | 2010-10-22 | 2012-04-26 | Feature Integration Technology Inc. | Dual-directional silicon controlled rectifier |
| CN103390618A (zh) * | 2013-07-12 | 2013-11-13 | 江苏艾伦摩尔微电子科技有限公司 | 内嵌栅接地nmos触发的可控硅瞬态电压抑制器 |
| CN204558468U (zh) * | 2015-04-16 | 2015-08-12 | 江苏艾伦摩尔微电子科技有限公司 | 一种具有双回滞特性的用于静电防护的可控硅 |
-
2015
- 2015-04-16 CN CN201510177637.2A patent/CN104810393B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090032838A1 (en) * | 2007-07-31 | 2009-02-05 | Tseng Tang-Kuei | Symmetric bidirectional silicon-controlled rectifier |
| US20120098031A1 (en) * | 2010-10-22 | 2012-04-26 | Feature Integration Technology Inc. | Dual-directional silicon controlled rectifier |
| CN102034858A (zh) * | 2010-10-28 | 2011-04-27 | 浙江大学 | 一种用于射频集成电路静电放电防护的双向可控硅 |
| CN102244105A (zh) * | 2011-06-20 | 2011-11-16 | 北京大学 | 具有高维持电压低触发电压esd特性的晶闸管 |
| CN102270658A (zh) * | 2011-07-27 | 2011-12-07 | 浙江大学 | 一种低触发电压低寄生电容的可控硅结构 |
| CN103390618A (zh) * | 2013-07-12 | 2013-11-13 | 江苏艾伦摩尔微电子科技有限公司 | 内嵌栅接地nmos触发的可控硅瞬态电压抑制器 |
| CN204558468U (zh) * | 2015-04-16 | 2015-08-12 | 江苏艾伦摩尔微电子科技有限公司 | 一种具有双回滞特性的用于静电防护的可控硅 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579065A (zh) * | 2017-10-16 | 2018-01-12 | 湖南静芯微电子技术有限公司 | 一种高维持电压可控硅静电防护器件 |
| CN107579065B (zh) * | 2017-10-16 | 2024-01-05 | 湖南静芯微电子技术有限公司 | 一种高维持电压可控硅静电防护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104810393B (zh) | 2018-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102034858A (zh) | 一种用于射频集成电路静电放电防护的双向可控硅 | |
| CN102254912B (zh) | 一种内嵌p型mos管辅助触发的可控硅器件 | |
| CN103390618B (zh) | 内嵌栅接地nmos触发的可控硅瞬态电压抑制器 | |
| CN109166850A (zh) | 集成电路静电防护的二极管触发可控硅 | |
| CN105489603A (zh) | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 | |
| CN102263102A (zh) | 一种用于静电防护的反向二极管触发可控硅 | |
| CN103354236A (zh) | 内嵌齐纳二极管结构的可控硅瞬态电压抑制器 | |
| CN102142440A (zh) | 一种可控硅器件 | |
| CN105702675A (zh) | 一种内嵌pmos触发的用于静电防护的可控硅 | |
| CN104269401B (zh) | 一种基于scr结构的新型esd保护器件 | |
| CN101789428B (zh) | 一种内嵌pmos辅助触发可控硅结构 | |
| CN102034857B (zh) | 一种pmos场效应晶体管辅助触发的双向可控硅 | |
| CN205388971U (zh) | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 | |
| CN204558468U (zh) | 一种具有双回滞特性的用于静电防护的可控硅 | |
| CN102148241B (zh) | 一种耦合电容触发可控硅器件 | |
| CN102244076B (zh) | 一种用于射频集成电路的静电放电防护器件 | |
| CN102270658B (zh) | 一种低触发电压低寄生电容的可控硅结构 | |
| CN101814498B (zh) | 一种内嵌nmos辅助触发可控硅结构 | |
| CN104810367A (zh) | 一种新型的高面积效率低压触发可控硅 | |
| CN104241276B (zh) | 一种堆叠stscr‑ldmos的高压esd保护电路 | |
| CN104810386B (zh) | 一种基于二维设计的高面积效率二极管触发可控硅 | |
| CN204558465U (zh) | 一种新型的高面积效率低压触发可控硅 | |
| CN104810393A (zh) | 一种具有双回滞特性的用于静电防护的可控硅 | |
| CN205595330U (zh) | 一种内嵌pmos触发的用于静电防护的可控硅 | |
| CN204651325U (zh) | 一种基于二维设计的高面积效率二极管触发可控硅 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210419 Address after: Room 295, block B, science and technology innovation center, 128 Shuanglian Road, Haining Economic Development Zone, Haining City, Jiaxing City, Zhejiang Province Patentee after: Heining Bernstein Biotechnology Co.,Ltd. Address before: 215300, Suzhou, Jiangsu Province, Yushan Town, Kunshan City, 1699 South Gate Road, 11 floor, -1109 Patentee before: JIANGSU ALLENMOORE MICROELECTRONICS Co.,Ltd. |