CN104809262B - 用于经修改单元构造以及所产生元件的方法与设备 - Google Patents

Abstract

本发明涉及用于经修改单元构造以及所产生元件的方法与设备，揭露一种用于经修改单元构造以及所产生元件的方法。实施例可包括决定用于集成电路(IC)设计中多个第一路径的第一垂直轨道间距，每一个第一路径具有第一宽度，决定IC设计中第二路径的第二垂直轨道间距，第二路径具有第二宽度，以及基于第一及第二垂直轨道间距，指定IC设计中单元垂直尺寸。

Description

用于经修改单元构造以及所产生元件的方法与设备

技术领域

本揭露相关于半导体布局(layouts)中单元大小确定(cell sizing)。本揭露尤适用于10纳米(nm)技术节点及以上的自对准双图案法(self-aligned double patterning，SADP)的单元构造。

背景技术

所需的元件尺寸及节距已降低至传统单一图案光刻技术(例如193nm波长光刻)无法形成具有所有最终目标图案的特征的单一图案掩模层的点。因此，元件设计者以及制造者开始应用各种需要多重曝光的双图案技术，以定义单一目标图案。两种这样的技术为光刻-蚀刻-光刻-蚀刻(lithography-etch-lithography-etch,LELE)以及SADP。此两种技术在某些方面上相似，都包括将单一整体目标电路图案分开为二个较不密集的目标图案，使用两互锁(interlocking)图案掩模各自列印该二个较不密集的目标图案。举例来说，利用第二图案掩模列印特征，该特征互锁于由第一图案掩模所图案化的特征。相较于LELE，SADP有较佳的覆盖控制，并因此提供更多可行解决方案以用于10nm路径技术及以外。

为了创造该互锁的第一及第二图案掩模，设计规则必须优先确保整体目标图案为可分解的。如本文所使用的，所述「可分解的」可用于表示整体目标图案遵循各种设计规则，其控制间距以及个别元件特征的尺寸。尖端的电子设计自动化(EDA)工具可用于确保，举例来说，根据特征之间的距离，相邻的特征分配至相同或不同图案掩模。藉由分配个别特征(基于其间距和尺寸)至适当的图案掩模，设计规则确保整体目标图案为忠实地复制。

在SADP，由心轴(mandrel)图案所定义的金属线被称作是心轴金属(mandrelmetal)。不是由心轴图案所定义的金属线被称作是非心轴金属。在设计术语，心轴金属与非心轴金属之间可表示为「不同颜色」的金属，而心轴金属之间或非心轴金属之间则分别表示为「相同颜色」的金属。强制金属之间最小分离距离的设计规则被分别应用到心轴金属和非心轴金属。举例来说，心轴金属至心轴金属的距离由相同颜色设计规则来检定。相同的，非心轴金属至非心轴金属的距离由相同颜色设计规则来检定。另一方面，心轴金属至非心轴金属分离距离需要由不同颜色设计规则来检定。

SADP施加限制于设计者，因为其要求遵循更复杂的设计规则设置。对于密集高速单元设计这特别是问题，其中，设计者必须要能弹性地设计电源路径(power routing)特征。举例来说，第二金属(M2)电源轨(power rail)，位在相邻非电源M2路径(也表示为M2金属路径或M2层金属路径(M2metal routes or M2layer metal routes))，第二金属电源轨道的宽度为了单元设计被大幅限制。举例来说，在习知的9轨道(9-track)单元构造，基于限制性的SADP设计规则，大于预设金属宽度的M2电源轨将花费四个M2路径轨道，其导致了晶片尺寸的明显降格(degradation)。因此，电路设计者无法基于对于电路的特定的电迁移(electro-migration)(EM)以及IR压降的需求来弹性地调整M2电源轨的宽度。尽管将以M2金属做为参考，仍应考虑到本揭露亦可适用于其他层的金属。

因此对修改单元构造的方法存在一种需求，该方法允许弹性地改变在双图案工艺中金属电源轨的宽度，以及维持路径效率下所产生的元件。

发明内容

本揭露的一种样态为具有经修改单元高度的单元构造，经修改单元高度非单纯定义为轨道或金属间距的整数倍数(integer multiple)。

本揭露的另一种样态为改变尺寸的电源轨，其占据一个单元中的上端或下端轨道。

本揭露的额外样态以及其他特征将叙述在下文的说明，并且在某种程度上对于本领域的技术人士基于查看下文或可从本揭露的实施来学习而为明显。本案揭露的优点可由特别指出于权利要求书中明白且获得。

根据本揭露，一些技术功效将在某种程度上由一种方法达成，方法包括：决定用于集成电路(IC)设计中多个第一路径的第一垂直轨道间距(spacing)，每一个第一路径具有第一宽度，决定IC设计中第二路径的第二垂直轨道间距，第二路径具有第二宽度，以及基于该第一及第二垂直轨道间距，指定单元垂直尺寸。

本揭露的样态包括起始水平延伸于单元中多个第一路径的摆置(placement)，并且每一个第一路径以第一垂直轨道间距放置在单元的多个相等间隔的垂直轨道位置的其中一个上。额外的样态包括起始水平延伸于单元中第二路径的摆置，并且放置在单元的上端或下端垂直轨道位置。更进一步的样态包括上端或下端垂直轨道位置藉由该第二垂直轨道间距从多个相等间隔的垂直轨道位置被隔开，并且第二路径与多个第一路径中相邻的第一路径之间的分离距离，相等于多个第一路径中两相邻的第一路径之间的分离距离。额外的样态包括基于双图案工艺中的最小金属宽度，决定第一宽度。更进一步的样态包括基于双图案工艺中的最小M2节距(pitch)，决定该第一垂直轨道间距。额外的样态包括该单元垂直尺寸不等于最小M2节距的整数倍数。进一步的样态包括基于EM以及IR压降效应，决定该第二宽度，并且指定该第二路径为IC设计中电源或接地轨。额外的样态包括指定多个单元于IC设计中，每一个单元具有经指定的单元垂直尺寸并包括：多个第一路径水平延伸并且各个以第一垂直轨道间距放置在单元中的多个相等间隔的垂直轨道位置的其中一个上，以及第二路径水平延伸且放置在单元的上端或下端垂直轨道位置上。进一步的样态包括多个单元中至少其中一个包括具有第二宽度的第二路径，第二路径水平延伸于该单元中并且放置在IC设计的上端或下端垂直轨道位置上。额外的样态包括至少一个单元进一步包括具有第二宽度的第三路径，第三路径水平延伸于IC设计中并放置在IC设计的上端或下端垂直轨道位置上，第二及第三路径位于单元的相对边界。

本揭露的另一样态为一种设备，包括至少一处理器，至少一存储器，存储器包括用于一个或多个程式的计算器程式码，至少一存储器以及计算器程式码与至少一处理器组构成致使设备执行至少以下的步骤：决定用于IC设计中多个第一路径的第一垂直轨道间距，每一个第一路径具有第一宽度，决定IC设计中第二路径的第二垂直轨道间距，以及基于第一及第二垂直轨道间距，指定IC设计中单元垂直尺寸。

样态包括进一步使设备起始水平延伸于单元中多个第一路径的摆置，并且各个以第一垂直轨道间距放置在单元的多个相等间隔的垂直轨道位置的其中一个上。额外的样态包括使装备起始水平延伸于单元中第二路径的摆置，并且放置在单元的上端或下端垂直轨道位置。进一步的样态包括上端或下端垂直轨道位置藉由该第二垂直轨道间距从多个相等间隔的垂直轨道位置被隔开，并且第二路径与多个第一路径中相邻的第一路径之间的分离距离，相等于多个第一路径中两相邻的第一路径之间的分离距离。额外的样态包括使设备基于双图案工艺的最小金属宽度，决定第一宽度。更进一步的样态包括使设备基于双图案工艺的最小M2节距，决定该第一垂直轨道间距。额外的样态包括单元垂直尺寸不相等于最小M2节距的整数倍数。进一步的样态包括使设备基于EM以及IR压降效应，决定该第二宽度，并且指定第二路径为IC设计中电源或接地轨道。额外的样态包括使设备指定多的单元于IC设计中，每一个单元具有经指定的单元垂直尺寸并包括：多个第一路径水平延伸并且各个以第一垂直轨道间距放置在单元中的多个相等间距垂直轨道位置的其中一个上，以及第二路径水平延伸且放置在单元的上端或下端垂直轨道位置上。进一步的样态包括至少一个单元包括具有第二宽度的第二路径，第二路径水平延伸于单元中并且放置在IC设计中的上端或下端垂直轨道位置上。额外的样态包括至少一个单元进一步包括具有第二宽度的第三路径，第三路径水平延伸于IC设计中并放置在IC设计中的上端或下端垂直轨道位置上。进一步的样态包括第二及第三路径位于单元的相对边界。

另一本发明的样态为一种方法，包括：决定用于IC设计中多个第一路径的第一垂直轨道间距，每一个多个第一路径具有第一宽度，决定IC设计中第二路径的第二垂直轨道间距，第二路径具有第二宽度，以及基于第一及第二垂直轨道间距，指定单元垂直尺寸，起始水平延伸于单元中多个第一路径的摆置，并且各个以第一垂直轨道间距放置在单元的多个相等间隔的垂直轨道位置的其中一个上，起始水平延伸于单元中第二路径的摆置，并且放置在单元的上端或下端垂直轨道位置，基于双图案工艺的最小金属宽度，决定该第一宽度，基于EM以及IR压降效应，决定该第二宽度，以及指定第二路径为IC设计中电源或接地轨道。

样态包括至少一个单元进一步包括具有第二宽度的第三路径，第三路径水平延伸于IC设计中并放置在IC设计中的上端或下端垂直轨道位置上，第二及第三路径位于单元的相对边界。

本揭露的额外的样态以及技术功效藉由下文的详细描述对于本领域的技术人士将变为相当明显，其中，本揭露的实施例将藉由实现本揭露的最佳模式的说明而简单地描述。应了解到，本揭露能有其他以及不同的实施例，并且数个细节能于多种明显的方面做修饰，这些全都不背离本揭露。因此，所绘图式以及说明本质上应视为说明性，非为限制性。

附图说明

本揭露以举例的方式说明，并且不以此为限制，所附图式中的相同号码表示相同元件，且其中：

图1说明在相邻金属路径的间距上的限制，对于SADP工艺；。

图2说明用于习知单位的M2定格(gridding)；

图3A说明用于习知定格的M2路径摆置；

图3B为根据图3A中的该定格，由SADP工艺所形成的M2层的示意图；

图4说明用于SADP工艺的M2路径摆置，其具有习知单元的宽M2电源轨道；

图5说明根据本揭露的示范实施例，用于修改单元构造的定格；

图6A说明根据本揭露的示范实施例，具有修改高度的单位中定格上的M2路径摆置；以及

图6B为根据本揭露的示范实施例，具有修改高度的单位中由SADP工艺所形成的M2层的示意图。

符号说明

0,1,2,3,4,5,6,7,8,9 轨道

200,300,400,500,600 定格

201,309,405,409,413,503,507 垂直轨道间距

203,403 单元高度

205,403,605 电源轨

207,301,411 金属路径

209,609

303 垂直轨道位置

305,359,407,659 金属宽度

307 分离距离

350,650 金属层

351,651 心轴金属路径

353,653 非心轴金属路径

355,655 间隙壁

357,657 间隙壁的宽度

401 电源轨宽度

501 定格500的第一部分

505 定格500的第二部分

601,661 经修改的单元高度

603 M2节距

663 宽电源轨

665 宽电源轨的宽度。

具体实施方式

为了解释的目的，在以下的说明中将描述数个特定细节以提供对于示范实施例的彻底理解。然而，显而易见的，那些示范实施例可以不具有这些特定细节或具有同等配置的方式实行。以其他的例子来说，广为人知的结构以及元件以方块图的形式显示，以避免不必要地模糊示范实施例。另外，除非另有指出，在说明书以及权利要求书中所使用的所有数字表示数量、比例，以及成分的数值属性、反应条件等等，应理解为可在所有例子中以用语「大约」(about)修饰。

本揭露发表并解决了电源轨道宽度限制的当前问题，此问题影响应用于10nm技术节点及以上的SADP工艺。根据本揭露的实施例，单位高度被修改以容纳宽电源轨。

根据本案揭露的实施例的方法包括：决定用于IC设计中多个第一路径的第一垂直轨道间距，每一个第一路径具有第一宽度，决定IC设计中第二路径的第二垂直轨道间距，第二路径具有第二宽度，以及基于第一及第二垂直轨道间距，指定单元垂直尺寸。

还有其他样态、特征以及技术功效，藉由下文的详细描述对于本领域技术人士将相当明显，其中较佳的实施例将简单地以最佳模式的说明方式来显示且描述。本揭露能有其他以及不同的实施例，并且数个细节能于多种明显的方面做修饰。因此，所绘图式以及说明本质上应视为说明性，非为限制性。

对于使用双图案技术(例如LELE、SADP)所形成的任何电路布局，该布局必须检查以确认可被分解为两个分离的、互锁的图案掩模。掩模工程师利用尖端的EDA工具以确认相邻电路特征的群组的几何以及决定群组特征是否可分解。为了决定布局是否符合，利用EDA工具以连接在多边形回路中与特征的形心(centroids)相连接的相邻特征。电路布局必须具有零奇数周期(odd-cycles)才是可分解的。依据长度，一个边缘可能被分配至单一图案掩模(也称作”相同颜色”边缘)或不同图案掩模(也称作”不同颜色”边缘)。在某些例子中，布局可能为不可分解的，因为奇数数目的特征被分配两个图案掩模。为弥补这种情形，EDA工具可能增加介于一对相邻特征之间的距离，以触发不同的掩模分配组合，并且因此，减少分配到两图案掩模的特征数目至偶数数目。因此，为了正确的分解，SADP需要零个奇数边缘于每个多边形。

图1说明习知SADP工艺的间距要求，该工艺具有24nm的预设金属宽度。如之前所指出，介于两个「相同颜色」金属之间的最小间距必须至少72nm。最小间距可决定为插入(intervening)的「不同颜色」金属的宽度(24nm)，以及介于各个”相同颜色”金属和插入的「不同颜色」金属之间的间距(2x24nm)的总和(72nm)。如之前进一步的指出，介于两个、相邻的「不同颜色」金属的间距为24nm。介于两个、非相邻的「不同颜色」金属的最小间距以三个金属间(intermetal)间距(3x24nm)以及两个金属宽度(2X24nm)的总和决定为120nm。

图2说明应用于习知单元的M2定格200。尽管定格200图示为9轨道单元，应预期此讨论可应用于任何单元大小。轨道被编号为0至9。垂直轨道间距201相等于SADP工艺的金属节距。因定格200的所有轨道为均等间隔，单元高度203相等于垂直轨道间距201的整数倍数。举例来说，假设48nm的轨道间距，单元高度203等于9x48，或432nm。

通常，上端与下端轨道被用作电源路径，并且内部轨道被用作金属路径。例如，轨道0和9可提供定格给电源轨205(例如Vss,Vdd)并且金属路径207可放置在轨道1到8的任何一个之上。每一个电源轨道205的一半分别置于轨道9和0上面以及下面的相邻单元(为说明方便而未图示)。如果电源轨205的宽度大于预设金属宽度，金属路径可能不放置在轨道1和8上，因为这将违反最小间距要求规则。

图3A以及图3B说明根据SADP工艺所形成的习知单元。图3A说明在定格300上的金属路径摆置。如图所示，每一个金属路径(例如金属路径301)被放置在垂直轨道位置(例如轨道303)，因此，一半的金属宽度305置于轨道的各边上。为避免工艺问题，介于相邻金属路径之间的分离距离307，通常被设定为相等于金属宽度305。垂直轨道间距309相等于分离距离307以及金属宽度305的总和。举例来说，垂直轨道间距309等于48nm，用于24nm的分离距离307为24nm以及24nm的金属宽度305。

图3B图示说明根据在图3A中的定格300由SADP工艺所形成的金属层350。由第一心轴掩模所形成的金属路径与由阻障或修整掩模(trim mask)所形成的非心轴金属路径交错。由特定图案掩模所形成的金属路径可表示为「相同颜色」金属。举例来说，心轴金属路径351可被指定为「红色」金属路径以及非心轴金属路径353可被指定为「蓝色」金属路径。介于金属路径之间的每一个间隙壁355(spacer)具有宽度357，宽度357对应所要求的分离距离(例如，图3A中分离距离307)。每一个金属路径具有金属宽度359，金属宽度359对应于SADP工艺的预设金属宽度(例如，图3A中金属宽度305)。

图4说明在习知定格400上的宽M2电源轨的摆置。在轨道0和9上的M2电源轨403的宽度401大于SADP工艺的预设金属宽度。因此，金属路径可能不被放置在相邻轨道1和8之上，以符合如图1所示对于”「不同颜色」金属的最小分离距离要求。另外，轨道2和7可能也不被用于金属路径的摆置，以符合也如图1所示对于”相同颜色”金属的最小分离距离要求。假设48nm的垂直轨道间距405以及24nm的预设金属宽度407，介于相邻金属路径之间的间距409必须等于24nm，不然就是如图1所示大于或等于72nm。假设金属路径411被放置在轨道7上，间距413(介于金属路径411与轨道9上的电源轨403之间)既不等于24nm，也不大于72nm。因此，金属路径411不能由SADP工艺所制造。轨道1、2、7以及8的损耗(loss)明显地降格在具有宽电源轨道的单元设计中的路径。

图5说明根据本案揭露的示范实施例，用于修改单元结构的定格500。定格500可被分为具有垂直轨道间距503的第一部分501，以及具有垂直轨道间距507的第二部分505。垂直轨道间距503设定为双图案工艺的预设或最小金属间距P1。垂直轨道间距507可基于在轨道0和9上的电源轨的所需宽度而变化。举例来说，在分别维持介于轨道1或8的金属路径以及在轨道0或9的电源轨道之间的最小分离距离，垂直轨道间距507可增加以配合宽M2电源轨。垂直轨道间距507(P2)的数值可由式(1)决定：

其中，W为所需的M2电源轨宽度以及W1为双图案工艺的预设金属宽度。

图6A以及图6B说明根据本案揭露的示范实施例，由SADP工艺所形成的修改单元构造。图6A说明根据示范实施例，在具有修改高度的单元的定格600上金属路径的摆置。修改单元高度601(H)可由式(2)给定：

H＝(X-2)×P1+2×P2 (2)

其中，X为在单元中的轨道数目，P1为SADP工艺的预设或最小M2节距603(对应于图5中垂直轨道间距503)，以及P2为M2节距(对应于图5中垂直轨道间距507)，M2节距分别用于在轨道0和9的宽电源轨道以及轨道1和8的金属路径。

举例来说，SADP工艺可具有24nm的预设金属宽度(W1)，以及48nm的最小金属间距(P1)。根据公式(1)，为了在9轨道单元(X＝9)中容纳54nm的电源轨宽度(W)，金属节距P2(对应于图5中垂直轨道间距507)必须等于63nm。使用公式(2)，单元高度等于462nm。

在超过习知单元高度以外的单元额外高度可由H减去X×P1来获得，变成为：

2×(P2-P1) (3)

单元额外高度可更简单的由经加宽的电源轨道的宽度减去预设金属宽度来获得，或者说：

W-W1 (4)

因此，举例来说，对于具有金属间距的单元的额外高度，应对于48nm的金属路径为48nm、54nm的电源轨道宽度为54nm以及24nm的预设金属宽度为24nm，额外高度等于462-432，或者说30nm。

图6B说明由SADP工艺所形成的金属层650，根据定格600。该术语「红色」用于描述由心轴掩模所形成的金属651，术语「蓝色」用于描述不由心轴掩模所形成的金属653。每一个间隙壁655具有宽度657，其允许由SADP工艺所要求的相邻特征之间的分离距离。金属宽度659对应于SADP工艺的预设金属宽度。

当允许利用图6A中定格600的全部插入轨道1至8，单元高度661容纳宽M2电源轨道663。间隙壁655的宽度657对应于相邻特征所要求的最小间距。宽电源轨633的宽度655可根据用于IC的IR规格来选择。举例来说，基于供应电源至IC的平均或最大电流密度以及IR压降，设计者可估计宽度。公式(3)可随后被用于获得所要求的单元高度。除了提供优秀的电器性能，经修改单元构造允许设计者完整的利用所有插入轨道。

本揭露的实施例可达成数个技术功效，包括因为有较佳的金属可路由性(routability)而简化单元设计，以及因为有较宽的电源轨道而改善电器性能。本揭露享有(enjoy)与设计以及制造任何不同种类的高度集成半导体元件相关联的产业利用性，尤其是用于10nm技术节点及以上，使用于微处理器、智慧型手机、行动电话、蜂巢式手机(cellular handset)、转频器(set-top boxes)、DVD刻录机(recorder)和拨放器、汽车导航、印表机和周边、网路连结以及电信设备、游戏系统以及数位相机的高度集成半导体元件。

在先前的叙述，本揭露藉由参考特定的示范实施例来描述。然而，对于不背离如权利要求书所叙述本案揭露的精神以及范围，可进行不同的修改与转换将是明显的。说明书以及图式相应地被视为是说明而非限定。应明了本揭露可使用其他不同的结合与实施方式，并且在如本文所表达的发明概念范围内可有任何的转换或修改。

Claims (18)

1.一种计算机实现的方法，包括下列步骤：

决定用于集成电路(IC)设计中多个第一路径的第一垂直轨道间距，该多个第一路径的每一个具有第一宽度；

决定该集成电路设计中第二路径的第二垂直轨道间距，该第二路径具有第二宽度；

基于双图案工艺的最小金属宽度，决定该第一宽度；

基于该双图案工艺的最小第二金属(M2)节距，决定该第一垂直轨道间距；以及

基于该第一及第二垂直轨道间距，指定该集成电路设计中的单元垂直尺寸，

其中，该单元垂直尺寸不等于该最小第二金属节距的整数倍数，以及

所述步骤由至少一处理器执行。

2.根据权利要求1所述的方法，更包括：

起始水平延伸于该单元中该多个第一路径的摆置，且各以该第一垂直轨道间距放置在该单元的多个相等间隔的垂直轨道位置的其中一个上。

3.根据权利要求2所述的方法，更包括：

起始水平延伸于该单元中该第二路径的摆置，且放置在该单元的上端或下端垂直轨道位置上。

4.根据权利要求3所述的方法，其中，该上端或下端垂直轨道位置藉由该第二垂直轨道间距从该多个相等间隔的垂直轨道位置被隔开，且其中，该第二路径与该多个第一路径中相邻的第一路径之间的分离距离相等于该多个第一路径中两相邻的第一路径之间的分离距离。

5.根据权利要求1所述的方法，更包括：

基于电迁移(EM)以及IR压降效应，决定该第二宽度；以及

指定该第二路径为该集成电路设计中的电源或接地轨。

6.根据权利要求1所述的方法，更包括：

指定该集成电路设计中的多个单元，所述单元的每一个具有经指定的该单元垂直尺寸，并包括：

该多个第一路径水平延伸，且各以该第一垂直轨道间距放置在该单元的多个相等间隔的垂直轨道位置的其中一个上；以及

该第二路径水平延伸，且放置在该单元的上端或下端垂直轨道位置上。

7.根据权利要求6所述的方法，其中，所述单元中至少一个包括具有该第二宽度的该第二路径，该第二路径水平延伸于该单元中，且放置在该集成电路设计的该上端或下端垂直轨道位置上。

8.根据权利要求7所述的方法，其中，所述单元中的该至少一个更包括：

具有该第二宽度的第三路径，该第三路径水平延伸于该集成电路设计中，且放置在该集成电路设计的该上端或下端垂直轨道位置上，

其中，该第二及第三路径位于该单元的相对边界。

9.一种用于单元构造的设备，该设备包括：

至少一处理器；以及

至少一存储器，包括用于一个或多个程式的计算机程式码，

该至少一存储器以及该计算机程式码以该至少一处理器组构成致使该设备执行至少以下列：

决定用于集成电路(IC)设计中多个第一路径的第一垂直轨道间距，该多个第一路径的每一个具有第一宽度；

决定该集成电路设计中第二路径的第二垂直轨道间距，该第二路径具有第二宽度；

基于双图案工艺的最小金属宽度，决定该第一宽度；

基于该双图案工艺的最小第二金属(M2)节距，决定该第一垂直轨道间距；以及

基于该第一及第二垂直轨道间距，指定该集成电路设计中的单元垂直尺寸，

其中，该单元垂直尺寸不等于该最小第二金属节距的整数倍数。

10.根据权利要求9所述的设备，其中，更致使该设备：

起始水平延伸于该单元中该多个第一路径的摆置，且各以该第一垂直轨道间距放置在该单元的多个相等间隔的垂直轨道位置的其中一个上。

11.根据权利要求10所述的设备，其中，更致使该设备：

起始水平延伸于该单元中该第二路径的摆置，且放置在该单元的上端或下端垂直轨道位置。

12.根据权利要求11所述的设备，其中，该上端或下端垂直轨道位置藉由该第二垂直轨道间距从该多个相等间隔的垂直轨道位置被隔开，且其中，该第二路径与该多个第一路径中相邻的第一路径之间的分离距离相等于该多个第一路径中两相邻的第一路径之间的分离距离。

13.根据权利要求9所述的设备，其中，更致使该设备：

基于电迁移(EM)以及IR压降效应，决定该第二宽度；以及

指定该第二路径为该集成电路设计中的电源或接地轨。

14.根据权利要求9所述的设备，其中，更致使该设备：

指定该集成电路设计中的多个单元，所述单元的每一个具有经指定的该单元垂直尺寸，并包括：

该多个第一路径水平延伸，且各以该第一垂直轨道间距放置在该单元的多个相等间隔的垂直轨道位置的其中一个上；以及

该第二路径水平延伸，且放置在该单元的上端或下端垂直轨道位置上。

15.根据权利要求9所述的设备，其中，所述单元中至少一个包括具有该第二宽度的该第二路径，该第二路径水平延伸于该单元中，且放置在该集成电路设计的上端或下端垂直轨道位置上。

16.根据权利要求15所述的设备，其中，所述单元的该至少一个更包括：

具有该第二宽度的第三路径，该第三路径水平延伸于该集成电路设计中，且放置在该集成电路设计的该上端或下端垂直轨道位置上，其中，该第二及第三路径位于该单元的相对边界。

17.一种计算机实现的方法，包括下列步骤：

决定用于集成电路(IC)设计中多个第一路径的第一垂直轨道间距，该多个第一路径的每一个具有第一宽度；

决定该集成电路设计中第二路径的第二垂直轨道间距，该第二路径具有第二宽度；

基于该第一及第二垂直轨道间距，指定该集成电路设计的单元垂直尺寸；

起始水平延伸于该单元中该多个第一路径的摆置，且各以该第一垂直轨道间距放置在该单元的多个相等间距的垂直轨道位置的其中一个上；

起始水平延伸于该单元中该第二路径的摆置，且放置在该单元的上端或下端垂直轨道位置上；

基于双图案工艺的最小金属宽度，决定该第一宽度；

基于电迁移(EM)以及IR压降效应，决定该第二宽度；

基于该双图案工艺的最小第二金属(M2)节距，决定该第一垂直轨道间距；以及

指定该第二路径为该集成电路设计中的电源或接地轨，

其中，所述步骤由一个或多个处理器执行，以及

其中，该单元垂直尺寸不等于该最小第二金属节距的整数倍数。

18.根据权利要求17所述的方法，其中，所述单元更包括：

具有该第二宽度的第三路径，该第三路径水平延伸于该集成电路设计中，且放置在该集成电路设计的该上端或下端垂直轨道位置上，

其中，该第二及第三路径位于该单元的相对边界。