CN104795477A - 一种倒装结构的发光二极管芯片及其制备方法 - Google Patents

一种倒装结构的发光二极管芯片及其制备方法 Download PDF

Info

Publication number
CN104795477A
CN104795477A CN201510093582.7A CN201510093582A CN104795477A CN 104795477 A CN104795477 A CN 104795477A CN 201510093582 A CN201510093582 A CN 201510093582A CN 104795477 A CN104795477 A CN 104795477A
Authority
CN
China
Prior art keywords
layer
cylinder hole
electrode
type
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510093582.7A
Other languages
English (en)
Other versions
CN104795477B (zh
Inventor
王世俊
董耀尽
邢振远
李彤
薛蕾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Corp
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201510093582.7A priority Critical patent/CN104795477B/zh
Publication of CN104795477A publication Critical patent/CN104795477A/zh
Application granted granted Critical
Publication of CN104795477B publication Critical patent/CN104795477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种倒装结构的发光二极管芯片及其制备方法,属于发光二极管领域。所述芯片包括:设于倒装外延片的N型AlGaInP层和N型GaAs层之间的电流调整层和电流阻挡层,在N型GaAs层、电流阻挡层和电流调整层内设有多个柱状孔,多个柱状孔位于第二电极的下方,每个柱状孔的尺寸均小于所述第二电极的尺寸,每个柱状孔的内壁均被氧化,且在电流阻挡层和电流调整层内,形成围绕在每个柱状孔周围的被氧化区域,电流阻挡层中的被氧化区域连成一片且覆盖第二电极的下方的中部区域,每个柱状孔内填充有绝缘材料。本发明通过设置多个柱状孔,每个柱状孔的尺寸比较小,避免漏电流和ESD问题。

Description

一种倒装结构的发光二极管芯片及其制备方法
技术领域
本发明涉及发光二极管领域,特别涉及一种倒装结构的发光二极管芯片及其制备方法。
背景技术
发射红光或黄光的高亮度AlGaInP系的LED(Light Emitting Diode,发光二极管)具有体积小、寿命长、功耗低等优点,在白色光源、全色显示、交通信号灯和城市亮化工程等领域具有广阔的应用前景。
现有技术提供了一种AlGaInP系的LED芯片,其自下而上包括下电极、衬底、布拉格反射层、下限制层、多量子阱层、上限制层、电流调整层、电流扩展层和上电极,其中,上限制层为P型AlInP层,电流调整层为P型AlxGa1-xAs层,铝的摩尔量大于80%而小于100%,即0.8<x<1,在对应上电极的正下方依次腐蚀电流扩展层和AlxGa1~xAs电流调整层,制备出待氧化用的湿氧化孔后,侧向湿氧化AlxGa1-xAs电流调整层,形成绝缘的Al2O3电流阻挡区,电流阻挡区的位置和形状与上电极的位置和形状一致,且电流阻挡区的尺寸可以等于、大于或小于上电极的尺寸。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
当电流阻挡区的尺寸等于或大于上电极的尺寸时,湿氧化孔的孔径相应就比较大,上电极下方与P型AlInP层接触基本为空或绝缘的SiO2,当有非常高的反向电压时,上电极下方导通的面积太小极易击穿PN结,从而容易引起漏电流和ESD(Electrostatic Discharge,静电放电)问题,并且电流调整层与P型AlInP层的上限制层相连,离多量子阱过近,上限制层与GaP间的过渡层晶格本身比较差,也会造成漏电流和ESD问题。
发明内容
为了解决现有技术的问题,本发明实施例提供了一种倒装结构的发光二极 管芯片及其制备方法,技术方案如下:
一方面,本发明实施例提供了一种倒装结构的发光二极管芯片,所述芯片自下而上依次包括第一电极、衬底、全方位反光镜层、P型GaP层、P型AlInP层、多量子阱层、N型AlInP层、N型AlGaInP层、N型GaAs层和第二电极,所述芯片还包括设于所述N型AlGaInP层和所述N型GaAs层之间的电流调整层和电流阻挡层。所述电流阻挡层为被部分氧化的N型AlAs层,所述N型GaAs层、所述电流阻挡层和所述电流调整层内设有多个柱状孔,多个所述柱状孔位于所述第二电极的下方且沿所述发光二极管芯片的厚度方向贯穿所述N型GaAs层、所述电流阻挡层和所述电流调整层,每个所述柱状孔的尺寸均小于所述第二电极的尺寸,每个所述柱状孔的内壁均被氧化,从而在所述电流阻挡层和所述电流调整层内,形成围绕在每个所述柱状孔周围的被氧化区域,所述电流阻挡层中的所述被氧化区域连成一片且覆盖所述第二电极的下方的中部区域,每个所述柱状孔内填充均有绝缘材料。
进一步地,所述电流调整层为N型AlGaAs层,所述N型AlGaAs层中Al的摩尔质量大于60%且小于100%,从所述电流阻挡层一侧开始,所述N型AlGaAs层中Al组分的含量逐渐降低。
更进一步地,从所述电流阻挡层一侧开始,所述N型AlGaAs层中Al组分的含量均匀降低。
更进一步地,所述电流阻挡层中的铝的摩尔质量不低于所述电流调整层中的铝的摩尔质量。
可选地,所述柱状孔的个数不少于3个。
进一步地,每个所述柱状孔的中心轴线到所述第二电极的中心轴线的距离为18~25um,每个所述柱状孔的横截面外接圆的直径为10~15um,相邻的所述柱状孔之间的距离为8~15um。
可选地,所述电流阻挡层的厚度为800~1200埃,所述电流调整层的厚度为500~800埃。
进一步地,所述电流调整层的掺杂杂质为硅元素,所述杂质的浓度为10-18~4×10-18cm-3
可选地,所述第二电极的形状为圆形、正方形、长方形、椭圆形、回形、星形或条形。
另一方面,本发明实施例还提供了一种倒装结构的发光二极管的制备方法,适用于制备如权利要求前一方面所述的发光二极管芯片,所述方法包括:
在GaAs衬底上依次外延生长腐蚀停层、所述N型GaAs层、所述电流阻挡层、所述电流调整层、所述N型AlGaInP层、所述N型AlInP层、所述多量子阱层、所述P型AlInP层和所述P型GaP层,其中,所述电流调整层为N型AlGaAs层;
在所述P型GaP层上制作所述全方位反光镜层,将所述全方位反光镜层粘合到所述衬底上,并依次去掉所述GaAs衬底和所述腐蚀停层;
刻蚀所述N型GaAs层、所述电流调整层和所述电流阻挡层,得多个所述柱状孔,氧化每个所述柱状孔的内壁,并氧化所述电流阻挡层和所述电流调整层内的多个所述柱状孔的周围,形成围绕在每个所述柱状孔周围的被氧化区域,所述电流阻挡层中的所述被氧化区域连成一片且覆盖所述第二电极的下方的中部区域;
在每个所述柱状孔内填入绝缘材料,并制作所述第一电极和所述第二电极,所述第二电极位于多个所述柱状孔的上方,且所述第二电极的尺寸大于每个所述柱状孔的尺寸。
本发明实施例提供的技术方案的有益效果是:
通过在倒装结构的发光二极管芯片的N型AlGaInP层和N型GaAs层之间制作电流调整层和N型AlAs电流阻挡层,离多量子阱层较远,且在第二电极下方区域内设置从N型GaAs层延伸至电流阻挡层的多个柱状孔,每个柱状孔的尺寸均小于第二电极的尺寸,每个柱状孔的内壁均被氧化,从而在电流阻挡层和电流调整层内,形成围绕在每个柱状孔周围的被氧化区域,电流阻挡层中的被氧化区域连成一片且覆盖第二电极的下方的中部区域,每个柱状孔内填充有绝缘材料,可以起到阻挡第二电极下方电流的作用,使扩散到第二电极下方的电流减少,大部分电流流过多量子阱层,进而极大地提高器件发光效率,由于设置的是多个柱状孔,每个柱状孔的尺寸都会远小于第二电极的尺寸,每个柱状孔被氧化后形成的是AlAs和Al2O3的混合物,其是可导电的,导电面积也较大,不易将PN结击穿,从而避免造成漏电流和ESD问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种倒装结构的发光二极管芯片的结构示意图;
图2是本发明实施例一提供的电流调整层和电流阻挡层的折射率变化的示意图;
图3是本发明实施例一提供的柱状孔未被氧化时的结构示意图;
图4是本发明实施例一提供的被氧化后的柱状孔与第二电极位置关系的示意图;
图5是本发明实施例二提供的一种倒装结构的发光二极管芯片的制备方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种倒装结构的发光二极管芯片,参见图1,该芯片自下而上依次包括第一电极1、衬底2、全方位反光镜层3、P型GaP层4、P型AlInP层5、多量子阱层6、N型AlInP层7、N型AlGaInP层8、N型GaAs层9和第二电极10,芯片还包括设于N型AlGaInP层8和N型GaAs层9之间的电流调整层13和电流阻挡层14,电流调整层13为N型AlGaAs层,电流阻挡层14为被部分氧化的N型AlAs层,在N型GaAs层9、电流阻挡层14和电流调整层13内设有多个柱状孔15,多个柱状孔15位于第二电极10的下方且沿发光二极管芯片的厚度方向贯穿N型GaAs层9、电流阻挡层14和电流调整层13,每个柱状孔15的尺寸均小于第二电极10的尺寸,每个柱状孔15的内壁均被氧化,从而在电流阻挡层14和电流调整层13内,形成围绕在每个柱状孔15周围的被氧化区域15a,电流阻挡层14中的被氧化区域连成一片且覆盖第二电极10 的下方的中部区域,每个柱状孔15内均填充有绝缘材料16。
其中,绝缘材料16可以为SiO2。第二电极10的下方是指从第二电极10一侧开始沿发光二极管的厚度方向看。实现时,多个柱状孔15在电流阻挡层14和电流调整层13内,被氧化区域15a重叠后的总面积小于或等于第二电极10的总面积。N型GaAs层9的尺寸可以大于或等于第二电极10的尺寸,以便在其上制作第二电极10,作为一种举例,可参见图3,此时N型GaAs层9的尺寸等于第二电极10的尺寸。在实际制作过程中,由于是从每个柱状孔15的内壁开始氧化,故电流阻挡层14和电流调整层13中的被氧化区域15a最终将均相互连接成一片且覆盖第二电极10的下方的中部区域。
在本实施例中,N型AlGaAs层13中Al的摩尔质量大于60%且小于100%,即电流调整层13采用N型AlxGa1~xAs层表示时,满足0.6<x<1,从电流阻挡层14一侧开始,N型AlGaAs层13中Al组分的含量逐渐降低。由于铝组分的含量越低氧化越难,当铝组分的含量不同时,氧化后折射率就不同,随铝组分含量的增加折射率减小,从而形成了一层折射率从下到上逐渐降低的电流调整层13,进而能够改变出光角度。当有小角度的光子经氧化的电流调整层13后,小角度的光子将被多次折射,变为出射角度比较大的光子,从而保证第二电极10下方区域内的小角度光子不被第二电极10遮挡,增加了芯片正面出射的光子数目,进而提升发光效率。
优选地,从电流阻挡层14一侧开始,N型AlGaAs层13中Al组分的含量均匀降低,在实际的生长过程中,Al组分的含量均匀降低的条件比较容易控制。
实现时,电流调整层13的掺杂杂质为硅元素,杂质的浓度为10~18~4×10~18cm~3
在本实施例中,电流阻挡层14可以为被部分氧化的N型AlAs层。需要说明的是,电流调整层13和电流阻挡层14被氧化后,均是混合物,其中,电流调整层13为AlGaAs和AlGaO的混合物131,电流阻挡层14为AlAs和Al2O3的混合物141,由于Al2O3为绝缘材料,故电流阻挡层14具有阻挡电流的作用,使扩散到第二电极下方的电流减少,大部分电流流过多量子阱层,从而极大地提高器件发光效率。容易理解地,被氧化区域15a包括了AlGaAs和AlGaO的混合物131和AlAs和Al2O3的混合物141。
实现时,电流阻挡层14中的铝的摩尔质量不低于电流调整层13中的铝的 摩尔质量,这样被氧化时,电流阻挡层14比电流调整层13更容易氧化,从而电流阻挡层14被氧化区域具有更小的折射率,可以更大地改变小角度光子的出射角度。优选为电流阻挡层14中的铝的摩尔质量等于电流调整层13中的铝的摩尔质量的最高值,在生长过程中,用于TMAl(三甲基铝)流量在电流调整层13和电流阻挡层14可以保持不变,简化了制作的步骤。参见图2,从电流调整层13到电流阻挡层14的对光子的折射率变化为从高到低。
实现时,电流阻挡层14的厚度大于或等于电流调整层13的厚度,电流阻挡层的厚度可以为电流调整层13的厚度可以为优选为电流阻挡层14的厚度大于电流调整层13的厚度,这样相同角度的入射光,经过电流阻挡层14时拥有较大的出光区域,从而进一步保证第二电极10下方区域内的小角度的光子可以射到第二电极10以外的区域,进而提高芯片正面的出光效率。
在本实施例中,柱状孔15的个数不少于3个,可以为3~4个。每个柱状孔15的中心轴线到第二电极的中心轴线的距离为18~25um(参见图3中的a),每个柱状孔15的横截面外接圆的直径为10~15um,相邻的柱状孔15之间的距离为8~15um(参见图3中的b)。通常当第二电极10为圆形电极时,其直径为80~90um,若每个柱状孔15的尺寸(即横截面外接圆的直径)过大的话,很容易造成第二电极10的脱落。
实现时,第二电极10的形状可以为圆形、正方形、长方形、椭圆形、回形、星形或条形,优选为圆形。柱状孔15可以是圆柱体、正方体、长方体或椭圆体等,优选为圆柱体。容易理解地,第二电极10与柱状孔15的横截面的形状可以一致,也可以不一致。作为一种举例,可参见图4,第二电极10与柱状孔15的横截面的形状均为圆形。
需要说明的是,图1所示的电流调整层13的倒梯形结构中,因该层较薄,倒梯形接近与正方形,故可忽略界面的影响。
本发明实施例通过在倒装结构的发光二极管芯片的N型AlGaInP层和N型GaAs层之间制作N型AlGaAs电流调整层和N型AlAs电流阻挡层,离多量子阱层较远,且AlGaAs电流调整层中的N型掺杂不受Al含量的影响,比较容易制作,并且在第二电极下方区域内设置从N型GaAs层延伸至电流阻挡层的多个柱状孔,每个柱状孔的尺寸均小于第二电极的尺寸,每个柱状孔的内壁均被 氧化,从而在电流阻挡层和电流调整层内,形成围绕在每个柱状孔周围的被氧化区域,电流阻挡层中的被氧化区域连成一片且覆盖第二电极的下方的中部区域,每个柱状孔内填充有绝缘材料,可以起到阻挡第二电极下方电流的作用,使扩散到第二电极下方的电流减少,大部分电流流过多量子阱层,进而极大地提高器件发光效率,并且设置多个柱状孔,每个柱状孔的尺寸都会远小于第二电极的尺寸,每个柱状孔被氧化后形成的是AlAs和Al2O3的混合物,其是可导电的,导电面积也较大,不易将PN结击穿,从而避免造成漏电流和ESD问题。
实施例二
本发明实施例提供了一种倒装结构的发光二极管的制备方法,适用于制备如实施例一所述的发光二极管芯片,参见图2,该方法包括:
步骤201:在GaAs衬底上依次外延生长腐蚀停层、N型GaAs层、电流阻挡层、电流调整层、N型AlGaInP层、N型AlInP层、多量子阱层、P型AlInP层和P型GaP层。
其中,电流阻挡层为N型AlAs层,电流调整层为N型AlGaAs层。具体地,生长电流阻挡层的条件可以是:生长温度为660~680℃,AsH3(砷烷)的流量为400~800sccm,TMAl(三甲基铝)的流量为200~260sccm,生长速率控制在 厚度可以为生长电流调整层的条件可以是:保持生长温度、AsH3和TMAl的流量不变,控制TMGa(三甲基镓)的流量由低到高变化,生长速率为变速生长,生长厚度控制在N型掺杂物质可以为Si2H6(乙硅烷),掺杂浓度控制在10-18~4×10-18cm-3。较高的生长温度利于AsH3的分解,有助于生长高晶体质量的AlAs层或AlGaAs层。
在一种实现方式中,可以控制TMGa的流量从流量控制器可控制的最小值线性变化(即均匀变化)增加到60~80sccm。当TMGa的流量发生很小的变化时,就可以在流量控制器上观察到,所以只改变TMGa的流量(即电流调整层中Ga组分的含量)达到Al组分含量的逐渐降低,比较容易控制。在其他的实现方式中,也可以只均匀改变TMAl的流量,达到Al组分含量的逐渐降低。容易理解地,实现时,TMGa的流量或TMAl的流量还可以非线性变化。
在本实施例中,GaAs衬底可以为2或4寸的100面偏向《111》A+15°GaAs衬底。
腐蚀停层,可以是N型GaInP层,其生长条件可以是:生长温度为640~660℃,TMGa流量为40~50sccm,TMIn(三甲基铟)流量为800~850sccm,PH3(磷化氢)流量为900~1100sccm,厚度为300~400nm,Si掺杂的浓度可以是10-18~5×10-18cm-3
N型GaAs层(即欧姆接触层)的生长条件可以是:生长温度为640~670℃,TMGa流量为80~100sccm,AsH3流量400~450sccm,厚度为80~100nm,Si掺杂的浓度10-18~5×10-18cm-3
N型AlGaInP层(即电流扩展层)的生长条件可以是:生长温度为660~680℃,TMAl流量为45~65sccm,TMGa流量为20~30sccm,TMIn流量为800~850sccm,PH3流量为900~1100sccm,厚度为2.5~3.5um,Si掺杂浓度为10-18~3×10-18cm-3
N型AlInP层(即限制层)的生长条件可以是:生长温度为660~680℃,TMAl流量为100~120sccm,TMIn流量为800~850sccm,PH3流量为900~1100sccm,厚度为300~500nm,Si掺杂的浓度7×10-17~2×10-18cm-3
多量子阱层(或有源区)的生长条件可以是,阱的生长条件为:生长温度为660~680℃,TMAl流量20~30sccm,TMGa流量35~45sccm,TMIn流量800~850sccm,PH3流量900~1100sccm,厚度为4~6nm;垒的生长条件为:生长温度为660~680℃,TMAl流量70~80sccm,TMGa流量15~20sccm,TMIn流量800~850sccm,PH3流量900~1100sccm,厚度为6~8nm。
P型AlInP层(即限制层)的生长条件可以是:生长温度为660~680℃,TMAl流量为100~120sccm,TMIn流量为800~850sccm,PH3流量为900~1100sccm,厚度为300~500nm,Mg掺杂浓度为7×10-17~1×10-18cm-3
P型GaP层(即窗口层)的生长条件可以是:生长温度为690~710℃,TMGa流量为500~600sccm,PH3流量为300~500sccm,厚度为3~4um,Mg掺杂的浓度为10-18~5×10-18cm-3
实现时,还可以在GaAs衬底上先生长一层N型缓冲层,其生长条件可以是:生长温度为640~670℃,TMGa流量为80~100sccm,AsH3流量为400~450sccm,厚度为150~200nm,Si掺杂的为浓度10-18~5×10-18cm-3
步骤202:在P型GaP层上制作ODR(Omni-Directional Reflector,全方位反光镜)层,将ODR层粘合到衬底上,并依次去掉GaAs衬底和腐蚀停层。
具体地,根据倒装结构的芯片工艺,先制作ODR层,再将步骤201中得到的外延片倒装一起粘合到硅片(即衬底)上,然后利用选择性腐蚀液依次去掉GaAs衬底和腐蚀停层,其中,选择性腐蚀液可以为双氧水和盐酸。
步骤203:刻蚀N型GaAs层、电流调整层和电流阻挡层,得多个柱状孔,氧化每个柱状孔的内壁,并氧化电流阻挡层和电流调整层内的多个柱状孔的周围,形成围绕在每个柱状孔周围的被氧化区域,电流阻挡层中的被氧化区域连成一片且覆盖第二电极的下方的中部区域。
以制作圆柱形的柱状孔为例,具体可以包括:
对外延片进行清洗并甩胶保护,利用干法蚀刻蚀技术刻蚀掉N型GaAs层、电流阻挡层和电流调整层,形成待用的湿氧孔;其中,待用的湿氧孔的个数不少于3个,每个待用的湿氧孔的中心轴线到第二电极的中心轴线的距离为18~25um,每个待用的湿氧孔的横截面外接圆的直径为10~15um,相邻的待用的湿氧孔之间的距离为8~15um。干法刻蚀技术各向同性、容易控制且精度高,干法刻蚀使用含Cl-(氯)离子的特气,一般可以是Cl2或BCl3
利用水汽侧向氧化待用的湿氧孔,以得到氧化后的柱状孔。其中,水汽侧向氧化时,控制炉温在360℃~450℃,向管式加热炉中通入氮气和水汽混合气体,混合气体的温度为90℃~100℃,先将流速为2L/min~4L/min的氮气通入90℃以上的热水中,氮气携带水蒸气后混合气体的再通入管式加热炉中,通过控制氧化时间使湿氧化孔位置处形成厚度为10um~15um的Al2O3或AlGaO电流阻挡区,并在水汽侧向氧化时对每个湿氧孔的周围均氧化,形成重叠区域,以保证电流不会在电极中心的正下方区域流过。
步骤204:在氧化后的每个柱状孔内填入绝缘材料,并制作第一电极和第二电极,第二电极位于多个柱状孔的上方,且第二电极的尺寸大于每个柱状孔的尺寸。
其中,绝缘材料可以是SiO2。将衬底减薄,在减薄的衬底下表面蒸发一层AuGeNi形成第一电极,在N型GaAs层的表面蒸发一层AuBe金属层,并光刻出第二电极,第二电极的形状可以为圆形、正方形、长方形、椭圆形、回形、星形或条形。
在本实施例中在倒装结构外延片中增加电流阻挡层和电流调整层,经氧化处理,改变了第二电极正下方的电流密度和光子的运行轨迹,从而提升了器件 的出光效率。
本发明实施例通过在倒装结构的发光二极管芯片的N型AlGaInP层和N型GaAs层之间制作N型AlGaAs电流调整层和N型AlAs电流阻挡层,离多量子阱层较远,且AlGaAs电流调整层中的N型掺杂不受Al含量的影响,比较容易制作,在第二电极下方区域内设置从N型GaAs层延伸至电流阻挡层的多个柱状孔,每个柱状孔的尺寸均小于第二电极的尺寸,每个柱状孔的内壁均被氧化,从而在电流阻挡层和电流调整层内,形成围绕在每个柱状孔周围的被氧化区域,电流阻挡层中的被氧化区域连成一片且覆盖第二电极的下方的中部区域,每个柱状孔内填充有绝缘材料,可以起到阻挡第二电极下方电流的作用,使扩散到第二电极下方的电流减少,大部分电流流过多量子阱层,进而极大地提高器件发光效率,并且设置多个柱状孔,每个柱状孔的尺寸都会远小于第二电极的尺寸,每个柱状孔被氧化后形成的是AlAs和Al2O3的混合物,其是可导电的,导电面积也较大,不易将PN结击穿,从而避免造成漏电流和ESD问题。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种倒装结构的发光二极管芯片,其特征在于,所述芯片包括第一电极、衬底、全方位反光镜层、P型GaP层、P型AlInP层、多量子阱层、N型AlInP层、N型AlGaInP层、N型GaAs层和第二电极,所述芯片还包括设于所述N型AlGaInP层和所述N型GaAs层之间的电流调整层和电流阻挡层,所述电流阻挡层为被部分氧化的N型AlAs层,所述N型GaAs层、所述电流阻挡层和所述电流调整层内设有多个柱状孔,多个所述柱状孔位于所述第二电极的下方且沿所述发光二极管芯片的厚度方向贯穿所述N型GaAs层、所述电流阻挡层和所述电流调整层,每个所述柱状孔的尺寸均小于所述第二电极的尺寸,每个所述柱状孔的内壁均被氧化,从而在所述电流阻挡层和所述电流调整层内,形成围绕在每个所述柱状孔周围的被氧化区域,所述电流阻挡层中的所述被氧化区域连成一片且覆盖所述第二电极的下方的中部区域,每个所述柱状孔内均填充有绝缘材料。
2.根据权利要求1所述的芯片,其特征在于,所述电流调整层为N型AlGaAs层,所述N型AlGaAs层中Al的摩尔质量大于60%且小于100%,从所述电流阻挡层一侧开始,所述N型AlGaAs层中Al组分的含量逐渐降低。
3.根据权利要求2所述的芯片,其特征在于,从所述电流阻挡层一侧开始,所述N型AlGaAs层中Al组分的含量均匀降低。
4.根据权利要求2所述的芯片,其特征在于,所述电流阻挡层中的铝的摩尔质量不低于所述电流调整层中的铝的摩尔质量。
5.根据权利要求1所述的芯片,其特征在于,所述柱状孔的个数不少于3个。
6.根据权利要求5所述的芯片,其特征在于,每个所述柱状孔的中心轴线到所述第二电极的中心轴线的距离为18~25um,每个所述柱状孔的横截面外接圆的直径为10~15um,相邻的所述柱状孔之间的距离为8~15um。
7.根据权利要求1所述的芯片,其特征在于,所述电流阻挡层的厚度为800~1200埃,所述电流调整层的厚度为500~800埃。
8.根据权利要求1所述的芯片,其特征在于,所述电流调整层的掺杂杂质为硅元素,所述杂质的浓度为10~18~4×10~18cm~3
9.根据权利要求1所述的芯片,其特征在于,所述第二电极的形状为圆形、正方形、长方形、椭圆形、回形、星形或条形。
10.一种倒装结构的发光二极管的制备方法,适用于制备如权利要求1~9任一项所述的发光二极管芯片,其特征在于,所述方法包括:
在GaAs衬底上依次外延生长腐蚀停层、所述N型GaAs层、所述电流阻挡层、所述电流调整层、所述N型AlGaInP层、所述N型AlInP层、所述多量子阱层、所述P型AlInP层和所述P型GaP层,其中,所述电流调整层为N型AlGaAs层;
在所述P型GaP层上制作所述全方位反光镜层,将所述全方位反光镜层粘合到所述衬底上,并依次去掉所述GaAs衬底和所述腐蚀停层;
刻蚀所述N型GaAs层、所述电流调整层和所述电流阻挡层,得多个所述柱状孔,氧化每个所述柱状孔的内壁,并氧化所述电流阻挡层和所述电流调整层内的多个所述柱状孔的周围,形成围绕在每个所述柱状孔周围的被氧化区域,所述电流阻挡层中的所述被氧化区域连成一片且覆盖所述第二电极的下方的中部区域;
在每个所述柱状孔内填入绝缘材料,并制作所述第一电极和所述第二电极,所述第二电极位于多个所述柱状孔的上方,且所述第二电极的尺寸大于每个所述柱状孔的尺寸。
CN201510093582.7A 2015-03-03 2015-03-03 一种倒装结构的发光二极管芯片及其制备方法 Active CN104795477B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510093582.7A CN104795477B (zh) 2015-03-03 2015-03-03 一种倒装结构的发光二极管芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510093582.7A CN104795477B (zh) 2015-03-03 2015-03-03 一种倒装结构的发光二极管芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN104795477A true CN104795477A (zh) 2015-07-22
CN104795477B CN104795477B (zh) 2017-06-27

Family

ID=53560151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510093582.7A Active CN104795477B (zh) 2015-03-03 2015-03-03 一种倒装结构的发光二极管芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN104795477B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106784218A (zh) * 2016-12-13 2017-05-31 华灿光电(浙江)有限公司 一种led芯片及其制作方法
CN112563378A (zh) * 2020-12-11 2021-03-26 西安立芯光电科技有限公司 一种氧化增光二极管制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321775A1 (en) * 2008-06-26 2009-12-31 Ghulam Hasnain LED with Reduced Electrode Area
CN101714605A (zh) * 2009-11-25 2010-05-26 山东华光光电子有限公司 带电流调整层的AlGaInP系LED芯片及其制备方法
CN102569575A (zh) * 2010-12-22 2012-07-11 上海蓝光科技有限公司 一种发光二极管芯片结构
CN103107254A (zh) * 2011-11-14 2013-05-15 鼎元光电科技股份有限公司竹南分公司 具有复数个贯穿孔洞的电流阻断层的发光二极管结构
CN103730556A (zh) * 2013-12-31 2014-04-16 安徽三安光电有限公司 发光二极管芯片及其制作方法
US20150048303A1 (en) * 2013-08-16 2015-02-19 Lextar Electronics Corporation Light-emitting diode and method for manufacturing thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321775A1 (en) * 2008-06-26 2009-12-31 Ghulam Hasnain LED with Reduced Electrode Area
CN101714605A (zh) * 2009-11-25 2010-05-26 山东华光光电子有限公司 带电流调整层的AlGaInP系LED芯片及其制备方法
CN102569575A (zh) * 2010-12-22 2012-07-11 上海蓝光科技有限公司 一种发光二极管芯片结构
CN103107254A (zh) * 2011-11-14 2013-05-15 鼎元光电科技股份有限公司竹南分公司 具有复数个贯穿孔洞的电流阻断层的发光二极管结构
US20150048303A1 (en) * 2013-08-16 2015-02-19 Lextar Electronics Corporation Light-emitting diode and method for manufacturing thereof
CN103730556A (zh) * 2013-12-31 2014-04-16 安徽三安光电有限公司 发光二极管芯片及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106784218A (zh) * 2016-12-13 2017-05-31 华灿光电(浙江)有限公司 一种led芯片及其制作方法
CN106784218B (zh) * 2016-12-13 2019-10-29 华灿光电(浙江)有限公司 一种led芯片及其制作方法
CN112563378A (zh) * 2020-12-11 2021-03-26 西安立芯光电科技有限公司 一种氧化增光二极管制作方法
CN112563378B (zh) * 2020-12-11 2022-02-25 西安立芯光电科技有限公司 一种氧化增光二极管制作方法

Also Published As

Publication number Publication date
CN104795477B (zh) 2017-06-27

Similar Documents

Publication Publication Date Title
CN103165771B (zh) 一种具有埋入式孔洞结构的氮化物底层及其制备方法
CN102822996B (zh) 半导体发光器件
KR20110013325A (ko) 나노 패턴화 기판 및 에피택시 구조체
US20130193406A1 (en) Light emitting diode and fabrication method thereof
CN103227258A (zh) 图案化基板及堆栈发光二极管结构
CN102024898B (zh) 发光二极管及其制造方法
CN104752117A (zh) 一种垂直发射AlGaAs/GaAs纳米线的NEA电子源
CN106910799A (zh) 一种发光二极管的制备方法
CN102024888A (zh) 一种发光二极管及其制作方法
CN102064245A (zh) 发光二极管制造方法
CN102130245A (zh) 发光二极管及其制造方法
KR20150061544A (ko) 나노구조 반도체 발광소자
CN105304737B (zh) 一种可控阵列纳米线太阳能电池及其制备方法
KR20070068061A (ko) 발광 다이오드 및 그 제조방법
CN104795477A (zh) 一种倒装结构的发光二极管芯片及其制备方法
CN104576845A (zh) 一种图形化的蓝宝石衬底的制造方法
CN102651438B (zh) 衬底、该衬底的制备方法及具有该衬底的芯片
CN105449057A (zh) 一种集成多孔状反射层的发光二极管
CN103137800B (zh) 一种发光二极管制作方法
KR100646570B1 (ko) 발광 다이오드 및 그 제조방법
CN104617198A (zh) 利用ito区域性方阻变化改善电流扩展的发光二极管及制作方法
CN108565315A (zh) 具有纹理化前表面和/或背表面的薄膜半导体光电器件
US9887322B2 (en) Light-emitting device
CN104409595A (zh) 具有电流阻挡结构的垂直发光二极管及其制造方法
CN203967108U (zh) 一种发光二极管芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant