CN104778139B - 微控制器装置及其动作控制方法 - Google Patents

微控制器装置及其动作控制方法 Download PDF

Info

Publication number
CN104778139B
CN104778139B CN201510009314.2A CN201510009314A CN104778139B CN 104778139 B CN104778139 B CN 104778139B CN 201510009314 A CN201510009314 A CN 201510009314A CN 104778139 B CN104778139 B CN 104778139B
Authority
CN
China
Prior art keywords
peripheral circuit
peripheral
cpu
action
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510009314.2A
Other languages
English (en)
Other versions
CN104778139A (zh
Inventor
曾雌正人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN104778139A publication Critical patent/CN104778139A/zh
Application granted granted Critical
Publication of CN104778139B publication Critical patent/CN104778139B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2025—Failover techniques using centralised failover control functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2033—Failover techniques switching over of hardware resources

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Power Sources (AREA)
  • Programmable Controllers (AREA)
  • Information Transfer Systems (AREA)
  • Microcomputers (AREA)

Abstract

本发明提供一种微控制器装置，其在1个芯片内包括CPU、根据触发信号启动并执行规定处理的多个外围电路以及控制所述多个外围电路启动的外围控制单元，多个外围电路的至少一个外围电路对外部装置的动作进行控制，并具有：结束判定单元，其判定外部装置的动作是否正常结束；以及结束控制单元，其在由结束判定单元判定为外部装置的动作是正常结束时，使该外围电路进入下一触发信号的待机状态，在判定为不是正常结束时，产生针对CPU的中断信号。

Description

微控制器装置及其动作控制方法
相关申请的交叉引用
本申请要求基于2014年1月9日提交的日本专利申请第2014－002725号的优先权，该基准申请的内容全部并入到本申请中。
技术领域
本发明涉及微控制器装置及其动作控制方法。
背景技术
现有技术中提供了如下技术，即，为了提供在要连接多个微型计算机的情况下也不需要追加缓冲电路的微控制器，而使微控制器具有多个外围电路，设置在这些外围电路与输入输出端子之间的缓冲电路以及对外部信号控制缓冲电路的导通进行控制的控制电路(例如，参照日本特开平04－117585号公报)。
包括上述专利文献这记载的技术在内提出了考虑与外围电路的对应，装入到各种电子设备中的各种微型计算机(以下称作“微控制器”)。在这种微控制器中，在1芯片内除CPU(Central Processing Unit：中央处理器)以外，还包括计时器和各种外部接口。
在近年的微控制器中，为了进一步减小耗电，设法尽量使CPU不工作。作为其中之一，有不经由CPU仅在外围电路间进行外围电路的启动控制的技术。然而，在该技术中，仅将各外围电路的事件输出用于其他外围电路的启动。因此，为了检测微控制器的外部装置的状态异常，必须高频度地启动CPU，其结果，存在CPU的电力消耗增加这样的不良情况。
发明内容
本发明是鉴于上述情况而做出的，其目的是提供能够尽力抑制CPU的电力消耗并且能够使各外围电路之间的协作操作连续执行的微控制器装置及其动作控制方法。
本发明提供一种微控制器装置，其在1个芯片内包括CPU、根据触发信号启动并执行规定处理的多个外围电路以及控制所述多个外围电路启动的外围控制单元，其特征在于，所述多个外围电路的至少一个外围电路对外部装置的动作进行控制，并具有：结束判定单元，其判定所述外部装置的动作是否正常结束；以及结束控制单元，其在由所述结束判定单元判定为所述外部装置的动作是正常结束时，使该外围电路进入下一触发信号的待机状态，在判定为不是正常结束时，产生针对所述CPU的中断信号。
本发明提供一种微控制器装置的动作控制方法，其中，所述微控制器装置在1个芯片内包括CPU、根据触发信号启动并执行规定处理的多个外围电路以及控制所述多个外围电路的启动的外围控制单元，所述动作控制方法的特征在于，使所述多个外围电路中的至少一个外围电路对外部装置的动作进行控制，并包括：结束判定步骤，其判定所述外部装置的动作是否正常结束；以及结束控制步骤，其在由所述结束判定步骤判定为所述外部装置的动作是正常结束时，使该外围电路进入下一触发信号的待机状态，在判定为不是正常结束时，对所述CPU产生中断信号。
附图说明
图1是表示将本发明的一个实施方式的MCU与外部的闪存ROM以及传感器连接的系统的结构的框图。
图2是表示该实施方式的MCU的详细的电路结构的框图。
图3是表示该实施方式的串行接口的内部电路结构的框图。
图4是表示该实施方式的外围链路控制器(PLC)的内部电路结构的框图。
图5是表示该实施方式的在传感器与RAM以及闪存ROM之间收发的一系列数据的流向的图。
图6是表示该实施方式的通过CPU检测外部装置的状态异常的处理内容的流程图。
图7A至图7D是表示该实施方式的、MCU内与外部装置的动作时刻的时序图。
图8是表示该实施方式的在选择器中设定的各种信号的输入目的地和触发信号的输出目的地的关系的图。
图9A和图9B是表示该实施方式的第1串行接口执行的协议的图。
图10A和图10B是表示该实施方式的第2串行接执行的协议的图。
具体实施方式
以下，对本发明的一个实施方式的微控制器装置(以下称作“MCU”)进行说明。
图1是表示本实施方式的将MCU21与外部的闪存ROM22以及传感器23连接的系统的结构的框图。在该图中，闪存ROM22是用于保存数据的非易失性存储器。传感器23进行各种感应，并输出获取的数据。
MCU21被供给动作时钟(CLK)和复位(RESET)信号。MCU21和传感器23通过第1串行接口连接，并且从MCU21向传感器23供给芯片选择信号CS－1。同样地，MCU21和闪存ROM22通过第2串行接口连接，并且从MCU21向闪存ROM22供给芯片选择信号CS－2。
图2是表示上述MCU21的详细的电路结构的框图。MCU21包括CPU内核31、RAM32、闪存程序存储器33、第1DMA控制器34、以及第2DMA控制器35、第1串行接口(I/F)36、第2串行接口(I/F)37、多用途接口(I/F)38、第1计时器/计数器39、第2计时器/计数器40、以及第3计时器/计数器41。
所述各电路通过CPU总线CB及作为外围链路总线(peripheral link bus)的外围反射系统PRS进行总线连接。
CPU内核31是根据处理程序进行各种运算和处理的中央运算装置。RAM32是暂时保存数据的工作存储器。闪存程序存储器33是保存上述CPU内核31执行的处理程序的非易失性存储器。
第1DMA控制器34和第2DMA控制器35分别是例如控制MCU21内部的各外围电路与存储器之间的直接数据传输(DMA：直接内存存取)的控制器。第1DMA控制器34进行作为外围电路的上述第1串行接口36与上述RAM32之间的DMA控制。第2DMA控制器35进行作为外围电路的第2串行接口37与RAM32之间的DMA控制。
上述第1串行接口36与上述传感器23连接。上述第2串行接口37与上述闪存ROM22连接。
上述多用途接口38向上述传感器23和闪存ROM22输出上述芯片选择信号CS－1、CS－2。
上述第1计时器/计数器39、上述第2计时器/计数器40、以及第3计时器/计数器41是具有计时器和计数器的功能的外围电路。
上述外围反射系统PRS内置下述的外围链路控制器(PLC)42。该外围链路控制器42接收各外围电路的条件一致信号，并控制各外围电路。
图3是共同表示作为外围电路的上述第1串行接口36以及第2串行接口37的内部电路结构的框图。
第1串行接口36以及第2串行接口37用作连接MCU21和外部装置、例如闪存ROM22和传感器23的装置。
第1串行接口36和第2串行接口37内包括控制及寄存器11、作为接收缓冲区的Rx缓冲区12、波特振荡器13、作为发送缓冲区的Tx缓冲区14、接收用的Rx移位寄存器15、发送用的Tx移位寄存器16、状态检测电路51、指令及地址电路52、以及选择器53。
控制及寄存器11根据来自上述外围链路控制器42的触发信号，使设定为基于CPU总线CB的数据传输动作启动。
上述波特振荡器13振荡的动作时钟被提供给上述Rx移位寄存器15以及Tx移位寄存器16，并且被输出到该第1串行接口36和第2串行接口37外。
上述Rx移位寄存器15保持接收(Rx)数据并向上述Rx缓冲区12以及状态检测电路51输出。Rx缓冲区12向上述CPU总线CB和外围反射系统PRS输出缓冲内容，另一方面，在缓冲内容已满时，向串行接口10外输出Rx缓冲区已满(Full)信号。
另一方面，从上述外围反射系统PRS或CPU总线CB供给的发送(Tx)数据经由上述Tx缓冲区14以及选择器53，而由Tx移位寄存器16保持后，被输出到串行接口10外。另外，上述Tx缓冲区14在缓冲内容变空的时刻，向串行接口10外的上述DMA控制器34、35输出Tx缓冲区为空(Empty)信号。
在图3中，当从外围反射系统PRS的外围链路控制器42向控制及寄存器11供给触发信号时，Rx移位寄存器15保持从外部装置接收的接收(Rx)数据，并向Rx缓冲区12以及状态检测电路51输出。
该状态检测电路51也与上述CPU总线CB连接，并进行外部装置的状态检查，在检测到出错时，向上述CPU内核31输出中断用的出错INT信号。
指令及地址电路52与CPU总线CB连接，在数据输送的前后向选择器53输出必要的地址和指令等。
上述选择器53选择Tx缓冲区14、以及指令及地址电路52的输出，将该输出经由上述Tx移位寄存器16，作为发送(Tx)数据，向外部装置输出。
图4是表示上述外围链路控制器(PLC)42的内部结构的框图。
从上述CPU内核31经由CPU总线CB对控制及寄存器61进行设定。另外，从各外围电路向选择器62输入计数一致信号以及DMA输送结束信号。选择器62根据上述控制及寄存器61中的寄存器设定和来自各外围电路的信号，向各外围电路输出启动用的触发信号。
接下来，对上述实施方式的动作进行说明。
此外，在本实施方式中，如图5所示，利用计时器，定期从MCU21外部的传感器23接收测量数据，每接收四次，将该四次的测量数据保存在MCU21外部的闪存ROM22中，并将这种向闪存ROM22进行的输送处理重复四次。
图6表示将MCU21内的CPU内核31从闪存程序存储器33读出的程序在RAM32中展开并执行的、用于检测外部装置的状态异常的一系列的动作内容。
在处理初始，CPU内核31进行计时器的设定(步骤S201)、传感器关联的设定(步骤S202)、闪存ROM关联的设定(步骤S203)、以及外围链路控制器(PLC)42关联的设定(步骤S204)和中断的许可设定(步骤S205)。图7A表示此时的CPU内核31和第1计时器/计数器39、第2计时器/计数器40、以及第3计时器/计数器41的动作时刻。
关于上述步骤S201的对计时器的设定，例如，在第1计时器/计数器39中设定“1[秒]”时，每1[秒]，从第1计时器/计数器39向外围链路控制器(PLC)42的选择器62发送计时器计数结束信号。
在第2计时器/计数器40中设定接收次数的计数值“4”，则每进行4次计数时，向外围链路控制器(PLC)42的选择器62发送一致信号。另外，在第3计时器/计数器41中设定输送次数的计数值“4”，每进行4次计数时，向外围链路控制器(PLC)42的选择器62发送一致信号，并向CPU内核31指示结束中断。
在上述步骤S202的对传感器关联的设定中，设定传感器23的测量内容，并且设定数据的输送方法。同时，进行对第1DMA控制器34的设定，并在第1串行接口36与RAM32之间实现直接存储器存取。
在上述步骤S203的对闪存ROM关联的设定中，进行闪存ROM22的初始化。同时，进行第2DMA控制器35的设定，在第2串行接口37与RAM32之间实现DMA动作。
在上述步骤S204的对外围链路控制器(PLC)42关联的设定中，如上述图4所示，进行在选择器62中输入的信号、以及输出的触发信号的设定。
图8是表示此时在选择器62中设定的各种信号的输入目的地和触发信号的输出目的地之间的关系的图。作为各种信号的输入目的地，定义外围电路的对象和输入信号的内容。
在上述步骤S205的中断的许可设定中，许可来自第3计时器/计数器41的结束中断、以及来自第1串行接口36和第2串行接口37双方的出错中断。
所述一系列的设定结束之后，CPU内核31的状态进入休眠模式，CPU内核31成为中断待机状态(步骤S206)。图7B表示此时的CPU内核31和各计时器/计数器39～41、以及传感器23中的动作时刻。
即，由于来自第1计时器/计数器39的每1[秒]的计时器计数结束信号，外围链路控制器(PLC)42为了启动第1串行接口36，输出触发信号。
图9表示上述第1串行接口36执行的协议。第1串行接口36将按照图9A所示的步骤获得的来自传感器23的测量数据，如图9B所示输送并保存到RAM32。
此时，第1串行接口36仅当测量数据输送时向上述第1DMA控制器34输出Rx缓冲区已满信号，由此执行DMA动作。
第1串行接口36内的状态检测电路51在测量数据输送之后，检测所输入的状态，当出错时，发出中断信号并输出给CPU内核31。
另外，当没有出错时，使处理结束，成为下一触发信号的待机状态。此时，第1DMA控制器34在规定的输送数的DMA动作结束的时刻，向外围链路控制器(PLC)42输出DMA输送结束信号。在外围链路控制器(PLC)42中，向第2计时器/计数器40输出用于计数的触发信号。
当第1串行接口36与RAM32之间的DMA动作被执行4次，第2计时器/计数器40的计数值为“4”时，第2计时器/计数器40向外围链路控制器(PLC)42发出计数一致信号。外围链路控制器(PLC)42接收到计数一致信号之后，向第2串行接口37发出用于启动的触发信号。
第2串行接口37接收来自外围链路控制器(PLC)42的触发信号，按照图10A所示的协议与CPU内核31外部的闪存ROM22进行通信，并如图10B所示将保存在MCU21内部的RAM32中的4次的测量数据向外部的闪存ROM22输送。图7C表示此时由MCU21的外部的传感器23和闪存ROM22执行的各动作时刻。
同时，第2串行接口37仅当测量数据输送时向上述第2DMA控制器35输出Tx缓冲区为空信号，由此执行DMA动作。
第2串行接口37内的状态检测电路51在测量数据输送之后，检查所输入的状态，当出错时，发出中断信号并输出给CPU内核31。
另外，当没有出错时，使处理结束，成为下一触发信号的待机状态。此时，第2DMA控制器35在规定的输送数的DMA动作结束的时刻，向外围链路控制器(PLC)42输出DMA输送结束信号。在外围链路控制器(PLC)42中，向第3计时器/计数器41输出用于计数的触发信号。
当第2串行接口37与RAM32之间的DMA动作被执行4次，第3计时器/计数器41的计数值为“4”时，第3计时器/计数器41向CPU内核31发出处理结束的中断一致信号。图7D表示MCU21外部的闪存ROM22中的输送动作和MCU21内的CPU内核31的状态。
接收到中断信号的CPU内核31根据信号的内容确认中断原因，当出错时(步骤S207，是)，执行出错应对处理之后(步骤S208)，使一系列的处理结束。
此外，在上述动作中，对使用串行接口36、37外部的计时器/计数器39～41作为对输送数进行计数的计数器的情况进行了说明，但也可以对数据进行输送的串行接口36、37自身在内部具备对输送数进行计数的计数器。
该情况下，由于串行接口的外部不需要具有用于计数器的电路，因此能够进一步简化MCU的电路结构。
根据如上详细叙述的本实施方式，CPU内核31不需要针对每个输送动作，执行MCU21内部的各外围电路和外部装置的启动、错误处理，由此能够尽可能抑制CPU内核31的电力消耗，并且可连续执行各外围电路之间的协同动作。
另外，在上述实施方式中，通过设定外围电路执行的处理的结束条件，在满足所设定的结束条件的时刻，产生结束条件一致信号，利用外围链路控制器(PLC)42进行设定，使得被输入了结束条件一致信号的外围电路将该信号作为触发信号而启动，不经由CPU内核31而使MCU21内部的多个外围电路、以及MCU21外部的装置的启动协同动作，因此能够更显著地抑制CPU内核31的电力消耗。
另外，在上述实施方式中，在处理初始，CPU内核31根据存储在闪存程序存储器33中的动作程序执行上述结束条件的设定和外围电路的设定，因此能够灵活地可变地设定MCU21的动作。
此外，在上述实施方式中，在MCU21内具备的多个外围电路与MCU21外部的闪存ROM22、传感器23等装置之间进行数据输送时，CPU内核31自身进入休眠模式的状态，因此能够大幅减小固定的进程中CPU内核31中的电力消耗。
另外，能够进行构成MCU21的串行接口、多用途接口、计时器/计数器等外围电路的数目、是否在串行接口内设置计数器电路、是否在外围反射系统PRS总线内配置外围链路控制器42诸如此类的各种变形，而不旨在限制本发明。
另外，本发明不限于上述的实施方式，在实施阶段，在不脱离其主旨的范围内能够进行各种变形。另外，在上述的实施方式中执行的功能也可以尽可能适当组合实施。上述的实施方式中包含各种阶段，通过所公开的多个构成要素的适当组合，能够提取各种发明。例如，即使从实施方式所示的全部构成要素中删除若干构成要素，只要能够产生效果，则删除了该构成要素的结构也能够作为发明被提取。

Claims (5)

1.一种微控制器装置，其在1个芯片内包括CPU、根据触发信号启动并执行规定处理的多个外围电路以及控制所述多个外围电路启动的外围控制单元，其特征在于，
所述多个外围电路的至少一个外围电路对外部装置的动作进行控制，并具有：
结束判定单元，其判定所述外部装置的动作是否正常结束；以及
结束控制单元，其在由所述结束判定单元判定为所述外部装置的动作是正常结束时，使该外围电路进入下一触发信号的待机状态，在判定为不是正常结束时，产生针对所述CPU的中断信号，
所述外围控制单元向所述多个外围电路中的一个外围电路发送用于使该外围电路启动的触发信号，不经由所述CPU而使该微控制器装置内部的所述多个外围电路的启动和外部装置的动作控制协同动作。
2.根据权利要求1所述的微控制器装置，其特征在于，
具有所述结束判定单元和结束控制单元的外围电路还包括：
结束条件设定单元，其设定该外围电路执行的处理的结束条件；以及
结束条件一致信号产生单元，其在满足由所述结束条件设定单元设定的结束条件时，产生结束条件一致信号，
所述外围控制单元还包括：外围设定单元，其设定，在被输入所述外围电路产生的所述结束条件一致信号时，将该结束条件一致信号作为触发信号发送给所述多个外围电路中的相应的外围电路。
3.根据权利要求2所述的微控制器装置，其特征在于，
所述结束条件设定单元和所述外围设定单元由所述CPU进行设定。
4.根据权利要求1所述的微控制器装置，其特征在于，
在所述多个外围电路的动作过程中，所述CPU为休眠状态。
5.一种微控制器装置的动作控制方法，其中，所述微控制器装置在1个芯片内包括CPU、根据触发信号启动并执行规定处理的多个外围电路以及控制所述多个外围电路的启动的外围控制单元，所述动作控制方法的特征在于，
使所述多个外围电路中的至少一个外围电路对外部装置的动作进行控制，并包括：
结束判定步骤，其判定所述外部装置的动作是否正常结束；以及
结束控制步骤，其在由所述结束判定步骤判定为所述外部装置的动作是正常结束时，使该外围电路进入下一触发信号的待机状态，在判定为不是正常结束时，对所述CPU产生中断信号，
所述外围控制单元向所述多个外围电路中的一个外围电路发送用于使该外围电路启动的触发信号，不经由所述CPU而使该微控制器装置内部的所述多个外围电路的启动和外部装置的动作控制协同动作。
CN201510009314.2A 2014-01-09 2015-01-08 微控制器装置及其动作控制方法 Expired - Fee Related CN104778139B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-002725 2014-01-09
JP2014002725A JP2015132894A (ja) 2014-01-09 2014-01-09 マイクロコントローラ装置及びその動作制御方法

Publications (2)

Publication Number Publication Date
CN104778139A CN104778139A (zh) 2015-07-15
CN104778139B true CN104778139B (zh) 2018-09-04

Family

ID=53495252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510009314.2A Expired - Fee Related CN104778139B (zh) 2014-01-09 2015-01-08 微控制器装置及其动作控制方法

Country Status (3)

Country Link
US (1) US9606852B2 (zh)
JP (1) JP2015132894A (zh)
CN (1) CN104778139B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110069432B (zh) * 2018-01-22 2023-03-24 小华半导体有限公司 带有数据处理功能的外围电路互连系统及其联动方法
JP7104314B2 (ja) * 2018-06-28 2022-07-21 ミツミ電機株式会社 電子制御用半導体集積回路装置およびガスコンロ電子制御装置
CN114978323B (zh) * 2021-02-26 2023-12-01 青岛海信宽带多媒体技术有限公司 一种光模块及信号处理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539917A (en) * 1989-11-03 1996-07-23 Compaq Computer Corporation Computer system having circuitry interfacing a DMA controller directly with a parallel port having specific timing control to allow printing operation without microprocessor intervention
CN1542620A (zh) * 2003-04-30 2004-11-03 ���µ�����ҵ��ʽ���� 微计算机
CN101261609A (zh) * 2007-03-08 2008-09-10 株式会社瑞萨科技 数据处理器及控制系统
CN101558396A (zh) * 2006-12-15 2009-10-14 密克罗奇普技术公司 直接存储器存取控制器
CN102799396A (zh) * 2012-07-22 2012-11-28 北京忆恒创源科技有限公司 存储设备、中断控制方法以及供电时间测量方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2723604B2 (ja) * 1989-04-14 1998-03-09 日本電気株式会社 データ処理装置
US6408346B1 (en) * 1989-11-03 2002-06-18 Compaq Computer Corporation System for communicating with an external device using a parallel port with DMA capabilities and for developing a signal to indicate the availability of data
JPH04117585A (ja) 1990-09-07 1992-04-17 Nec Corp マイクロコンピュータ
JPH05307617A (ja) * 1992-04-28 1993-11-19 Mitsubishi Electric Corp 半導体装置
US6735720B1 (en) * 2000-05-31 2004-05-11 Microsoft Corporation Method and system for recovering a failed device on a master-slave bus
US20050187663A1 (en) * 2001-03-29 2005-08-25 Luder Heidemann Maintenance method and device
US20030056036A1 (en) * 2001-09-14 2003-03-20 Carlton Gary Don Apparatus and method for testing universal serial bus communication
US7707349B1 (en) * 2006-06-26 2010-04-27 Marvell International Ltd. USB isochronous data transfer for a host based laser printer
US7822899B2 (en) 2007-03-08 2010-10-26 Renesas Electronics Corporation Data processor and control system
US9128838B2 (en) * 2013-08-02 2015-09-08 Infineon Technologies Ag System and method of high integrity DMA operation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539917A (en) * 1989-11-03 1996-07-23 Compaq Computer Corporation Computer system having circuitry interfacing a DMA controller directly with a parallel port having specific timing control to allow printing operation without microprocessor intervention
CN1542620A (zh) * 2003-04-30 2004-11-03 ���µ�����ҵ��ʽ���� 微计算机
CN101558396A (zh) * 2006-12-15 2009-10-14 密克罗奇普技术公司 直接存储器存取控制器
CN101261609A (zh) * 2007-03-08 2008-09-10 株式会社瑞萨科技 数据处理器及控制系统
CN102799396A (zh) * 2012-07-22 2012-11-28 北京忆恒创源科技有限公司 存储设备、中断控制方法以及供电时间测量方法

Also Published As

Publication number Publication date
CN104778139A (zh) 2015-07-15
US20150193292A1 (en) 2015-07-09
JP2015132894A (ja) 2015-07-23
US9606852B2 (en) 2017-03-28

Similar Documents

Publication Publication Date Title
EP3499377B1 (en) Storage controller, storage device including the same, and operation method of storage controller
US8914551B2 (en) Sensor polling unit for microprocessor integration
CN104267707B (zh) 一种环境数据多点实时采集系统
CN104778139B (zh) 微控制器装置及其动作控制方法
KR102170644B1 (ko) 낮은 레벨 프로그래밍 가능한 시퀀서와 조합한 범용 프로그래밍 가능한 프로세서를 사용한 비휘발성 메모리 채널 제어
US9778971B2 (en) Slave device, master device, and communication method
US11494324B2 (en) Daisy chain streaming mode
EP3324269B1 (en) Single-chip microcomputer system, and reset method for single-chip microcomputer system
US9529686B1 (en) Error protection for bus interconnect circuits
CN103941619A (zh) 一种基于fpga可重构的微机保护的开发平台
CN103914415B (zh) 调整输入/输出接口
CN110032532B (zh) 一种基于定时中断触发的主从式串口通讯方法
CN104636289A (zh) 半导体装置
US20160350024A1 (en) Integrated circuit chip and method therefor
US20220398211A1 (en) Input/output unit for data acquisition with a field-bus system
CN103810051A (zh) 一种看门狗异常恢复装置及方法
CN105468549A (zh) 芯片装置及其电子系统
CN105700915A (zh) 一种兼顾看门狗功能和监测软件烧写功能的方法和装置
CN106980513A (zh) 一种双引导文件的切换方法及装置
CN103699462B (zh) 一种具有可靠性设计的单片机系统
CN105373495B (zh) 半导体装置、电池监视系统以及半导体装置的地址设定方法
JP5549627B2 (ja) マイクロコンピュータ
CN106484640A (zh) 一种基于fpga和dsp的高速串行用户接口电路
CN106373361A (zh) 无线采集传输设备和方法
CN108228262B (zh) 一种TigerSharc DSP快速加载方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180904

Termination date: 20220108