CN104767701A

CN104767701A - 带有sof、eof和egt的整帧数据解调方法及电路

Info

Publication number: CN104767701A
Application number: CN201410005071.0A
Authority: CN
Inventors: 王永流
Original assignee: Shanghai Huahong Integrated Circuit Co Ltd
Current assignee: Shanghai Huahong Integrated Circuit Co Ltd
Priority date: 2014-01-06
Filing date: 2014-01-06
Publication date: 2015-07-08
Anticipated expiration: 2034-01-06
Also published as: CN104767701B

Abstract

本发明公开了一种带有SOF、EOF和EGT的整帧数据解调方法，针对ISO/IEC14443typeB协议规定的106k波特率或212k波特率BPSK副载波特点，在数据期间用开窗法解调数据，得到数据期翻转结果信号；在SOF,EOF,EGT期间，根据位周期检测得到SOF、EOF和EGT翻转点检测结果信号并对其进行延迟，使其与所述数据期翻转结果信号匹配，完成整帧数据的解调。本发明还公开了一种带有SOF、EOF和EGT的整帧数据解调电路，包括：基准ETU计数器，翻转时机延迟阵列电路，翻转结果延迟阵列电路，数据解调产生模块。本发明既能降低误码率，又能为后续模块对帧结构的判断提供准确和完整的副载波解调信号。

Description

带有SOF、EOF和EGT的整帧数据解调方法及电路

技术领域

本发明涉及一种带有SOF、EOF和EGT的整帧数据解调方法。本发明还涉及一种带有SOF、EOF和EGT的整帧数据解调电路。其中，SOF、EOF和EGT是ISO/IEC14443typeB协议（以下简称“协议”）规定的同步信息，分别表示帧同步头、帧额外保护时间和帧尾。详细内容可参阅ISO/IEC14443-1，2，3中的定义。

背景技术

随着物联网技术的发展，越来越多的行业将电子标签RFID（射频识别）附着在物品上形成识别系统，而读卡机芯片也逐渐在物联网的整个系统体系中发挥着关键作用。而支持近场识别的ISO/IEC14443协议规定的typeB（类型B）类通信协议的卡片因其对负载调制深度的可调性及软件抗冲突流程等特点不断增多，非接读卡机芯片对typeB类两相相位编码解调时除了要对每个位周期固定副载波个数的数据期进行解调，也要对协议的同步信息SOF、EOF、EGT等进行正确的解析。

发明内容

本发明要解决的技术问题是提供一种带有SOF、EOF和EGT的整帧数据解调方法，既能降低误码率，又能为后续模块对帧结构的判断提供准确和完整的副载波解调信号；为此，本发明还要提供一种带有SOF、EOF和EGT的整帧数据解调电路。

为解决上述技术问题，本发明的带有SOF、EOF和EGT的整帧数据解调方法，是对符合ISO/IEC14443typeB协议规定的波特率为106k或212k的BPSK副载波进行整帧数据解调；针对106k波特率或212k波特率BPSK（二相相移键控）副载波特点，在数据期间用开窗法解调数据，得到数据期翻转结果信号（脉冲信号）；在SOF,EOF,EGT期间，根据位周期检测得到SOF、EOF和EGT翻转点检测结果信号（脉冲信号）并对其进行延迟，使其与所述数据期翻转结果信号匹配，完成整帧数据的解调。

所述带有SOF、EOF和EGT的整帧数据解调电路，是对符合ISO/IEC14443typeB协议规定的波特率为106k或212k的BPSK副载波进行整帧数据解调；包括：

一基准ETU（基本时间单位，1个etu为9.472μs）计数器，根据标准位周期进行计数，产生数据翻转时机信号，和检测SOF、EOF、EGT翻转点的检测启动信号；用于对SOF、EOF和EGT期间的判断，以及控制对所述检测启动信号的延迟；

一翻转时机延迟阵列电路，根据当前通信的波特率106k或212k，设定对检测SOF、EOF和EGT翻转点的所述检测启动信号进行4拍或者8拍寄存；产生1bit（比特）SOF、EOF和EGT使能信号；

一翻转结果延迟阵列电路，根据当前通信的波特率106k或212k，设定对输入的SOF、EOF和EGT翻转点检测结果信号进行4拍或者8拍寄存；产生SOF、EOF和EGT翻转点脉冲信号；

一数据解调产生模块，根据1bit SOF、EOF和EGT使能信号，和数据翻转时机信号，以及SOF、EOF和EGT翻转点脉冲信号和数据期翻转结果信号，判决是SOF、EOF和EGT翻转，还是数据翻转，最终给出1bit BPSK副载波解调数据，即输出整帧解调数据。

本发明的方法和电路，在实现开窗法的固定第8个BPSK副载波根据相关结果确定翻转点的情况下，将SOF、EGT和EOF期间的不固定BPSK副载波翻转的情况统一在一起完成整帧数据的解调。这样既保留了数据期间选择第8个BPSK副载波是否翻转的策略，降低了误码率，同时又把SOF、EGT和EOF通过延迟阵列统一到整帧数据中，为后续模块对帧结构的判断提供准确和完整的BPSK副载波解调信号。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是带有SOF、EOF和EGT的整帧数据解调电路原理框图；

图2是图1中翻转时机延迟阵列电路原理图；

图3是图1中数据解调产生模块原理图；

图4是106k波特率时数据期相关解调波形图；

图5是106k波特率时SOF期相关解调波形图。

具体实施方式

所述带有SOF、EOF和EGT的整帧数据解调方法，是对符合ISO/IEC14443typeB协议规定的波特率为106k或212k的BPSK副载波进行整帧数据解调，其基本构思是，在数据期保持开窗法数字相关解调，而在SOF、EOF和EGT期间根据给出的翻转点，用延迟阵列将SOF、EOF和EGT期间的翻转信息与数据开窗法解调的翻转信息匹配在一起，完成整帧数据的解调。所述开窗法，即根据一个位周期的固定副载波的个数，选择某个或者几个副载波进行相关计算。所述数字相关解调，即根据与基准副载波的相似度来判决是正向的基准副载波，还是反向的基准副载波。所述基准副载波，即副载波边界选定后以边界为计数零点产生一个理想的847k副载波参考信号。

结合图1所示，所述带有SOF、EOF和EGT的整帧数据解调电路，是对符合ISO/IEC14443typeB协议规定的波特率为106k或212k的BPSK副载波进行整帧数据解调；包括：

一基准ETU计数器，根据标准位周期进行计数，用于产生数据相关窗口（即图1中数据相关计算逻辑电路）所需的数据翻转时机信号，和用于SOF、EOF和EGT翻转点检测逻辑电路检测SOF、EOF、EGT翻转点的检测启动信号。所述数据翻转时机信号同时作为“数据期使能信号”。

一翻转时机延迟阵列电路，根据当前通信的波特率106k或212k，设定对检测SOF、EOF和EGT翻转点的所述检测启动信号进行4拍或者8拍寄存；产生1bit SOF、EOF和EGT使能信号。

一翻转结果延迟阵列电路，根据当前通信的波特率106k或212k，设定对所述SOF、EOF和EGT翻转点检测逻辑电路输出的SOF、EOF和EGT翻转点检测结果信号进行4拍或者8拍寄存；产生SOF、EOF和EGT翻转点脉冲信号（即图1中的翻转信号）。

延迟阵列电路的作用是用以匹配因数据期间开窗法解调导致的数据解调的8个或者4个基准副载波的解调延迟。

一数据解调产生模块，根据1bit SOF、EOF和EGT使能信号，和数据期使能信号，以及SOF、EOF和EGT翻转点脉冲信号和所述数据相关计算逻辑电路产生的数据期间的数据相关结果信号（即数据期翻转结果信号），判决是SOF、EOF和EGT翻转，还是数据翻转，最终给出1bit BPSK副载波解调数据，即输出整帧解调数据。

所述基准ETU计数器，是检测基准副载波的个数。根据计数值和ISO/IEC14443typeB协议的帧结构特点，产生检测SOF、EOF、EGT翻转点的检测启动信号和数据翻转时机信号。

结合图2所示，所述翻转时机延迟阵列电路由8个D触发器DCF1～DCF8和8个选择器mux1～mux8，以及一输出选择器mux9组成。

每个D触发器和一个选择器构成一位寄存器，8个D触发器DCF1～DCF8和8个选择器mux1～mux8共组成8位移位寄存器。

第一D触发器DCF1的输入端D端与第一选择器mux1的输出端相连接，第一选择器mux1的一输入端输入所述检测启动信号，另一输入端与第一D触发器DCF1的输出端Q端相连接。

第二D触发器DCF1的输入端D端与第二选择器mux2的输出端相连接，第二选择器mux2的一输入端与第一D触发器DCF1的输出端Q端相连接，另一输入端与第二D触发器DCF2的输出端Q端相连接。

第三D触发器DCF1的输入端D端与第三选择器mux3的输出端相连接，第三选择器mux3的一输入端与第二D触发器DCF2的输出端Q端相连接，另一输入端与第三D触发器DCF3的输出端Q端相连接。

第四D触发器DCF1的输入端D端与第四选择器mux4的输出端相连接，第四选择器mux4的一输入端与第三D触发器DCF3的输出端Q端相连接，另一输入端与第四D触发器DCF4的输出端Q端相连接。

第五D触发器DCF5的输入端D端与第五选择器mux5的输出端相连接，第五选择器mux5的一输入端与第四D触发器DCF4的输出端Q端相连接，另一输入端与第五D触发器DCF5的输出端Q端相连接。

第六D触发器DCF6的输入端D端与第六选择器mux6的输出端相连接，第六选择器mux6的一输入端与第五D触发器DCF5的输出端Q端相连接，另一输入端与第六D触发器DCF6的输出端Q端相连接。

第七D触发器DCF7的输入端D端与第七选择器mux7的输出端相连接，第七选择器mux7的一输入端与第六D触发器DCF6的输出端Q端相连接，另一输入端与第七D触发器DCF7的输出端Q端相连接。

第八D触发器DCF8的输入端D端与第八选择器mux8的输出端相连接，第八选择器mux8的一输入端与第七D触发器DCF7的输出端Q端相连接，另一输入端与第八D触发器DCF8的输出端Q端相连接。

第一D触发器DCF1～第八D触发器DCF8的时钟输入端输入系统时钟Sys_clk。第一选择器mux1～第八选择器mux8的选择控制端输入由所述基准ETU计数器产生的1个系统时钟Sys_clk宽度的基准副载波计数脉冲，在该基准副载波计数脉冲控制下，对所述检测启动信号进行移位。

所述输出选择器mux9的一输入端与第四D触发器DCF4的输出端Q端相连接，另一输入端与第八D触发器DCF8的输出端Q端相连接；其选择控制端输入波特率选通信号，在波特率为106k时选择第八D触发器DCF8（即第8位寄存器）的输出，在波特率为212k时选择第四D触发器DCF4（即第4位寄存器）的输出；对检测SOF、EOF、EGT翻转点的检测启动信号进行8个或4个副载波周期的延迟，产生1bit SOF、EOF和EGT使能信号。

所述翻转结果延迟阵列电路具有与图2所示的所述翻转时机延迟阵列电路相同的结构，也为8位移位寄存器。只要将图2中的检测启动信号改为SOF、EOF和EGT翻转点检测结果信号，即可对SOF、EOF和EGT翻转点检测结果信号进行8个或4个副载波周期的延迟，在所述输出选择器mux9的输出端得到SOF、EOF和EGT翻转点脉冲信号。

结合图3所示，所述数据解调产生模块，包括一第十一选择器mux11，一第十二选择器mux12，一与门AND，一或门OR，一反相器NOT，一第九D触发器DCF9。

所述第十一选择器mux11的一输入端输入所述SOF、EOF和EGT翻转点脉冲信号，另一输入端输入数据期翻转结果信号，其选择控制端由所述1bitSOF、EOF和EGT使能信号控制。

所述或门OR为两输入端或门，其一输入端输入所述1bit SOF、EOF和EGT使能信号，另一输入端输入所述数据翻转时机信号，其输出端与所述第十二选择器mux12的选择控制端相连接。

第十二选择器mux12的一输入端与第九D触发器DCF9的输出端Q端相连接，即输入所述1bit BPSK副载波解调数据；另一输入端与所述反相器NOT的输出端相连接，该反相器NOT的输入端与第九D触发器DCF9的输出端Q端相连接。

所述与门AND为两输入端与门，其一输入端与所述第十一选择器mux11的输出端相连接，另一输入端与所述第十二选择器mux12的输出端相连接，其输出端与所述第九D触发器DCF9的输入端D端相连接。所述第九D触发器DCF9的时钟输入端输入系统时钟Sys_clk。

最终的解调数据，来自2路信号，一路是所述SOF、EOF和EGT翻转点脉冲信号，和1bit SOF、EOF和EGT使能信号；另一路是数据期间的所述数据翻转时机信号和数据期翻转结果信号。即在1bit SOF、EOF和EGT使能信号和数据翻转时机信号都不使能的情况下，采样保持，当其中一路使能之后，当翻转结果（BPSK副载波解调数据）为1（即第九D触发器DCF9的输出端Q端输出为“1”）时，取反采样。

图4是波特率为106k数据期间的开窗法的相关解调波形示例，可以看到，每8个副载波是一个位周期，在计数到第8个副载波时，解码出上一个位周期的数据(是否翻转)。图4中Ref_sub_cnt表示“基准ETU计数器”,Bit_rate表示波特率。

图5是波特率为106k ISO/IEC14443typeB的SOF期间非完整8个副载波即结束的SOF解调波形示例，可以看到，SOF由低变高在第6个副载波结束点，因此解调后的BPSK副载波的数据码流是经过了8个副载波的延迟之后的位置，当SOF结束进入数据期间后，不再由延迟阵列电路而是由所述基准ETU计数器给出的数据翻转时机信号（数据相关解调窗口）来控制翻转时机，如图4所示。这样整帧数据的时序就匹配起来了。图5中Ref_sub_cnt表示“基准ETU计数器”,“SOF期间原始翻转时机”即图1中的检测结果信号。

所述数字相关解调窗口是指，在数据期间，每个位周期是固定个数副载波周期，如波特率212k对应4个，波特率106k对应8个，但是在帧同步信息期间SOF、EGT、EOF，副载波个数是不确定的，如在106k波特率下，EGT可能有1个2个...等任意个（一般小于3.5个位周期）副载波周期，这样对106k波特率下，SOF期间相关窗口就不能固定的选择在第6、7个副载波周期。

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims

1.一种带有SOF、EOF和EGT的整帧数据解调方法，是对符合ISO/IEC14443typeB协议规定的波特率为106k或212k的BPSK副载波进行整帧数据解调；其特征在于：

针对106k波特率或212k波特率BPSK副载波特点，在数据期间用开窗法解调数据，得到数据期翻转结果信号；在SOF,EOF,EGT期间，根据位周期检测得到SOF、EOF和EGT翻转点检测结果信号并对其进行延迟，使其与所述数据期翻转结果信号匹配，完成整帧数据的解调。

2.一种带有SOF、EOF和EGT的整帧数据解调电路，对符合ISO/IEC14443typeB协议规定的波特率为106k或212k的BPSK副载波进行整帧数据解调；其特征在于，包括：

一基准ETU计数器，根据标准位周期进行计数，产生数据翻转时机信号，和检测SOF、EOF、EGT翻转点的检测启动信号，用于对SOF、EOF和EGT期间的判断，以及控制对所述检测启动信号的延迟；其中，ETU为基本时间单位，1个ETU为9.472μs；

一翻转时机延迟阵列电路，根据当前通信的波特率106k或212k，设定对所述检测启动信号进行4拍或者8拍寄存；产生1bit SOF、EOF和EGT使能信号；

3.如权利要求2所述的整帧数据解调电路，其特征在于：所述基准ETU计数器，根据计数值和ISO/IEC14443typeB协议的帧结构特点，产生检测SOF、EOF、EGT翻转点的检测启动信号和数据翻转时机信号。

4.如权利要求2所述的整帧数据解调电路，其特征在于：所述翻转时机延迟阵列电路为8位移位寄存器，由所述基准ETU计数器产生的1个系统时钟宽度的基准副载波计数脉冲，对所述检测启动信号进行整个翻转时机延迟阵列电路的移位；即对于106k波特率或212k波特率，对所述检测启动信号分别进行8个或4个BPSK副载波周期的延迟。

5.如权利要求2所述的整帧数据解调电路，其特征在于：所述翻转结果延迟阵列电路为8位移位寄存器，由所述基准ETU计数器产生的1个系统时钟宽度的基准副载波计数脉冲，对所述SOF、EOF和EGT翻转点检测结果信号进行整个翻转时机延迟阵列电路的移位；即对于106k波特率或212k波特率，对所述检测结果信号分别进行8个或4个BPSK副载波周期的延迟。

6.如权利要求2所述的整帧数据解调电路，其特征在于：所述数据解调产生模块最终的解调数据，来自2路信号，一路是所述SOF、EOF和EGT翻转点脉冲信号，和1bit SOF、EOF和EGT使能信号；另一路是数据期间的所述数据翻转时机信号和数据期翻转结果信号；即在1bit SOF、EOF和EGT使能信号和数据翻转时机信号都不使能的情况下，采样保持，当其中一路使能之后，当BPSK副载波解调数据为1时，取反采样。