CN112235221A

CN112235221A - Bpsk信号解码方法及装置

Info

Publication number: CN112235221A
Application number: CN202011468164.9A
Authority: CN
Inventors: 胡建国; 李洋; 王德明; 吴劲; 王金桥; 林格
Original assignee: Guangzhou Intelligent City Development Institute
Current assignee: Guangzhou Intelligent City Development Institute
Priority date: 2020-12-15
Filing date: 2020-12-15
Publication date: 2021-01-15
Anticipated expiration: 2040-12-15
Also published as: CN112235221B

Abstract

本发明提供一种BPSK信号解码方法及装置。所述方法包括：对etu内的同步BPSK输入信号进行采样，以获取采样信号；确定所述采样信号的高两位逻辑值相同，对所述采样信号的最高位逻辑值取反；对最高位逻辑值取反后的采样信号进行解码，以获取所述etu内的BPSK解码信号。本发明提供的BPSK信号解码方法及装置，可以准确、稳定地实现BPSK信号的解码。

Description

BPSK信号解码方法及装置

技术领域

本发明涉及信号调制解调技术领域，具体涉及一种BPSK信号解码方法及装置。

背景技术

非接触式RFID（Radio Frequency Identification，射频识别）设备的通信过程中，如果标签芯片回复阅读器的过程中采用BPSK（Binary Phase Shift Keying，二进制相移键控）调制方式，那么编码调制的过程中就会出现一定数量的脉冲以及相移。在连续的两个etu（elementary time unit，基本时间单元）内，以位周期边界是否出现相移来判断当前的逻辑状态。

在调制中，表达不同的编码信号逻辑需要结合前一位的逻辑以及相移的出现与否。理论上，相移仅在etu的边界处副载波的上升或下降沿的标称位置发生。然而，在实际应用中，相移会出现在etu的中间或者别的位置而不是在etu边界，这就对编码信号的准确解码以及数据处理的稳定性、容错性带来很大的挑战，一旦解码失败将会破坏整个应用系统的正常通信。

现有的BPSK信号解码主要是利用软件进行：根据BPSK信号的特点以及场效应管的开关特性，由单片机输出特定的占空比控制场效应管的开关，使得电平落在原信号的高电平部分或者低电平部分，实现逻辑的辨识。软件解码的方式不适用于对面积敏感的应用场合，而且软件解码也很容易受到外界环境的影响而导致解码失败，具有一定的局限性。

现有的另一种解码方法是对输入的BPSK调制信号中的上升沿进行识别，并且对其个数进行累计，利用出现相移后位周期内的上升沿个数不同来识别逻辑状态。这种实现方法较为复杂，不好界定上升沿个数与逻辑之间的关系，有一定的局限性，而且由于其要对一个位周期完全计数后才能输出状态值，会存在一定的延时。

因此，如何准确、稳定地实现BPSK信号的解码，成为了亟待解决的技术问题。

发明内容

针对现有技术中的缺陷，本发明提供一种BPSK信号解码方法及装置。

本发明提供的BPSK信号解码方法，包括：

对etu内的同步BPSK输入信号进行采样，以获取采样信号；

确定所述采样信号的高两位逻辑值相同，对所述采样信号的最高位逻辑值取反；

对最高位逻辑值取反后的采样信号进行解码，以获取所述etu内的BPSK解码信号。

在一个实施例中，所述对etu内的同步BPSK输入信号进行采样之前，还包括：

接收BPSK输入信号；

根据解码时钟域，对所述BPSK输入信号进行多级寄存，以获取所述同步BPSK输入信号。

在一个实施例中，所述对etu内的同步BPSK输入信号进行采样包括：

根据所述同步BPSK输入信号的传输速率，确定所述etu的大小；

根据所述etu的大小，以及所述同步BPSK输入信号的周期和电平，确定采样间隔以及采样点；

根据所述采样间隔以及所述采样点对所述etu内的同步BPSK输入信号进行采样。

在一个实施例中，所述根据所述etu的大小，以及所述同步BPSK输入信号的周期和电平，确定采样间隔以及采样点包括：

根据所述同步BPSK输入信号连续相同电平的周期数，确定所述采样间隔；

根据所述同步BPSK输入信号连续相同电平的周期数的中点，确定所述采样点的位置；

根据所述etu的大小以及所述采样间隔，确定所述采样点的个数。

在一个实施例中，所述对最高位逻辑值取反后的采样信号进行解码包括：

获取所述最高位逻辑值取反后的采样信号的相移次数；

若所述相移次数为1次，则对所述最高位逻辑值取反后的采样信号进行解码，以获取所述etu内的BPSK解码信号；

若所述相移次数为多次，则确定所述etu内的同步BPSK输入信号异常。

本发明还提供一种BPSK信号解码设备，包括整形单元以及解码单元；

所述整形单元包括：

采样寄存器，用于对etu内的同步BPSK输入信号进行采样，以获取采样信号；

整形电路，与所述采样寄存器连接，用于确定所述采样信号的高两位逻辑值相同，对所述采样信号的最高位逻辑值取反；

并串转换电路，与所述整形电路连接，用于输出最高位逻辑值取反后的采样信号；

所述解码单元与所述并串转换电路连接，用于对所述最高位逻辑值取反后的采样信号进行解码，以获取所述etu内的BPSK解码信号。

在一个实施例中，本发明还提供的BPSK信号解码设备还包括同步单元；

所述同步单元包括多个串联的D触发器，用于接收BPSK输入信号，并根据解码时钟域，对所述BPSK输入信号进行多级寄存，以获取所述同步BPSK输入信号。

本发明还提供一种BPSK信号解码装置，包括：

采样模块，用于对基本时间单元etu内的同步二进制相移键控BPSK输入信号进行采样，以获取采样信号；

整形模块，用于确定所述采样信号的高两位逻辑值相同，对所述采样信号的最高位逻辑值取反；

解码模块，用于对最高位逻辑值取反后的采样信号进行解码，以获取所述etu内的BPSK解码信号。

本发明还提供一种电子设备，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述任一种的BPSK信号解码方法的步骤。

本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一种的BPSK信号解码方法的步骤。

本发明提供的BPSK信号解码方法及装置，通过对信号采样并判断高两位逻辑值的方式，可以准确识别信号的相移；再通过对具有相移的信号的最高位逻辑值取反的方式对信号进行修正，可以为后续解码提供稳定可靠的波形。因此，本发明提供的BPSK信号解码方法，可以准确、稳定地实现BPSK信号的解码。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的BPSK信号解码方法的流程示意图；

图2为本发明一个实施例的异常BPSK输入信号的波形图；

图3为本发明提供的BPSK信号解码设备的结构示意图；

图4为本发明提供的BPSK信号解码设备中整形单元的结构示意图；

图5为本发明提供的BPSK信号解码设备中解码单元的结构示意图；

图6本发明提供的BPSK信号解码装置的结构示意图；

图7本发明提供的电子设备的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明提供的BPSK信号解码方法的流程示意图。参照图1，本发明提供的BPSK信号解码方法可以包括：

S110、对etu内的同步BPSK输入信号进行采样，以获取采样信号；

S120、确定采样信号的高两位逻辑值相同，对采样信号的最高位逻辑值取反；

S130、对最高位逻辑值取反后的采样信号进行解码，以获取etu内的BPSK解码信号。

本发明提供的BPSK信号解码方法的执行主体可以是电子设备、电子设备中的部件、集成电路、或芯片。该电子设备可以是移动电子设备，也可以为非移动电子设备。示例性的，移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机（ultra-mobile personal computer，UMPC）、上网本或者个人数字助理（personal digital assistant，PDA）等，非移动电子设备可以为服务器、网络附属存储器（Network Attached Storage，NAS）、个人计算机（personal computer，PC）、电视机（television，TV）、柜员机或者自助机等，本发明不作具体限定。

下面以计算机执行本发明提供的BPSK信号解码方法为例，详细说明本发明的技术方案。

首先，可以对etu内的同步BPSK输入信号进行采样，以获取采样信号。

在获取到采样信号后，可以通过判断采样信号的高两位逻辑值来确定是否对采样信号进行“整形”。

具体地，对于正常的BPSK输入信号而言，其高两位P15、P16对应的逻辑值应当相反，例如，P15的逻辑值可以为1，而P16的逻辑值则为0。

而如图2所示，对于异常的BPSK输入信号而言，其高两位P15、P16对应的逻辑值应则相同。图2示出了高两位P15、P16对应的逻辑值均为1的情况。

若通过判断采样信号的高两位逻辑值确定采样信号的高两位逻辑值不同，则不对采样信号的最高位逻辑值取反，并对采样信号进行解码，以获取etu内的BPSK解码信号。

若通过判断采样信号的高两位逻辑值确定采样信号的高两位逻辑值相同，则对采样信号的最高位逻辑值取反。

具体地，在图2的示例中，P15的逻辑值与P16的逻辑值均为1，则应对最高位P16的逻辑值取反，即将最高位P16的逻辑值由1更改为0。

在对采样信号的最高位逻辑值取反后，即可将取反后的采样信号进行解码，以获取etu内的BPSK解码信号。

本发明提供的BPSK信号解码方法，通过对信号采样并判断高两位逻辑值的方式，可以准确识别信号的相移；再通过对具有相移的信号的最高位逻辑值取反的方式对信号进行修正，可以为后续解码提供稳定可靠的波形。因此，本发明提供的BPSK信号解码方法，可以准确、稳定地实现BPSK信号的解码。

进一步地，在一个实施例中，在步骤S110之前，本发明提供的信号解码方法还可以包括：

接收BPSK输入信号；

根据解码时钟域，对BPSK输入信号进行多级寄存，以获取同步BPSK输入信号。

需要说明的是，对于进行解码操作的解码时钟域而言，BPSK输入信号可能是异步信号，因此会形成亚稳态。而在亚稳态下进行解码操作会影响解码的准确性以及稳定性。

因此，通过在接收到BPSK输入信号后，对BPSK输入信号进行多级寄存，以使BPSK输入信号的时钟域与解码时钟域同步，进而形成与解码时钟域同步的同步BPSK输入信号，可以避免亚稳态对解码的影响，并提高解码的效率。

进一步地，在一个实施例中，对etu内的同步BPSK输入信号进行采样包括：

根据同步BPSK输入信号的传输速率，确定etu的大小；

根据etu的大小，以及同步BPSK输入信号的周期和电平，确定采样间隔以及采样点；

根据采样间隔以及采样点对etu内的同步BPSK输入信号进行采样。

需要说明的是，etu（基本时间单元）指的是1比特数据传输的持续时间，其具体的大小取决于同步BPSK输入信号的传输速率。例如，当根据BPSK输入信号的传输速率计算得出其传输1比特数据所需的时间为128个周期T时，etu的大小则为128T。

在根据同步BPSK输入信号的传输速率确定etu的大小后，即可根据该etu的大小，结合同步BPSK输入信号的周期和电平，确定采样间隔以及采样点。

具体地，在一个实施例中，根据etu的大小，以及同步BPSK输入信号的周期和电平，确定采样间隔以及采样点可以包括：

根据同步BPSK输入信号连续相同电平的周期数，确定采样间隔；

根据同步BPSK输入信号连续相同电平的周期数的中点，确定采样点的位置；

根据etu的大小以及采样间隔，确定采样点的个数。

下面仍以图2所示的BPSK输入信号为例，详细说明上述步骤。

对于图2所述的BPSK输入信号而言，其每8个周期T内的电平均相同。如图2所示，在一个etu内，其在首个8T内的周期为高电平，而在第二个8T内的周期为低电平，等等。

因此，可以根据该BPSK输入信号连续相同电平的周期数8，确定采样间隔为8T。

在一个连续相同电平的周期数8T内，可以将8T的中点，即3T或4T处，作为采样点的位置。即，该etu内的采样点的位置分别为3T、11T、19T、……、123T等处，或者4T、12T、20T、……、124T等处。

由于etu的大小为128T，采样间隔为8T，因此一个etu内的采样点的个数为128 ÷8 = 16个。

在确定采样间隔（8T）、采样点位置（3T、11T、19T、……、123T等处，或者4T、12T、20T、……、124T等处）以及采样点个数（16）后，即可相应地对etu内的同步BPSK输入信号进行采样。

本发明提供的BPSK信号解码方法，通过基于BPSK输入信号连续相同电平的周期数进行中点采样，充分利用了PBSK输入信号的特性，一方面提高了采样的容错率，从而确保解码的准确性，另一方面还能提高采样的效率，节省解码资源。

进一步地，在一个实施例中，步骤S130可以包括：

获取最高位逻辑值取反后的采样信号的相移次数；

若相移次数为1次，则对最高位逻辑值取反后的采样信号进行解码，以获取etu内的BPSK解码信号；

若相移次数为多次，则确定etu内的同步BPSK输入信号异常。

需要说明的是，理论上相移仅在etu的边界处副载波的上升或下降沿的标称位置发生，即从BPSK信号的波形来看，发生相移的情况仅在图2所示的P15和P16处。

然而，实际情况中，往往会因为各种原因而产生错误的BPSK信号。而在错误的BPSK信号中，一个etu内会出现多处相移。

因此，为了在解码过程中筛除该些错误的BPSK信号，本发明提供的BPSK信号解码方法创造性地在对采样信号的最高位逻辑值取反后，提出了错误信号的鉴别机制。

可以理解的是，对于经过最高位逻辑值取反的采样信号而言，其必然有1处相移。

如果经过最高位逻辑值取反后，采样信号的相移数量超过1个，则表明BPSK输入信号除了在etu的边界处副载波的上升或下降沿的标称位置发生相移外，还在其它位置处发生了相移。

因此，当判断出最高位逻辑值取反后的采样信号的相移次数为多次时，则可以确定该采样信号对应的etu内的同步BPSK输入信号为异常信号，可以不对其进行解码。

而当判断出最高位逻辑值取反后的采样信号的相移次数仅为1次时，则可以确定该采样信号对应的etu内的同步BPSK输入信号发生了正常的相移，在对其进行修复后，仍能解码出其所携带的有效信息。

综上所述，本发明提供的BPSK信号解码方法，通过同步、整形和解码的层层关联，有效降低了解码电路实现的难度，提高了解码系统的稳定性、容错率，可以快捷高效的识别出异常相移，并对其进行修正，从而准确地实现BPSK调制后的NRZ-L解码。另外，得益于本发明提供的BPSK信号解码方法中对相移的识别，可以有效过滤掉误触发，具有很强的鲁棒性。

本发明还提供一种BPSK信号解码设备，如图3-5所示，该BPSK信号解码设备包括：整形单元310以及解码单元320；

整形单元310包括：

采样寄存器311，用于对etu内的同步BPSK输入信号进行采样，以获取采样信号；

整形电路312，与采样寄存器311连接，用于确定采样信号的高两位逻辑值相同，对采样信号的最高位逻辑值取反；

并串转换电路313，与整形电路312连接，用于输出最高位逻辑值取反后的采样信号；

解码单元320与并串转换电路313连接，用于对最高位逻辑值取反后的采样信号进行解码，以获取etu内的BPSK解码信号。

本发明提供的BPSK信号解码设备可以执行上述各实施例提供的BPSK信号解码方法，并实现相同的技术效果，本文在此不再赘述。

进一步地，在一个实施例中，本发明提供的BPSK信号解码设备还包括同步单元300；

同步单元300可以包括多个串联的D触发器（图中未示出），用于接收BPSK输入信号，并根据解码时钟域，对BPSK输入信号进行多级寄存，以获取同步BPSK输入信号。

下面仍以对图2所示的BPSK信号进行处理为例，详细说明本发明提供的BPSK信号解码设备。

具体地，如图4所示，整形单元310包括：

3位计数器3111，用于对时钟的上升沿进行计数，每隔8T自动归零，用于对采样点进行定位；

4位计数器3112，与3位计数器3111连接，用于对每一个采样点进行计数。每隔128T自动归零，用于对一个etu进行定时；

采样寄存器311，与3位计数器3111以及4位计数器3112连接。采样寄存器311以3位计数器3111的计数值为触发条件，每隔8T对BPSK信号采样一次，直到4位计数器3112的值为15，完成对一个etu内的信号采样；

相移判断电路3121，与采样寄存器311连接，用于在一个etu内的信号采样完成后，对采样寄存器311内的数据进行分析，以判断是否出现相移，若出现相移，则将采样信号发送到整形电路312；

整形电路312，与相移判断电路3121连接，用于确定采样信号的高两位逻辑值是否相同，若相同则对采样信号的最高位逻辑值取反；

4位计数器3131，与3位计数器3111类似，也是对时钟上升沿进行计数，每隔8T归零，用于整形后的信号输出，让每个值维持8T；

4位计数器3132，与4位计数器3131连接，对每个整形输出进行计数，每输出一个值，累加1，到达15后自动归零，用于整形后的信号顺序输出；

并串转换电路313，与整形电路312、相移判断电路3121以及4位计数器3131和3132连接；并串转换电路313用于每隔8T更新一次输出值，把整形后或者不整形的16位数据顺序输出。

需要说明的是，在采样初始阶段，整形单元310的并串转换电路313可以伪造一段无意义的波形输入给解码单元320，以获取1etu的处理时间并同时保持信号的连续性以及完整性。

如图5所示，解码单元320包括：

8位计数器3201，用于在整形信号第一个脉冲到来时开始计数，计数对象为解码单元时钟上升沿，计数值用于定义1etu内的各个位置；

相移检测采样寄存器3202，用于按照8位计数器3201的当前计数值，每隔8T对整形后的信号采样一次，在1etu内采16次，用于解码数据判断；

相移计数器3203，与相移检测采样寄存器3202连接，用于对相移检测采样寄存器3202检测到相移次数进行记录，当8位计数器3201计数表示满1etu，相移计数值归零；

逻辑检测电路3204，与相移计数器3203连接；当相移计数器3203的当前值为零时，逻辑检测电路3204提示逻辑状态没有改变；当相移计数器当前值为1时，说明发生相移，逻辑检测电路3204提示逻辑状态要改变，当前逻辑与前位逻辑相反；当相移计数器当前值大于1时，说明在1etu内不止发生一次相移，此时若在解码过程，逻辑检测电路3204提示BPSK信号出错，如在解码结束阶段，逻辑检测电路3204提示数据传输完毕，无调制信号传入；

解码状态机3205，与8位计数器3201以及逻辑检测电路3204连接；解码状态机3205用于控制解码的状态，例如空闲、采样、解码寄存等状态；

数据寄存器3206，与解码状态机3205连接，用于根据解码状态机3205中的状态对数据、参数值进行寄存，如寄存比特数、字节数等；

串并转换电路3207，与逻辑检测电路3204连接，用于将逻辑检测电路3204解码后的串行数据变成并行数据输出到指定模块；

出错处理电路3208，与逻辑检测电路3204连接，用于实时检测不符合协议规定的波形是否存在，如有，则中断解码过程，指示错误标志输出给后续模块处理；例如：在接收数据过程中，逻辑检测电路3204在某个时间检测到不调制波形，此时可认为出错；

输出控制电路3209，与数据寄存器3206连接，用于根据解码状态机3205的当前状态、逻辑检测电路3204中的信号、出错处理电路3208中的错误标志，输出写入信号、接收状态标志、输出字节数、输出比特数等信号。

本发明还提供一种BPSK信号解码装置，该装置与上文描述的BPSK信号解码方法可相互对应参照。

图6为本发明提供的BPSK信号解码装置的结构示意图，如图6所示，该装置包括：

采样模块610，用于对基本时间单元etu内的同步二进制相移键控BPSK输入信号进行采样，以获取采样信号；

整形模块620，用于确定采样信号的高两位逻辑值相同，对采样信号的最高位逻辑值取反；

解码模块630，用于对最高位逻辑值取反后的采样信号进行解码，以获取所etu内的BPSK解码信号。

本发明提供的BPSK信号解码装置，通过对信号采样并判断高两位逻辑值的方式，可以准确识别信号的相移；再通过对具有相移的信号的最高位逻辑值取反的方式对信号进行修正，可以为后续解码提供稳定可靠的波形。因此，本发明提供的BPSK信号解码装置，可以准确、稳定地实现BPSK信号的解码。

在一个实施例中，本发明提供的BPSK信号解码装置还包括同步模块（未示出），用于：

接收BPSK输入信号；

在一个实施例中，采样模块610具体用于：

根据同步BPSK输入信号的传输速率，确定etu的大小；

在一个实施例中，采样模块610具体用于：

根据同步BPSK输入信号连续相同电平的周期数的中点，确定所采样点的位置；

根据etu的大小以及所采样间隔，确定采样点的个数。

在一个实施例中，解码模块630具体用于：

获取最高位逻辑值取反后的采样信号的相移次数；

若相移次数为多次，则确定etu内的同步BPSK输入信号异常。

本发明还提供一种电子设备，如图7所示，该电子设备可以包括：处理器（processor）710、通信接口（communication interface）720、存储器（memory）730和通信总线（bus）740，其中，处理器710，通信接口720，存储器730通过通信总线740完成相互间的通信。处理器710可以调用存储器730中的逻辑指令，以执行上述各方法实施例提供的BPSK信号解码方法的步骤，例如包括：

对etu内的同步BPSK输入信号进行采样，以获取采样信号；

确定采样信号的高两位逻辑值相同，对采样信号的最高位逻辑值取反；

对最高位逻辑值取反后的采样信号进行解码，以获取etu内的BPSK解码信号。

此外，上述的存储器730中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。

另一方面，本发明还提供一种计算机程序产品，该计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，计算机程序包括程序指令，当程序指令被计算机执行时，计算机能够执行上述各方法实施例提供的BPSK信号解码方法的步骤，例如包括：

对etu内的同步BPSK输入信号进行采样，以获取采样信号；

又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述各方法实施例提供的BPSK信号解码方法的步骤，例如包括：

对etu内的同步BPSK输入信号进行采样，以获取采样信号；

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims

1.一种BPSK信号解码方法，其特征在于，包括：

对基本时间单元etu内的同步二进制相移键控BPSK输入信号进行采样，以获取采样信号；

2.根据权利要求1所述的BPSK信号解码方法，其特征在于，所述对etu内的同步BPSK输入信号进行采样之前，还包括：

接收BPSK输入信号；

3.根据权利要求2所述的BPSK信号解码方法，其特征在于，所述对etu内的同步BPSK输入信号进行采样包括：

根据所述同步BPSK输入信号的传输速率，确定所述etu的大小；

4.根据权利要求3所述的BPSK信号解码方法，其特征在于，所述根据所述etu的大小，以及所述同步BPSK输入信号的周期和电平，确定采样间隔以及采样点包括：

5.根据权利要求1所述的BPSK信号解码方法，其特征在于，所述对最高位逻辑值取反后的采样信号进行解码包括：

获取所述最高位逻辑值取反后的采样信号的相移次数；

6.一种BPSK信号解码设备，其特征在于，包括：整形单元以及解码单元；

所述整形单元包括：

7.根据权利要求6所述的BPSK信号解码设备，其特征在于，还包括同步单元；

8.一种BPSK信号解码装置，其特征在于，包括：

9.一种电子设备，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至5任一项所述的BPSK信号解码方法的步骤。

10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述的BPSK信号解码方法的步骤。