CN108616270B - 恢复电路和接收设备 - Google Patents

Abstract

本发明涉及一种恢复电路和接收设备，恢复电路包括边缘检测电路、第一计数电路、第二计数电路、第一比较电路、第二比较电路、恢复处理电路；边缘检测电路、第一计数电路和第二计数电路的输入端连接数据输入端，边缘检测电路、第一计数电路和第二计数电路的时钟端连接时钟输入端，边缘检测电路输出端连接第一计数电路和第二计数电路的清零端，第一计数电路输出端连接第一比较电路输入端，第二计数电路的输出端连接第二比较电路的第一输入端，第一比较电路的输出端连接第二比较电路的第二输入端，第二比较电路的第一输出端连接第二计数电路的清零端，第二比较电路的第二输出端连接恢复处理电路的时钟端，恢复处理电路的输入端连接数据输入端。

Description

恢复电路和接收设备

技术领域

本发明涉及电路技术领域，特别是涉及一种恢复电路和接收设备。

背景技术

具有数据和时钟恢复功能的恢复电路是串行数据通信技术中接收设备的重要组成部分，上述恢复电路的恢复性能对其所在接收设备的工作性能具有决定性作用。传统的恢复电路具有复杂的电路结构，比如需要特定的锁相环电路(PLL)对接收设备所接收信号的采样时钟进行恢复等，这样便容易使相应的恢复电路存在复杂度高、功耗大的特点。

发明内容

基于此，有必要针对串行数据通信技术中接收设备的恢复电路复杂度高、功耗大的技术问题，提供一种恢复电路和接收设备。

一种恢复电路，包括边缘检测电路、第一计数电路、第二计数电路、第一比较电路、第二比较电路和恢复处理电路；

所述边缘检测电路、第一计数电路和第二计数电路的输入端分别连接数据输入端，边缘检测电路、第一计数电路和第二计数电路的时钟端分别连接时钟输入端，所述边缘检测电路的输出端分别连接第一计数电路和第二计数电路的清零端，所述第一计数电路的输出端连接第一比较电路的输入端，所述第二计数电路的输出端连接第二比较电路的第一输入端，所述第一比较电路的输出端连接第二比较电路的第二输入端，所述第二比较电路的第一输出端连接第二计数电路的清零端，第二比较电路的第二输出端连接恢复处理电路的时钟端，所述恢复处理电路的输入端连接数据输入端；

所述边缘检测电路检测输入数据的边沿；所述第一计数电路和第二计数电路分别统计输入数据各个电平宽度内的周期脉冲数；所述第一比较电路比较得到最小脉冲数；所述第二比较电路根据所述周期脉冲数和最小脉冲数输出恢复时钟信号；所述恢复处理电路根据所述恢复时钟信号恢复所述输入数据。

上述恢复电路可以通过边缘检测电路检测输入数据的边沿，通过第一计数电路和第二计数电路分别统计输入数据各个电平宽度内的周期脉冲数，再利用第一比较电路比较得到最小脉冲数，第二比较电路根据所述周期脉冲数和最小脉冲数输出恢复时钟信号，使恢复处理电路可以根据所述恢复时钟信号恢复所述输入数据，在对输入相应接收设备的输入数据进行恢复的过程中，边缘检测电路、第一计数电路、第二计数电路、第一比较电路、第二比较电路和恢复处理电路均可以采用相应的数字电路实现，有效简化了相应的恢复电路，降低了输入数据恢复过程中的功耗。

在其中一个实施例中，所述恢复处理电路包括采样电路、延迟电路和异或门电路；

所述采样电路和延迟电路的时钟端分别连接第二比较电路的第二输出端，所述采样电路的输入端连接数据输入端，采样电路的输出端分别连接延迟电路的输入端和异或门电路的第一输入端，所述延迟电路的输出端连接异或电路的第二输入端；

所述采样电路通过所述恢复时钟信号对输入数据进行采样，得到采样输出信号，并将所述采样输出信号传输至所述延迟电路，所述延迟电路通过所述恢复时钟信号对所述采样输出信号进行延迟，得到延迟输出信号；所述异或门电路对所述采样输出信号和延迟输出信号进行异或处理，恢复所述输入数据。

本实施例通过对接收设备的输入信号进行采样、延迟、异或等数据恢复处理，实现对输入信号的恢复，可以保证数据恢复的准确性。

在其中一个实施例中，所述采样电路包括第一D触发器，所述第一D触发器的输入端连接数据输入端，第一D触发器的时钟端连接第二比较器的第二输出端，第一D触发器的输出端分别连接延迟电路的输入端和异或门电路的第一输入端。

本实施例通过第一D触发器实现对输入数据的采样，可以对采样电路进行有效简化。

在其中一个实施例中，所述延迟电路包括第二D触发器，所述第二D触发器的输入端连接数据第一D触发器的输出端，第二D触发器的时钟端连接第二比较器的第二输出端，第二D触发器的输出端连接异或门电路的第二输入端。

本实施例通过第二D触发器对采样输出信号进行延迟处理，可以简化相应的延迟电路。

作为一个实施例，所述的恢复电路，所述边缘检测电路检测输入数据的边沿，产生清零信号，并将所述清零信号分别输入所述第一计数电路和第二计数电路；

所述第一计数电路和第二计数电路分别对输入数据各个电平宽度内的脉冲进行计数，得到多个周期脉冲数；

所述第一比较电路从多个周期脉冲数中比较得到最小脉冲数；

所述第二比较电路将各个电平宽度内的周期脉冲数分别与最小脉冲数进行比较，在所述周期脉冲数为最小脉冲数时，向所述第二计数电路的清零端发送清零信号，在所述周期脉冲数为设定脉冲数时，向所述采样电路发送恢复时钟信号。

作为一个实施例，所述设定脉冲数为小于最小脉冲数的整数。

本实施例中，上述边缘检测电路、第一计数电路、第二计数电路、第一比较电路、第二比较电路分别对应的功能更为具体，可以进一步保证所产生的恢复时钟信号的准确性，从而保证后续对输入数据进行恢复处理的准确性。

在其中一个实施例中，所述边缘检测电路包括第三D触发器、第一反相器、第二反相器、第一与门和第二与门；

所述第三D触发器的输入端连接数据输入端，第三D触发器的时钟端连接时钟输入端，第三D触发器的输出端通过第一反相器连接第一与门的第一输入端，第三D触发器的输出端还连接第二与门的第一输入端，第一与门的第二输入端连接数据输入端，所述数据输入端通过第二反相器连接第二与门的第二输入端，第一与门的输出端分别连接第一计数电路和第二计数器的清零端，第二与门的输出端分别连接第一计数电路和第二计数器的清零端。

上述边缘检测电路可以通过第三D触发器、第一反相器、第二反相器、第一与门和第二与门实现对输入数据上边沿和下边沿的检测，结构简单，使针对输入数据的边沿检测过程具有较低的功耗。

作为一个实施例，所述恢复电路还包括第一或门和第二或门；

所述第一或门的第一输入端连接第一与门的输出端，第一或门的第二输入端连接第二与门的输出端，第一或门的输出端连接第一计数电路的清零端；所述第二或门的第一输入端连接第一与门的输出端，第二或门的第二输入端连接第二与门的输出端，第二或门的第三输入端连接第二比较器的第一输出端，第二或门的输出端连接第二计数电路的清零端。

本实施例中，可以将第一与门和第二与门分别输出的清零信号通过第一或门传输至第一计数电路的清零端，使第一计数电路可以充分读取到边缘检测电路所产生的清零信号，及时进行清零操作，保证第一计数电路计数的准确性；将第一与门、第二与门和第二比较器第一输出端分别输出的清零信号通过第二或门传输至第二计数电路的清零端，使第二计数电路可以充分读取到边缘检测电路和第二比较电路所产生的清零信号，及时进行清零操作，保证第二计数电路计数的准确性。

作为一个实施例，所述第二比较电路包括第一比较器和第二比较器；

所述第一比较器的第一输入端连接第二计数电路的输出端，第一比较器的第二输入端连接第一比较电路的输出端，第一比较器的输出端连接第二或门的第三输入端；

所述第二比较器的第一输入端连接第二计数电路的输出端，第二比较器的第二输入端连接第一比较电路的输出端，第二比较器的输出端连接恢复处理电路的时钟端。

本实施例可以分别通过第一比较器和第二比较器实现不同的比较操作，以保证第二比较电路所进行的比较操作的准确性。

一种接收设备，所述的接收设备包括上述任意一个实施例所述的恢复电路。本实施例提供的接收设备通过上述任意一个实施例所述的恢复电路实现输入数据的恢复，极大程度地简化了电路结构，使接收设备的输入数据恢复过程具有较低的功耗。

附图说明

图1为一个实施例的恢复电路结构示意图；

图2为一个实施例的恢复处理电路结构示意图；

图3为一个实施例的恢复处理电路结构示意图；

图4为一个实施例的恢复电路部分结构示意图；

图5为一个实施例的恢复电路部分结构示意图；

图6为一个实施例的恢复电路结构示意图；

图7为一个实施例的发射设备、接收设备通信连接示意图；

图8为一个实施例的数据信号示意图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不限定本发明的保护范围。

参考图1所示，图1为一个实施例的恢复电路结构示意图，上述恢复电路包括边缘检测电路10、第一计数电路20、第二计数电路30、第一比较电路40、第二比较电路50和恢复处理电路60；

所述边缘检测电路10、第一计数电路20和第二计数电路30的输入端分别连接数据输入端(接收设备的数据输入端，接收输入数据)，边缘检测电路10、第一计数电路20和第二计数电路30的时钟端分别连接时钟输入端(接收设备的时钟输入端，接入原始时钟信号)，所述边缘检测电路10的输出端分别连接第一计数电路20和第二计数电路30的清零端，所述第一计数电路20的输出端连接第一比较电路40的输入端，所述第二计数电路30的输出端连接第二比较电路50的第一输入端，所述第一比较电路40的输出端连接第二比较电路50的第二输入端，所述第二比较电路50的第一输出端连接第二计数电路30的清零端，第二比较电路50的第二输出端连接恢复处理电路60的时钟端，所述恢复处理电路60的输入端连接数据输入端，恢复处理电路60的输出端输出恢复后的信号；

所述边缘检测电路10检测输入数据的边沿；所述第一计数电路20和第二计数电路30分别统计输入数据各个电平宽度内的周期脉冲数；所述第一比较电路40比较得到最小脉冲数；所述第二比较电路50根据所述周期脉冲数和最小脉冲数输出恢复时钟信号；所述恢复处理电路60根据所述恢复时钟信号恢复所述输入数据。

上述输入数据为恢复电路所在接收设备对应的发射设备发出的信号，如BMC编码格式的数据，该编码格式决定了其数据包含了电平宽度不一的脉冲信号。上述时钟输入端接入的原始时钟信号通常为高频时钟信号，其可由相关时钟芯片产生。上述边缘检测电路10可以通过D触发器以及相关逻辑器件实现，用于检测输入数据的边沿(包括上边沿和下边沿)，在检测到输入数据的边沿，产生清零信号输出至第一计数电路20和第二计数电路30。上述第一计数电路20和第二计数电路3均可以通过计数器或者计数芯片实现，上述第一计数电路20和第二计数电路30的输入端分别接入接收设备的输入数据，第一计数电路20和第二计数电路30的时钟端分别接入原始时钟信号，第一计数电路20和第二计数电路30均可以用于对输入数据各个电平宽度内的脉冲进行计数。上述第一比较电路40和第二比较电路50分别可以通过所需的比较器或者比较芯片实现。上述恢复处理电路60可以通过D触发器以及相关逻辑器件实现，用于根据第二比较电路50输出的恢复时钟信号进行输入数据的数据恢复。

本实施例提供的恢复电路可以通过边缘检测电路10检测输入数据的边沿，通过第一计数电路20和第二计数电路30分别统计输入数据各个电平宽度内的周期脉冲数，再利用第一比较电路40比较得到最小脉冲数，第二比较电路50根据所述周期脉冲数和最小脉冲数输出恢复时钟信号，使恢复处理电路60可以根据所述恢复时钟信号恢复所述输入数据，在对输入相应接收设备的输入数据进行恢复的过程中，边缘检测电路10、第一计数电路20、第二计数电路30、第一比较电路40、第二比较电路50和恢复处理电路60均可以采用相应的数字电路(如所需芯片、触发器和/或逻辑电路等)实现，有效简化了相应的恢复电路，降低了输入数据恢复过程中的功耗。

参考图2所示，在一个实施例中，所述恢复处理电路包括采样电路61、延迟电路62和异或门电路63；

所述采样电路61和延迟电路62的时钟端分别连接第二比较电路的第二输出端(图2未示出)，所述采样电路61的输入端连接数据输入端，采样电路61的输出端分别连接延迟电路62的输入端和异或门电路63的第一输入端，所述延迟电路62的输出端连接异或电路63的第二输入端；

所述采样电路61通过所述恢复时钟信号对输入数据进行采样，得到采样输出信号，并将所述采样输出信号传输至所述延迟电路62，所述延迟电路62通过所述恢复时钟信号对所述采样输出信号进行延迟，得到延迟输出信号；所述异或门电路63对所述采样输出信号和延迟输出信号进行异或处理，恢复所述输入数据。

本实施例通过对接收设备的输入信号进行采样、延迟、异或等数据恢复处理，实现对输入信号的恢复，可以保证数据恢复的准确性。

作为一个实施例，所述采样电路包括第一D触发器，所述第一D触发器的输入端连接数据输入端，第一D触发器的时钟端连接第二比较器的第二输出端，第一D触发器的输出端分别连接延迟电路的输入端和异或门电路的第一输入端。

本实施例通过第一D触发器实现对输入数据的采样，可以对采样电路进行有效简化。

作为一个实施例，所述延迟电路包括第二D触发器，所述第二D触发器的输入端连接数据第一D触发器的输出端，第二D触发器的时钟端连接第二比较器的第二输出端，第二D触发器的输出端连接异或门电路的第二输入端。

本实施例通过第二D触发器对采样输出信号进行延迟处理，可以简化相应的延迟电路。

作为一个实施例，若采样电路包括第一D触发器，延迟电路包括第二D触发器，上述恢复处理电路可以参考图3所示。图3中，D触发器的D端为相应电路的输入端，Q端为相应电路的输出端，CK端为相应电路的时钟端。

在一个实施例中，所述边缘检测电路检测输入数据的边沿，产生清零信号，并将所述清零信号分别输入所述第一计数电路和第二计数电路；

所述第一计数电路和第二计数电路分别对输入数据各个电平宽度内的脉冲进行计数，得到多个周期脉冲数；上述第一计数电路将计数得到的周期脉冲数发送至第一比较电路，第二计数电路将计数得到的周期脉冲数发送至第二比较电路，第一计数电路和第二计数电路还在分别接收到清零信号时对当前计数进行清零；

所述第一比较电路从多个周期脉冲数中比较得到最小脉冲数；

所述第二比较电路将各个电平宽度内的周期脉冲数分别与最小脉冲数进行比较，在所述周期脉冲数为最小脉冲数时，向所述第二计数电路的清零端发送清零信号，在所述周期脉冲数为设定脉冲数时，向所述采样电路发送恢复时钟信号，上述设定脉冲数可以依据输入数据的信号特征设置，通常可以设置为小于最小脉冲数的整数。

作为一个实施例，上述设定脉冲数为小于最小脉冲数的整数；具体地，上述设定脉冲数可以为最小脉冲数除以2后取整(如向上取整或者向下取整)所得到的结果。

本实施例中，上述边缘检测电路、第一计数电路、第二计数电路、第一比较电路、第二比较电路分别对应的功能更为具体，可以进一步保证所产生的恢复时钟信号的准确性，从而保证后续对输入数据进行恢复处理的准确性。

参考图4所示，上述边缘检测电路可以包括第三D触发器11、第一反相器12、第二反相器13、第一与门14和第二与门15；

所述第三D触发器11的输入端(D端)连接数据输入端，第三D触发器11的时钟端(CK端)连接时钟输入端，第三D触发器的输出端(Q端)通过第一反相器12连接第一与门14的第一输入端，第三D触发器11的输出端还连接第二与门15的第一输入端，第一与门14的第二输入端连接数据输入端，所述数据输入端通过第二反相器13连接第二与门15的第二输入端，第一与门14的输出端分别连接第一计数电路和第二计数器的清零端(图4未示出)，第二与门15的输出端分别连接第一计数电路和第二计数器的清零端(图4未示出)。

本实施例中，第三D触发器的输出端可以通过第一反相器12连接第一与门14，还可以连接第二与门15，以实现对输入数据中上边沿的检测和下边沿的检测；具体地，可以通过一个与门(第一与门14或者第二与门15)输出上边沿的检测信号(检测到上边沿产生的清零信号)，通过另一个与门输出下边沿的检测信号(检测到下边沿产生的清零信号)。

上述边缘检测电路可以通过第三D触发器11、第一反相器12、第二反相器13、第一与门14和第二与门15实现对输入数据上边沿和下边沿的检测，结构简单，使针对输入数据的边沿检测过程具有较低的功耗。

作为一个实施例，参考图5所示，上述恢复电路，还可以包括第一或门71和第二或门72；

所述第一或门71的第一输入端连接第一与门14的输出端，第一或门71的第二输入端连接第二与门15的输出端，第一或门71的输出端连接第一计数电路20的清零端；所述第二或门72的第一输入端连接第一与门14的输出端，第二或门72的第二输入端连接第二与门15的输出端，第二或门72的第三输入端连接第二比较器50的第一输出端，第二或门72的输出端连接第二计数电路30的清零端。

本实施例中，将第一与门14和第二与门15分别输出的清零信号通过第一或门71传输至第一计数电路20的清零端，使第一计数电路20可以充分读取到边缘检测电路所产生的清零信号，及时进行清零操作，保证第一计数电路20计数的准确性；将第一与门14、第二与门15和第二比较器50第一输出端分别输出的清零信号通过第二或门72传输至第二计数电路30的清零端，使第二计数电路30可以充分读取到边缘检测电路和第二比较电路所产生的清零信号，及时进行清零操作，保证第二计数电路30计数的准确性。

作为一个实施例，所述第二比较电路可以包括第一比较器和第二比较器；

所述第一比较器的第一输入端连接第二计数电路的输出端，第一比较器的第二输入端连接第一比较电路的输出端，第一比较器的输出端(即第二比较电路的第一输出端)连接第二或门的第三输入端；

所述第二比较器的第一输入端连接第二计数电路的输出端，第二比较器的第二输入端连接第一比较电路的输出端，第二比较器的输出端(即第二比较电路的第二输出端)连接恢复处理电路的时钟端。

本实施例可以通过第一比较器实现周期脉冲数与最小脉冲数的比较，在周期脉冲数为最小脉冲数时，通过第一比较器的输出端向第二计数电路的清零端发送清零信号；通过第二比较器实现周期脉冲数与设定脉冲数的比较，在周期脉冲数为设定脉冲数时，通过第二比较器的输出端向所述采样电路发送恢复时钟信号，以保证第二比较电路所进行的比较操作的准确性。

一种接收设备，所述的接收设备包括上述任意一个实施例所述的恢复电路。

上述接收设备通过上述任意一个实施例所述的恢复电路实现输入数据的恢复，极大程度地简化了电路结构，使接收设备的输入数据恢复过程具有较低的功耗。

在一个实施例中，接收设备的恢复电路可以参考图6所示，包括边缘检测电路10、第一计数电路20、第二计数电路30、第一比较电路40、第二比较电路50和恢复处理电路60；

上述恢复处理电路包括第一D触发器61、第二D触发器62和异或门电路63，所述第一D触发器61和第二D触发器62的时钟端分别连接第二比较电路50的第二输出端，所述第一D触发器61的输入端(D端)连接数据输入端，第一D触发器61的输出端(Q端)分别连接第二D触发器62的输入端和异或门电路63的第一输入端，所述第二D触发器62的输出端连接异或电路63的第二输入端，所述异或门电路63输出恢复后的输入数据；

上述边缘检测电路包括第三D触发器11、第一反相器12、第二反相器13、第一与门14和第二与门15；所述第三D触发器11的输入端(D端)连接数据输入端，第三D触发器11的时钟端(CK端)连接时钟输入端，第三D触发器的输出端(Q端)通过第一反相器12连接第一与门14的第一输入端，第三D触发器11的输出端还连接第二与门15的第一输入端，第一与门14的第二输入端连接数据输入端，所述数据输入端通过第二反相器13连接第二与门15的第二输入端，第一与门14的输出端分别连接第一或门71的第一输入端和第二或门72的第一输入端，第二与门15的输出端分别连接第一或门71的第二输入端和第二或门72的第二输入端；第一或门71的输出端连接第一计数电路20的清零端；第二或门72的第三输入端连接第二比较器50的第一输出端，第二或门72的输出端连接第二计数电路30的清零端。

作为一个实施例，接收设备和发射设备之间的通信连接关系可以参考图7所示，上述发射设备和接收设备之间可以使用一根数据线进行数据传输，通讯数据(接收设备的输入数据)的编码格式可以为BMC编码。

参考图8所示，在虚线以上示出了发射设备发送出来的BMC编码格式的数据bmc_code(接收设备的输入数据)、未通过BMC编码格式编码的原始数据source_data和原始时钟信号source_clock，边缘检测电路10检测到bmc_code的边沿发送清零信号至第一计数电路20和第二计数电路30，第一计数电路20一遇到bmc_code的边沿就清零，否则每来一个时钟就加一，第一计数电路20计数的数值情况可以参考图8所示信号sample_counter。这样第一计数电路20和第一比较电路可以从bmc_code中搜索并判决出最小码元宽度的计数值A(图8所示A值为5)，即sample_eye。第二计数电路30每次计数到值A后清零，且每次遇到bmc_code的边沿也清零，以避免因为频偏积累而导致误码，第二计数电路30的计数值A的一半可以为B＝A/2，上述B可以作为设定脉冲数(即码元的最佳采样眼，B的值为2或者3)，第一D触发器61可以以设定脉冲数B(如图8所示sample_clock信号)对bmc_code进行采样可以得到初步采样数据sample_data0,第二D触发器输出的延时采样数据(延迟输出信号)sample_data1为sample_data0延时一个脉冲B后得到的数据。第一D触发器61中，采样眼相位sample_phase每A个sample_clock(恢复时钟信号)变化一次，变化值的次序可以为010101......这样交替，上述异或门电路63可以利用sample_clock对sample_data0和sample_data1进行异或操作，以恢复所述输入数据得到sample_data2，恢复后的输入数据sample_data2与未通过BMC编码格式编码的原始数据source_data一致。

上述恢复电路不需要用到锁相环电路(PLL)等模拟电路，数据恢复性能不受锁相环电路的相关限制，对不同码率的双相标志码(BMC)可以自适应，简化了相应的电路结构，具有较低的功耗。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种恢复电路，其特征在于，所述的恢复电路包括边缘检测电路、第一计数电路、第二计数电路、第一比较电路、第二比较电路和恢复处理电路；

所述边缘检测电路、第一计数电路和第二计数电路的输入端分别连接数据输入端，边缘检测电路、第一计数电路和第二计数电路的时钟端分别连接时钟输入端，所述边缘检测电路的输出端分别连接第一计数电路和第二计数电路的清零端，所述第一计数电路的输出端连接第一比较电路的输入端，所述第二计数电路的输出端连接第二比较电路的第一输入端，所述第一比较电路的输出端连接第二比较电路的第二输入端，所述第二比较电路的第一输出端连接第二计数电路的清零端，第二比较电路的第二输出端连接恢复处理电路的时钟端，所述恢复处理电路的输入端连接数据输入端；

所述边缘检测电路检测输入数据的边沿；所述第一计数电路和第二计数电路分别统计输入数据各个电平宽度内的周期脉冲数；所述第一比较电路比较得到最小脉冲数；所述第二比较电路根据所述周期脉冲数和最小脉冲数输出恢复时钟信号；所述恢复处理电路根据所述恢复时钟信号恢复所述输入数据；

所述恢复处理电路包括采样电路、延迟电路和异或门电路；

所述采样电路和延迟电路的时钟端分别连接第二比较电路的第二输出端，所述采样电路的输入端连接数据输入端，采样电路的输出端分别连接延迟电路的输入端和异或门电路的第一输入端，所述延迟电路的输出端连接异或电路的第二输入端；

所述采样电路通过所述恢复时钟信号对输入数据进行采样，得到采样输出信号，并将所述采样输出信号传输至所述延迟电路，所述延迟电路通过所述恢复时钟信号对所述采样输出信号进行延迟，得到延迟输出信号；所述异或门电路对所述采样输出信号和延迟输出信号进行异或处理，恢复所述输入数据；

所述边缘检测电路检测输入数据的边沿，产生清零信号，并将所述清零信号分别输入所述第一计数电路和第二计数电路；

所述第一计数电路和第二计数电路分别对输入数据各个电平宽度内的脉冲进行计数，得到多个周期脉冲数；

所述第一比较电路从多个周期脉冲数中比较得到最小脉冲数；

所述第二比较电路将各个电平宽度内的周期脉冲数分别与最小脉冲数进行比较，在所述周期脉冲数为最小脉冲数时，向所述第二计数电路的清零端发送清零信号，在所述周期脉冲数为设定脉冲数时，向所述采样电路发送恢复时钟信号。

2.根据权利要求1所述的恢复电路，其特征在于，所述采样电路包括第一D触发器，所述第一D触发器的输入端连接数据输入端，第一D触发器的时钟端连接第二比较器的第二输出端，第一D触发器的输出端分别连接延迟电路的输入端和异或门电路的第一输入端。

3.根据权利要求1所述的恢复电路，其特征在于，所述延迟电路包括第二D触发器，所述第二D触发器的输入端连接数据第一D触发器的输出端，第二D触发器的时钟端连接第二比较器的第二输出端，第二D触发器的输出端连接异或门电路的第二输入端。

4.根据权利要求1所述的恢复电路，其特征在于，所述设定脉冲数为小于最小脉冲数的整数。

5.根据权利要求1至4任一项所述的恢复电路，其特征在于，所述边缘检测电路包括第三D触发器、第一反相器、第二反相器、第一与门和第二与门；

所述第三D触发器的输入端连接数据输入端，第三D触发器的时钟端连接时钟输入端，第三D触发器的输出端通过第一反相器连接第一与门的第一输入端，第三D触发器的输出端还连接第二与门的第一输入端，第一与门的第二输入端连接数据输入端，所述数据输入端通过第二反相器连接第二与门的第二输入端，第一与门的输出端分别连接第一计数电路和第二计数器的清零端，第二与门的输出端分别连接第一计数电路和第二计数器的清零端。

6.根据权利要求5所述的恢复电路，其特征在于，还包括第一或门和第二或门；

所述第一或门的第一输入端连接第一与门的输出端，第一或门的第二输入端连接第二与门的输出端，第一或门的输出端连接第一计数电路的清零端；所述第二或门的第一输入端连接第一与门的输出端，第二或门的第二输入端连接第二与门的输出端，第二或门的第三输入端连接第二比较器的第一输出端，第二或门的输出端连接第二计数电路的清零端。

7.根据权利要求6所述的恢复电路，其特征在于，所述第二比较电路包括第一比较器和第二比较器；

所述第一比较器的第一输入端连接第二计数电路的输出端，第一比较器的第二输入端连接第一比较电路的输出端，第一比较器的输出端连接第二或门的第三输入端；

所述第二比较器的第一输入端连接第二计数电路的输出端，第二比较器的第二输入端连接第一比较电路的输出端，第二比较器的输出端连接恢复处理电路的时钟端。

8.一种接收设备，其特征在于，所述的接收设备包括权利要求1至7任一项所述的恢复电路。

Images