CN104752355A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN104752355A CN104752355A CN201310754004.4A CN201310754004A CN104752355A CN 104752355 A CN104752355 A CN 104752355A CN 201310754004 A CN201310754004 A CN 201310754004A CN 104752355 A CN104752355 A CN 104752355A
- Authority
- CN
- China
- Prior art keywords
- layer
- dry etching
- hard mask
- etching
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000010410 layer Substances 0.000 claims abstract description 238
- 238000005530 etching Methods 0.000 claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 36
- 230000005291 magnetic effect Effects 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000007772 electrode material Substances 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 66
- 238000001312 dry etching Methods 0.000 claims description 61
- 239000000470 constituent Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 9
- 230000005415 magnetization Effects 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底上形成有层间介电层，在层间介电层中形成有互连线；在半导体衬底上依次沉积形成底部电极材料层、磁通道结材料层、蚀刻停止层、硬掩膜层、金属硬掩膜层和覆盖层，覆盖层间介电层和互连线的顶部；在覆盖层上依次形成BARC层和具有磁通道结图案的光刻胶层；实施蚀刻，形成磁通道结，其中，金属硬掩膜层和硬掩膜层构成用于蚀刻磁通道结材料层的掩膜。根据本发明，作为蚀刻掩膜的金属硬掩膜层的侧壁轮廓几近垂直，从而确保经过蚀刻得到的MTJ的特征尺寸的均一性，同时提升器件富余。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种改善形成的多个磁通道结的特征尺寸的均一性的方法。
背景技术
作为在电源断开时能够保持信息的非易失性存储器，利用磁性材料的磁化来记录信息的磁性随机存取存储器（MRAM）正逐渐引起关注，并且当前正在不断发展。
在MRAM中，电流流过基本上垂直的两种地址配线（字线和位线），并且通过由地址配线生成的电流感应磁场反转在地址配线的交点处的磁性存储元件的磁化层中的磁化来记录信息。当读取信息时，利用磁阻效应（MR效应），其中，阻抗根据磁性存储元件的存储层中的磁化方向而改变。
磁性存储元件中比较常见的是磁通道结（MTJ），采用现有技术形成MTJ包括以下步骤：首先，如图1A所示，提供半导体衬底100，半导体衬底100中形成有单元阵列区和外围区，单元阵列区和外围区均形成有隔离结构101，隔离结构101将单元阵列区和外围区分割为多个不同的有源区，在有源区上形成有PMOS或NMOS，位于单元阵列区中的MOS的源极102、漏极103以及位于外围区中的MOS的源极102’、漏极103’为N+掺杂或P+掺杂，在位于单元阵列区中的MOS的栅极侧墙的下方形成有轻掺杂漏极（LDD）104，在位于外围区中的MOS的栅极侧墙的下方形成有轻掺杂漏极（LDD）104’，在源极、漏极以及栅极的顶部形成有自对准硅化物105，在位于半导体衬底100之上的第一层间介电层106中形成有第一接触107，第一接触107的底部连接自对准硅化物105，第一接触107的顶部连接形成于第二层间介电层109中的互连线110，在第二层间介电层109和第一层间介电层106之间形成有第一蚀刻停止层108，在第二层间介电层109和互连线110的顶部形成有自下而上层叠的底部电极材料层111、MTJ材料层112、第二蚀刻停止层113、硬掩膜层114、底部抗反射涂层（BARC层）115和具有MTJ图案的光刻胶层116；接着，如图1B所示，以光刻胶层116为掩膜，实施第一干法蚀刻，以依次蚀刻BARC层115、硬掩膜层114和第二蚀刻停止层113，去除光刻胶层116和BARC层115，再以硬掩膜层114和第二蚀刻停止层113为掩膜，实施第二干法蚀刻，以依次蚀刻MTJ材料层112和底部电极材料层111，去除硬掩膜层114和第二蚀刻停止层113。
在上述工艺过程中，硬掩膜层114的材料选用具有孔隙的氧化硅（BD），第二蚀刻停止层113的材料选用含碳的氮化硅，MTJ材料层112是由分别构成磁化固定层、存储层等的多层材料层组成，因此，在以硬掩膜层114和第二蚀刻停止层113为掩膜实施第二干法蚀刻时，蚀刻气体对于所述掩膜和MTJ材料层112的蚀刻选择性不够理想，造成经过第一干法蚀刻之后的硬掩膜层114的特征尺寸的均一性变差，进而导致实施第二干法蚀刻之后的MTJ材料层112特征尺寸的均一性变差。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有层间介电层，在所述层间介电层中形成有互连线；在所述半导体衬底上依次沉积形成底部电极材料层、磁通道结材料层、蚀刻停止层、硬掩膜层、金属硬掩膜层和覆盖层，覆盖所述层间介电层和所述互连线的顶部；在所述覆盖层上依次形成BARC层和具有磁通道结图案的光刻胶层；实施蚀刻，形成所述磁通道结，其中，所述金属硬掩膜层和所述硬掩膜层构成用于蚀刻所述磁通道结材料层的掩膜。
进一步，所述底部电极材料层的构成材料包括自下而上层叠的氮化钽和氮化钛、或者单层铝，所述金属硬掩膜层的构成材料包括TiN、BN、AlN或者其任意的组合，所述蚀刻停止层的材料包括含碳的氮化硅，所述硬掩膜层的材料包括具有孔隙的氧化硅。
进一步，所述金属硬掩膜层的厚度大于所述磁通道结材料层中位于最上层的材料层的厚度，
进一步，所述磁通道结材料层中位于最上层的材料层的构成材料为钽。
进一步，所述蚀刻包括：以所述光刻胶层为掩膜，蚀刻所述BARC层的第一干法蚀刻；以所述光刻胶层和经过所述第一干法蚀刻的BARC层为掩膜，依次蚀刻所述覆盖层和所述金属硬掩膜层的第二干法蚀刻；以经过所述第二干法蚀刻的金属硬掩膜层为掩膜，蚀刻所述硬掩膜层的第三干法蚀刻；以经过所述第二干法蚀刻的金属硬掩膜层和经过所述第三干法蚀刻的硬掩膜层为掩膜，依次蚀刻所述蚀刻停止层和所述磁通道结材料层的第四干法蚀刻；以经过所述第四干法蚀刻的蚀刻停止层和磁通道结材料层为掩膜，蚀刻所述底部电极材料层的第五干法蚀刻。
进一步，实施所述第一干法蚀刻，直至露出所述覆盖层；实施所述第二干法蚀刻，直至露出所述硬掩膜层；实施所述第三干法蚀刻，直至露出所述蚀刻停止层；实施所述第四干法蚀刻，直至露出所述底部电极材料层；实施所述第五干法蚀刻，直至露出所述层间介电层。
进一步，在实施所述第三干法蚀刻的过程中，经过所述第二干法蚀刻的覆盖层被完全去除。
进一步，实施所述第四干法蚀刻之后且实施所述第五干法蚀刻之前，去除由所述金属硬掩膜层和所述硬掩膜层组成的掩膜。
进一步，采用湿法蚀刻实施所述去除。
进一步，在实施所述第五干法蚀刻的过程中，经过所述第四干法蚀刻的蚀刻停止层被完全去除。
根据本发明，作为蚀刻掩膜的金属硬掩膜层的侧壁轮廓几近垂直，从而确保经过蚀刻得到的MTJ的特征尺寸的均一性，同时提升器件富余。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1B为根据现有技术形成MTJ而依次实施的步骤所分别获得的器件的示意性剖面图；
图2A-图2H为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的改善形成的多个磁通道结的特征尺寸的均一性的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
下面，参照图2A-图2H和图3来描述根据本发明示例性实施例的方法改善形成的多个磁通道结的特征尺寸的均一性的主要步骤。
参照图2A-图2H，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。在半导体衬底200中形成有隔离结构201，隔离结构201为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，隔离结构201为浅沟槽隔离结构。隔离结构201将形成在半导体衬底200中的单元阵列区和外围区分割为多个不同的有源区，在有源区上形成有PMOS或NMOS，位于单元阵列区中的MOS的源极202、漏极203以及位于外围区中的MOS的源极202’、漏极203’为N+掺杂或P+掺杂，在位于单元阵列区中的MOS的栅极侧墙的下方形成有轻掺杂漏极（LDD）204，在位于外围区中的MOS的栅极侧墙的下方形成有轻掺杂漏极（LDD）204’。在源极、漏极以及栅极的顶部形成有自对准硅化物205，在位于半导体衬底200之上的第一层间介电层206中形成有第一接触207，第一接触207的底部连接自对准硅化物205，第一接触207的顶部连接形成于第二层间介电层209中的互连线210，在第二层间介电层209和第一层间介电层206之间形成有第一蚀刻停止层208。
作为示例，所述MOS的栅极由自下而上层叠的栅极介电层和栅极材料层构成。栅极介电层的构成材料包括氧化物，例如二氧化硅（SiO2）。栅极材料层的构成材料包括多晶硅、金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物包括氮化钛（TiN）；导电性金属氧化物包括氧化铱（IrO2）；金属硅化物包括硅化钛（TiSi）。在本实施例中，栅极介电层的构成材料为二氧化硅，栅极材料层的构成材料为多晶硅。栅极介电层和栅极材料层的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。此外，作为示例，所述MOS的栅极侧墙包括至少氧化物层和/或氮化物层。
接下来，在半导体衬底200上依次沉积形成底部电极材料层211、MTJ材料层212、第二蚀刻停止层213和硬掩膜层214，覆盖第二层间介电层209和互连线210的顶部。在本实施例中，底部电极材料层211的构成材料包括自下而上层叠的氮化钽和氮化钛、或者单层铝等，如果底部电极材料层211的构成材料选用易于氧化的物质，则形成的氧化物必须易于去除；MTJ材料层212由分别构成磁化固定层、存储层等的多层材料层组成，例如位于多层材料层的最下层的材料为Ta(4)，位于多层材料层的最上层的材料为Ta(101nm)，磁化固定层中的铁磁层以及存储层由从Fe、Ni和Co中选出的一种或两种以上的合金材料构成，另外，既可以包括诸如Nb、Zr、Gd、Ti、Ta、Mo、Mn、Cu、Ru等的过渡金属元素，也可以包括诸如Si、B、C的轻元素，同样，可以直接堆叠多种不同材料的膜（例如，Co60Fe20B20的层压膜）来形成磁化固定层中的铁磁层以及存储层；第二蚀刻停止层213的材料优选含碳的氮化硅，硬掩膜层214的材料优选具有孔隙的氧化硅（BD）。
接着，如图2B所示，在硬掩膜层214上依次沉积形成金属硬掩膜层215和覆盖层216。在本实施例中，金属硬掩膜层215的构成材料包括TiN、BN、AlN或者其任意的组合，优选TiN，金属硬掩膜层215的厚度大于MTJ材料层212中位于最上层的材料层的厚度；覆盖层216的构成材料包括SiO2、SiON等，且要求其相对于金属硬掩膜层215的构成材料具有较好的蚀刻选择比。
接着，如图2C所示，在覆盖层216上依次形成BARC层217和具有MTJ图案的光刻胶层218。在本实施例中，采用旋涂工艺形成BARC层217，采用旋涂、曝光、显影等工艺形成光刻胶层218。
接着，如图2D所示，以光刻胶层218为掩膜，实施第一干法蚀刻，以蚀刻BARC层217，直至露出覆盖层216。
接着，如图2E所示，以光刻胶层218和经过第一干法蚀刻的BARC层217为掩膜，实施第二干法蚀刻，以依次蚀刻覆盖层216和金属硬掩膜层215，直至露出硬掩膜层214。
接着，如图2F所示，以经过第二干法蚀刻的金属硬掩膜层215为掩膜，实施第三干法蚀刻，以蚀刻硬掩膜层214，直至露出第二蚀刻停止层213。在实施第三干法蚀刻的过程中，经过第二干法蚀刻的覆盖层216被完全去除。
接着，如图2G所示，以经过第二干法蚀刻的金属硬掩膜层215和经过第三干法蚀刻的硬掩膜层214为掩膜，实施第四干法蚀刻，以依次蚀刻第二蚀刻停止层213和MTJ材料层212，直至露出底部电极材料层211。然后，去除由金属硬掩膜层215和硬掩膜层214组成的掩膜，在本实施例中，采用湿法蚀刻实施所述去除。
接着，如图2H所示，以经过第四干法蚀刻的第二蚀刻停止层213和MTJ材料层212为掩膜，实施第五干法蚀刻，以蚀刻底部电极材料层211，直至露出第二层间介电层209。在实施第五干法蚀刻的过程中，经过第四干法蚀刻的第二蚀刻停止层213被完全去除。
至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作。根据本发明，作为蚀刻掩膜的金属硬掩膜层215的侧壁轮廓几近垂直，从而确保经过蚀刻得到的MTJ的特征尺寸的均一性，同时提升器件富余（例如，扩大开启电压的数值范围）。
参照图3，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在半导体衬底上形成有层间介电层，在层间介电层中形成有互连线；
在步骤302中，在半导体衬底上依次沉积形成底部电极材料层、磁通道结材料层、蚀刻停止层、硬掩膜层、金属硬掩膜层和覆盖层，覆盖层间介电层和互连线的顶部；
在步骤303中，在覆盖层上依次形成BARC层和具有磁通道结图案的光刻胶层；
在步骤304中，实施蚀刻，形成磁通道结，其中，金属硬掩膜层和硬掩膜层构成用于蚀刻磁通道结材料层的掩膜。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有层间介电层，在所述层间介电层中形成有互连线；
在所述半导体衬底上依次沉积形成底部电极材料层、磁通道结材料层、蚀刻停止层、硬掩膜层、金属硬掩膜层和覆盖层，覆盖所述层间介电层和所述互连线的顶部；
在所述覆盖层上依次形成BARC层和具有磁通道结图案的光刻胶层；
实施蚀刻，形成所述磁通道结，其中，所述金属硬掩膜层和所述硬掩膜层构成用于蚀刻所述磁通道结材料层的掩膜。
2.根据权利要求1所述的方法，其特征在于，所述底部电极材料层的构成材料包括自下而上层叠的氮化钽和氮化钛、或者单层铝，所述金属硬掩膜层的构成材料包括TiN、BN、AlN或者其任意的组合，所述蚀刻停止层的材料包括含碳的氮化硅，所述硬掩膜层的材料包括具有孔隙的氧化硅。
3.根据权利要求1所述的方法，其特征在于，所述金属硬掩膜层的厚度大于所述磁通道结材料层中位于最上层的材料层的厚度。
4.根据权利要求3所述的方法，其特征在于，所述磁通道结材料层中位于最上层的材料层的构成材料为钽。
5.根据权利要求1所述的方法，其特征在于，所述蚀刻包括：以所述光刻胶层为掩膜，蚀刻所述BARC层的第一干法蚀刻；以所述光刻胶层和经过所述第一干法蚀刻的BARC层为掩膜，依次蚀刻所述覆盖层和所述金属硬掩膜层的第二干法蚀刻；以经过所述第二干法蚀刻的金属硬掩膜层为掩膜，蚀刻所述硬掩膜层的第三干法蚀刻；以经过所述第二干法蚀刻的金属硬掩膜层和经过所述第三干法蚀刻的硬掩膜层为掩膜，依次蚀刻所述蚀刻停止层和所述磁通道结材料层的第四干法蚀刻；以经过所述第四干法蚀刻的蚀刻停止层和磁通道结材料层为掩膜，蚀刻所述底部电极材料层的第五干法蚀刻。
6.根据权利要求5所述的方法，其特征在于，实施所述第一干法蚀刻，直至露出所述覆盖层；实施所述第二干法蚀刻，直至露出所述硬掩膜层；实施所述第三干法蚀刻，直至露出所述蚀刻停止层；实施所述第四干法蚀刻，直至露出所述底部电极材料层；实施所述第五干法蚀刻，直至露出所述层间介电层。
7.根据权利要求6所述的方法，其特征在于，在实施所述第三干法蚀刻的过程中，经过所述第二干法蚀刻的覆盖层被完全去除。
8.根据权利要求6所述的方法，其特征在于，实施所述第四干法蚀刻之后且实施所述第五干法蚀刻之前，去除由所述金属硬掩膜层和所述硬掩膜层组成的掩膜。
9.根据权利要求8所述的方法，其特征在于，采用湿法蚀刻实施所述去除。
10.根据权利要求6所述的方法，其特征在于，在实施所述第五干法蚀刻的过程中，经过所述第四干法蚀刻的蚀刻停止层被完全去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310754004.4A CN104752355B (zh) | 2013-12-31 | 2013-12-31 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310754004.4A CN104752355B (zh) | 2013-12-31 | 2013-12-31 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104752355A true CN104752355A (zh) | 2015-07-01 |
| CN104752355B CN104752355B (zh) | 2018-05-04 |
Family
ID=53591830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310754004.4A Active CN104752355B (zh) | 2013-12-31 | 2013-12-31 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752355B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112385015A (zh) * | 2018-08-10 | 2021-02-19 | 东京毅力科创株式会社 | 钌硬掩膜方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030129842A1 (en) * | 2002-01-10 | 2003-07-10 | Chin-Jung Wang | Method for forming openings in low dielectric constant material layer |
| CN101364569A (zh) * | 2007-08-07 | 2009-02-11 | 株式会社瑞萨科技 | 磁性存储器的制造方法及磁性存储器 |
| US20090209050A1 (en) * | 2008-02-18 | 2009-08-20 | Yung-Hung Wang | In-Situ Formed Capping Layer in MTJ Devices |
| CN102412196A (zh) * | 2011-09-15 | 2012-04-11 | 上海华力微电子有限公司 | 金属铜大马士革互联结构的制造方法 |
-
2013
- 2013-12-31 CN CN201310754004.4A patent/CN104752355B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030129842A1 (en) * | 2002-01-10 | 2003-07-10 | Chin-Jung Wang | Method for forming openings in low dielectric constant material layer |
| CN101364569A (zh) * | 2007-08-07 | 2009-02-11 | 株式会社瑞萨科技 | 磁性存储器的制造方法及磁性存储器 |
| US20090209050A1 (en) * | 2008-02-18 | 2009-08-20 | Yung-Hung Wang | In-Situ Formed Capping Layer in MTJ Devices |
| CN102412196A (zh) * | 2011-09-15 | 2012-04-11 | 上海华力微电子有限公司 | 金属铜大马士革互联结构的制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112385015A (zh) * | 2018-08-10 | 2021-02-19 | 东京毅力科创株式会社 | 钌硬掩膜方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104752355B (zh) | 2018-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105051905B (zh) | 具有底层蚀刻停止的纳米线晶体管 | |
| TWI641116B (zh) | 集成鰭式場效電晶體(finfet) cmos裝置與嵌入式非揮發性記憶體單元之方法 | |
| US9449981B2 (en) | Three dimensional NAND string memory devices and methods of fabrication thereof | |
| US20210242241A1 (en) | Three-dimensional nor array including vertical word lines and discrete memory elements and methods of manufacture | |
| CN110391229A (zh) | 存储器阵列、集成电路器件及其制造方法 | |
| US20170154895A1 (en) | Three-Dimensional Semiconductor Device and Manufacturing Method Therefor | |
| CN105374826A (zh) | 三维半导体器件及其制造方法 | |
| TWI289909B (en) | A semiconductor device and method of fabricating the same, and a memory device | |
| CN105355602A (zh) | 三维半导体器件及其制造方法 | |
| CN109216371A (zh) | 制造半导体器件的方法以及半导体器件 | |
| US20150054049A1 (en) | Integrated split gate non-volatile memory cell and logic structure | |
| CN105336609B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| US7410864B2 (en) | Trench and a trench capacitor and method for forming the same | |
| JP5454543B2 (ja) | 半導体装置の製造方法 | |
| US20240290886A1 (en) | Semiconductor device and method | |
| US7645663B2 (en) | Method of producing non volatile memory device | |
| CN103681291A (zh) | 一种金属硅化物的形成方法 | |
| US20150054050A1 (en) | Integrated split gate non-volatile memory cell and logic device | |
| CN102479812B (zh) | 半导体器件及其制造方法 | |
| CN104752355A (zh) | 一种半导体器件的制造方法 | |
| TWI353640B (en) | Method of forming semiconductor structure | |
| CN108735670A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| TWI277179B (en) | Non-volatile memory device | |
| TW202139427A (zh) | 具有嵌入式儲存結構的半導體元件及其製備方法 | |
| TW202207426A (zh) | 半導體元件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |