CN104716169A - 具有复合区的半导体器件 - Google Patents

具有复合区的半导体器件 Download PDF

Info

Publication number
CN104716169A
CN104716169A CN201410764738.5A CN201410764738A CN104716169A CN 104716169 A CN104716169 A CN 104716169A CN 201410764738 A CN201410764738 A CN 201410764738A CN 104716169 A CN104716169 A CN 104716169A
Authority
CN
China
Prior art keywords
semiconductor device
region
desaturation
drift region
control structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410764738.5A
Other languages
English (en)
Other versions
CN104716169B (zh
Inventor
J·G·拉文
R·巴布斯克
P·坎沙特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104716169A publication Critical patent/CN104716169A/zh
Application granted granted Critical
Publication of CN104716169B publication Critical patent/CN104716169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件包括在半导体主体中的漂移区。电荷载流子转移区与该半导体主体中的漂移区形成pn结。控制结构在去饱和周期期间将复合区电连接至漂移区，并且在去饱和期间以外使复合区与漂移区断开连接。在去饱和周期期间复合区减少在漂移区中的电荷载流子等离子，并且减少反向恢复损耗，从而不产生不利的阻断特性。

Description

具有复合区的半导体器件
技术领域
本发明属于半导体领域，尤其涉及一种具有复合区的半导体器件。
背景技术
如半导体二极管、IGFETS(绝缘栅场效应晶体管)和IGBTS(绝缘栅双极型晶体管)的半导体器件包括pn结。当pn结被正向偏置时，移动电荷载流子充满pn结两侧上的半导体区域。这些区域中的至少一个被形成为漂移区，该漂移区具有相对低的杂质浓度并且沿电流流向具有相对大的延伸，当pn结从正向偏置切换成反向偏置时，该电荷载流子可形成电荷载流子等离子，该电荷载流子等离子必须从漂移层中被移除。将电荷载流子等离子从漂移区移除被称为反向恢复，并且有助于半导体器件的动态开关损耗。亟需提供具有提升的开关特性的半导体器件。
发明内容
一个实施例涉及半导体器件，该半导体器件包括在半导体主体中的漂移区。电荷载流子转移区与该半导体主体中的漂移区形成pn结。控制结构在去饱和周期期间将复合区电连接至漂移区，并且在去饱和期间以外使复合区与漂移区断开连接。
另一个实施例涉及包括漂移区的可控半导体二极管，该漂移区在半导体主体中。电荷载流子转移区与该半导体主体中的漂移区形成pn结。控制结构在去饱和周期期间将复合区电连接至漂移区，并且在去饱和期间以外使复合区与漂移区断开连接。
另一实施例涉及绝缘栅双极型晶体管，该绝缘栅双极型晶体管包括在半导体主体中的漂移区。电荷载流子转移区与该半导体主体中的漂移区形成pn结。控制结构在去饱和周期期间将复合区电连接至漂移区，并且在去饱和期间以外使复合区与漂移区断开连接。
通过阅读下面的具体实施方式和参看附图，本领域的技术人员将能认识到其他的特征和优点。
附图说明
附图被包括以提供对本发明的进一步理解，并且附图被包括在本说明书中并构成本说明书的一部分。附图说明了本发明的实施例，并且和具体实施方式一起用于解释本发明的原理。通过参考下面的具体实施方式，能更好地理解并将容易领会其他的实施例和预期优点。
图1A是用于说明实施例的方面的具有主体pn结的半导体器件的部分的示意性剖视图；
图1B是根据实施例的半导体器件的部分的示意性剖视图，该实施例涉及垂直pn结；
图1C是根据实施例的半导体器件的部分的示意性剖视图，该实施例涉及水平pn结；
图2A是依照实施例的半导体器件的部分的示意性剖视图，该实施例涉及半导体二极管；
图2B是依照实施例的半导体器件的部分的示意性剖视图，该实施例涉及IGFET；
图2C是依照实施例的半导体器件的部分的示意性剖视图，该实施例涉及IGBT；
图2D是依照实施例的半导体器件的部分的示意性剖视图，该实施例涉及RC-IGBT(反向导通IGBT)；
图3A是根据实施例的半导体二极管的半导体主体的示意性平面图，该实施例提供均匀分布的紧密去饱和单元；
图3B是根据实施例的半导体二极管的半导体主体的示意性平面图，该实施例提供条状形状的去饱和单元；
图3C是根据实施例的半导体二极管的半导体主体的示意性平面图，该实施例提供栅格状的去饱和单元；
图3D是根据实施例的半导体二极管的半导体主体的示意性平面图，该实施例提供非均匀分布的紧密去饱和单元；
图4A是半导体器件的半导体主体的示意性平面图，该半导体器件包括均匀分布的紧密去饱和单元和晶体管单元；
图4B是半导体器件的半导体主体的示意性平面图，该半导体器件包括规律布置的晶体管单元和去饱和单元；
图4C是半导体器件的半导体主体的示意性平面图，该半导体器件包括栅格形状的去饱和单元和被形成在去饱和单元的网格中的晶体管单元；
图4D是半导体器件的半导体主体的示意性平面图，该半导体器件包括框形状的去饱和单元和均匀分布的紧密的晶体管单元；
图5A是根据实施例的半导体器件的部分的示意性剖视图，该实施例提供在腔体的底部区域中的复合区；
图5B是示出了图5A的半导体器件的二极管特性的示意图；
图5C是示出在禁用复合区时，图5A的半导体器件中的电流线和电子密度的示意图；
图5D是示出在启用复合区时，图5A的半导体器件中的电流线和电子密度示意图；
图5E是说明在图5A的半导体器件的不同状态下等离子电荷的示意图；
图6A是根据实施例的半导体器件的示意性电路图，该实施例包括IGBT和用于生成内部去饱和信号的控制电路，该去饱和信号用于IGBT；
图6B是示出图6A的控制电路的阶跃信号(step signal)反应的示意性时间图；
图6C是示出图6A的控制电路的方波信号(square signal)反应的示意性时间图；
图7A是根据具有高通滤波器的实施例的图6A的控制电路的示意性电路图；
图7B是图6A的控制电路的另外的实施例的示意图，该实施例包括具有电阻器的高通滤波器；
图7C是半导体器件的示意性等效电路图，该半导体器件包括图7B的控制电路；
图8A是示出图7C的控制电路的方波信号响应的时间图；
图8B是示出图7C的控制电路的阶跃信号响应的时间图。
具体实施方式
下面的具体实施方式参考了附图，附图构成具体实施方式的一部分并且以举例说明的方式示出了本发明可以实施的特定的实施例。应当可以理解的是，不脱离本发明的范围，可以采用其它的实施例和可以做出结构上或者逻辑上的改变。例如，用于说明或描述一个实施例的特征能够被用在其它实施例上或者与其它实施例结合而产出又一个实施例。本发明旨在包括这些修改和变化。示例使用特定的语言进行描述，不应当被解释为对所附权利要求范围的限制。附图不一定是按比例的，并且仅以说明为目的。为清楚起见，在不同的附图中相同的元件用对应的附图标记表明，除非另有说明。
如本文所用，术语“具有(having)”，“包括(containing、including、comprising)”等是开放式，并该术语表示所陈述的结构、元件或特征的存在，但并不排除其它的元件或特征。冠词“一(a或an)”和“该(the)”旨在包括复数以及单数，除非上下文另有明确说明。
术语“电连接(electrically connected)”描述电连接的元件之间的永久低电阻连接，例如涉及元件之间的直接接触或者经由金属和/或高掺杂半导体的低电阻连接。术语“电耦接(electrically coupled)”包括可在电耦接的元件之间提供适用于信号传输的一个或者多个介入元件，例如可控的以临时地提供在第一状态时的低电阻连接以及在第二状态时的高电阻电去耦的元件。
附图说明了紧接掺杂类型“n”或“p”之后的用“-”或“+”表示的相对掺杂浓度。例如，“n-”表示掺杂浓度低于“n”掺杂区的掺杂浓度，同时“n+”掺杂区的掺杂浓度高于“n”掺杂区的掺杂浓度。具有相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂部位可具有相同或者不同的绝对掺杂浓度。
图1A示出了半导体器件500的一部分，半导体器件500可以是半导体二极管、IGFET，例如在通常意义上包括具有金属的场效应晶体管和具有非金属栅极的场效应晶体管的MOSFET(金属氧化物半导体场效应晶体管)，或者IGBT(例如，RB-IGBT(反向阻断IGBT)或RC-IGBT(反向导通IGBT))。举例说明，半导体器件500的半导体主体100由单晶半导体材料提供，例如硅(Si)、碳化硅(SIC)、锗(Ge)、硅锗晶体(SiGe)、氮化镓(GaN)或砷化镓(GaAs)。
pn结171被形成在电荷载流子转移区115和漂移区120之间的半导体主体100中，其中电荷载流子转移区115具有第一导电类型，并且漂移区120具有与第一导电类型相反的第二导电类型。在所示实施例中，该第一导电类型是n型，并且该第二导电类型是p型。根据其他实施例，该第一导电类型是p型，并且该第二导电类型是n型。
电荷载流子转移区115可以是半导体二极管的阳极区、IGFET的体区、或者IGFET单元的体区，其控制流经IGBT的电流。
漂移层120中的掺杂浓度低于电荷载流子转移区115中的掺杂浓度，从而随着被反向偏置的pn结171，耗尽区主要从该pn结171延伸至漂移层120之中。根据实施例，电荷载流子转移区115中的平均掺杂浓度高达漂移区120中的掺杂浓度的至少10倍。举例说明，漂移区120中的掺杂浓度可以是至多5x 1016cm-3，并且电荷载流子转移区115中的掺杂浓度可以是至少1x 1017cm-3。
半导体器件500进一步包括距pn结171某一距离处的复合区190。在复合区190的表面处，复合率速高于通常半导体-绝缘体(semiconductor-to-insulator)界面处的复合速率。例如在完美的硅-氧化硅(silicon-to-siliconoxide)界面处，复合速度的范围在30cm/s至100cm/s的范围内。在硅-氧化硅界面处的陷阱(trap)的较高密度处，复合速度可高达104cm/s的值。相反，根据实施例，复合区190的表面复合速率或者表面复合速度是半导体主体100中电荷载流子的饱和速度的至少0.5％。在半导体主体500是基于硅的情况下，该表面复合速度可以是至少5x 104cm/s，例如，大于105cm/s或至少106cm/s。
复合区190可由金属或金属化合物(例如导电硅化物(如CoSi2、HfSi2、MoSi2、NiSi2、PdSi2、PtSi、TaSi2、TiSi2、WSi2或ZrSi2))组成或者可包括金属或金属化合物，并且可具有高温稳定性，从而复合区190能够在制造过程的早期阶段被提供。根据其他实施例，复合区190可由铝组成或可包括铝(例如，Al、AlSi或AlSiCu)，其能够以经济的方式被沉积和蚀刻。
依照另外的实施例，复合区190是畸变的(distorted)单晶半导体材料，该单晶半导体材料例如通过沉积非结晶半导体材料、单晶半导体材料、微晶半导体材料或多晶半导体材料，或者通过在高注入剂量和/或高注入能量下向半导体主体100注入杂质来被提供，其中随后的制造过程被控制至安全，以使在最终的半导体器件500中受损晶体保持所期望的复合特性。
复合区190可与导电结构被介电绝缘，该导电结构被电连接至半导体器件500的负载端。根据实施例，复合区190可浮动。
控制结构180在第一状态下(例如，在去饱和周期之外)，使复合区190与漂移区120断开连接，并且在第二状态下(例如，在去饱和周期期间)，使复合区190与漂移区120电连接。控制结构180可包括在半导体主体100中的分离区181，其中分离区181在空间上使复合区190与漂移区120、控制电极189和控制介电层185分开，该控制介电层185使控制电极189与分离区181绝缘。
在控制结构180的第一状态下，施加于控制电极189的电压并不显著地影响分离区181中的移动电荷载流子的分布。在第二状态下，施加于控制电极189的电压沿控制介电层185和分离区181之间的界面累积少数电荷载流子，从而导致少数电荷载流子的导电的反转沟道184使复合区190与漂移区120电连接。对于p型分离区181，适当的电压是在阈值电压以上的电压，在该电压下反型沟道184被形成。在此情况下，反型沟道184是电子沟道。对于n型分离区181，适当的电压是在阈值电压以下的电压，在该电压下反型层被形成，其中该反型沟道是空穴沟道。
当pn结171被正向偏压时，电荷载流子转移区115向漂移区120之中注入p型电荷载流子(空穴)，并且n型电荷载流子(电子)被从相对侧注入至漂移区120之中。所注入的电荷载流子形成在漂移区120中的电荷载流子等离子。当pn结171从正向偏置向反向偏置切换时，该电荷载流子等离子通过反向恢复电流被移除，该反向恢复电流引起反向恢复损耗。
去饱和周期可被应用以减少反向恢复损耗。在去饱和周期期间，当pn结171仍被正向偏置时，在漂移区120和半导体器件500的电极之间，低欧姆的辅助沟道被开启，其将来自漂移区120的电荷载流子排出。例如，具有正电势的电极可穿过用于电子的辅助沟道，将来自漂移区120的电子排出。在pn结171从正向偏置向反向偏置切换之前，去饱和周期已完全结束，因为在去饱和周期期间该辅助沟道不能维持反向电压，并且在应用中可能发生短状态(short-condition)。
在去饱和周期结束和从正向偏置向反向偏置变化之间的时期中，电荷载流子等离子再次累积到某一程度。根据去饱和周期的预定时间延迟的持续时间，去饱和周期的效率可小于与从正向偏置pn结向反向偏置pn结变化同时结束的去饱和周期的极少的百分比，该去饱和周期。
相反，半导体器件500并不将电荷载流子等离子通过器件电极排出，而是通过临时地使漂移区120与复合区180连接减少电荷载流子的寿命。当pn结171被正向偏置时，分离区181是用于电荷载流子等离子的电子的有效的电势势垒，从而复合区190是不活动的。对于正向偏置的pn结171，电势势垒可相对地高，以使复合区190对半导体器件500特性的影响最小化。在分离区181中的杂质浓度可以在电荷载流子转移区115中的杂质浓度的范围内或与其相同。
在从正向偏置向反向偏置变化之前，在去饱和周期期间通过临时地使复合区190与漂移区120连接，漂移区120中的电子的寿命被缩短，并且电荷载流子等离子被减少。不同于在常规去饱和周期中，复合结构190并不影响pn结171的反向阻断能力，从而从该去饱和周期结束到从正向偏置向反向偏置的改变的时间延迟能够比常规器件中的更短，或者甚至完全被忽略。去饱和周期可与从正向偏置向反向偏置的改变重叠，从而在去饱和周期和pn结出的极性反转之间，没有电荷载流子等离子能够重建。反向恢复电荷和反向恢复损耗能够被显著地减少，而不对半导体器件500的阻断能力产生不利影响，并且不引起在电路应用中的短路状态。
图1B涉及具有pn结171的横向器件，该pn结171在垂直于半导体主体100的第一表面101的平面中延伸。电荷载流子转移区115、漂移区120和分离区181可直接邻接第一表面101。浅的沟槽绝缘层210可介电地将电荷载流子转移区115与分离区181分开。控制电极189以及控制介电层185可在pn结171和复合区190之间在分离区181的垂直投影中被形成在第一表面101上。
图1C涉及具有被形成在平行于半导体主体100的第一表面101的平面中的pn结171的垂直器件。电荷载流子转移区115以及分离区181可被形成在第一表面101和pn结171之间。控制电极189以及控制介电层185可形成沟槽结构，该沟槽结构从第一表面101延伸至少低至pn结171。复合区190直接邻接该沟槽结构。
图2A所示的半导体器件500是垂直半导体二极管，该半导体二极管具有第一导电类型的漂移区120和第二导电类型的阳极区115a。阳极区115a是有效的图1A的电荷载流子转移区115。阳极区115a和漂移区120形成pn结171，该pn结171平行于半导体主体100的第一表面101。第一表面101的法线定义垂直方向，并且平行于第一表面101的方向是横向方向。
第一导电类型的重掺杂的基座层130被形成在漂移区120和与第一表面101相对的第二表面102之间。举例说明，在漂移区120中的平均杂质浓度可在5x 1012cm-3和5x 1014cm-3之间。举例说明，在基座层130中的杂质浓度可以是至少5x 1017cm-3。第一表面和第二表面101、102之间的距离可以大于50μm，例如至少90μm。关于半导体主体100的材料，请参考图1A的半导体器件500的描述。
第一负载电极310被布置在第一表面101的侧面处，并且直接邻接第一表面101和阳极区115a。第一负载电极310可形成半导体器件500的阳极端子A，或者可电连接或电耦接至阳极端子A。第二负载电极320直接邻接第二表面102和基座层130。第二负载电极320可形成阴极端子K或者可被电连接或电耦接至阴极端子K。
第一负载和第二负载310、320中的每个可包括由以下项作为主成分组成，或者可包括以下项作为主成分：铝(Al)、铜(Cu)或者铝或铜的合金(例如，AlSi、AlCu或AlSiCu)。根据其他实施例，第一负载和第二负载310、320中的至少一个可包括镍(Ni)、钛(Ti)、钨(W)、银(Ag)、金(Au)、铂(Pt)和/或钯(Pd)作为主成分。例如，第一负载和第二负载310、320中的至少一个可包括两层或多个子层，其中每个子层包括Ni、Ti、Ag、Au、Pt、W和Pd中的一种或多种作为主成分(例如，硅化物、氮化物和/或合金)。
半导体器件500可包括分别具有一个或多个控制结构180的一个或多个去饱和单元DC。该去饱和单元DC可从第一表面101延伸至半导体主体100的主体之中，至少向下延伸至pn结171。
每个去饱和单元DC包括复合区190，复合区190被埋置在半导体主体100中并且被布置在距pn结171一定距离。分离区181将复合区190与pn结171分开，并可具有与漂移区120相同的杂质类型，或者可与阳极区115a具有相同的杂质类型。在第一种情况下，在分离区181中的杂质浓度可如漂移区120中的杂质浓度一样高或更高，例如，至少高达漂移区120中杂质浓度的至少2倍或至少10倍。在第二中情况下，阳极区和分离区115a、181中的平均净杂质浓度可相等。
单元介电质188可使复合区190与第一负载电极310介电绝缘，并且可位于第一表面101和复合区190之间。控制电极189可以是沟槽结构的部分，该部分在复合区190和阳极区115a之间的从第一表面101延伸至少低至pn结171。控制介电质185是控制电极189与半导体主体100的周围材料绝缘。第一导电类型的重掺杂的连接区182可沿着控制结构180并且直接邻接复合区190被形成。
控制电极189可在横向方向上包围复合区190。根据其他的实施例，去饱和单元DC是在穿过半导体器件500的有源区的在横向方向上延伸的条，并且控制电极189的对在条状形状的复合区190的相对侧面上延伸。
根据实施例，去饱和单元DC相对于垂直对称轴旋转对称。例如，去饱和单元DC的横向横截面区域可以是多边形(例如，具有或不具有圆角的六边形或正方形)或圆，其中控制电极189可包围复合区190。
去饱和单元DC的控制电极189可被彼此电连接或电耦接，并且可被电连接或电耦接至半导体器件500的控制端子CTR。
在pn结171的正向偏置模式中，正电压被应用于阳极端子A，并且负电压被应用于阴极端子K。第一负载电极310向阳极区115a之中注入空穴，并穿过被正向偏置的pn结171向漂移区120之中注入空穴。第二负载电极320穿过基座层130向漂移区120之中注入电子。在漂移区120中所产生的高密度电荷载流子等离子提供半导体二极管的低正向电阻。
在切换至反向偏置之前，去饱和信号被应用于控制端子CTR，以开始去饱和周期。在去饱和周期期间，电子的反型通道184被形成为沿着控制介电层185从漂移区120至各连接区182，并且用于电子的导电路径被形成在复合区190和漂移区120之间。在复合区190处的高表面复合速率减少电子的电荷载流子寿命。在漂移区120中，电子的数量被有效地减少。电荷载流子等离子密度被减少。
当半导体二极管在足够长的去饱和期之后，从正向偏置切换至反向偏置时，电荷载流子等离子密度已经提前被显著地降低，从而实际的反向恢复电荷低，并且半导体二极管在短时间内并以低的反向恢复电流达到其阻断状态。由于在去饱和期间复合区190保持与第一负载电极310被绝缘，去饱和单元DC能够维持高的阻断电压，并且在向阻断状态过渡期间没有发生短路状态，即使去饱和周期还未全部完成并且反型沟道184仍然有效。在去饱和周期之后，反型沟道184被关断，并且宽的耗尽区沿着pn结171延伸至漂移区120之中，从而半导体二极管能够维持高的反向阻断电压，该反向阻断电压高达反向击穿电压，该反向击穿电压是漂移区120中的杂质浓度和漂移区120中的垂直延伸的函数(function)。
单元绝缘层188可包括阻断寄生沟道184x的部分，该部分寄生沟道184x沿控制电极189的从复合区190处被避开的外边沿延伸，从而寄生的反型沟道184x并不对器件参数产生不利的影响。可替换地或额外地，第二导电类型的重掺杂的沟道截断区可沿控制电极189的外边沿从第一表面101延伸至阳极区115a之中。可替换地或额外地，控制介电层185避开复合区190的外部部分可厚于面向复合区190的内部部分。
图2B的半导体器件500是具有晶体管单元TC的垂直IGFET，其包括被布置在沟槽结构中的栅极电极150，该沟槽结构从第一表面101延伸至半导体主体100之中。该沟槽结构可包括在栅极电极150和第二表面102之间的场电极160，其中场介电质202将场电极160与栅极电极150和半导体主体100绝缘。场电极160可以浮动，或者可被电连接至场电极电势，该场电极电势可以是被应用于源极电极的源极电势。
半导体主体100包括第一导电类型的源区110，源区110直接邻接第一表面101。体区115b是有效的图1A的半导体器件的电荷载流子转移区115，将源区110与漂移区120分开。接触结构305穿过介电结构220中的开口延伸至半导体主体100之中，以将第一负载电极310电连接至源区110和体区115b两者。第一负载电极310可以是半导体器件500的源极端子S，或者可被电耦接或电连接至源极端子S。第二负载电极320可以是漏极端子D，或者可被电连接至漏极端子D。晶体管单元TC的栅极电极150可被彼此电连接，并且可被电连接至或电耦接至栅极端子G。
根据实施例，关于形状和杂质剂量，源区110可对应连接区182。复合区190可沿着介电结构220的突起221被形成，该突起221延伸至半导体主体100之中并且由介电结构220的材料填充凹槽产生，该凹槽与用于接触结构305的接触沟槽一起被形成。突起221可延伸至分离区181之中，并且可具有与用于接触结构305的凹槽相同的深度。根据其他实施例，突起221可比接触结构305向半导体主体100之中延伸得更深，或者具有复合区190的台面不高于具有源区110的台面，从而复合区190比接触结构305更接近漂移区120。
参考图2A所描述的去饱和单元DC可在半导体器件500的有源区610之内被散置在晶体管单元TC之间。根据其他实施例，去饱和单元DC在有源区610和边沿区690之间主要地或者仅沿着过渡区650被形成，避开晶体管单元并且直接邻接半导体主体100的外部表面，该半导体主体100的外部表面连接第一表面和第二表面101、102。
在图2C中，半导体器件500是具有晶体管单元TC的体区115b的IGBT，从图1A至图1C的意义上讲，体区115b是有效的电荷载流子转移区115。第一负载电极310可被电连接至源区110和体区115b两者，可形成发射极端子E，或者可被电耦接或电连接至发射极端子E。基座层130是与漂移区120的导电类型相反的导电类型，例如在所示的n沟道IGBT情况下时p型。直接邻接基座层130的第二负载电极320可形成或可被电连接至集电极端子C。晶体管单元TC的栅极电极150以及将栅极电极150与半导体主体100介电绝缘的栅极介电层205可被布置在沟槽中，该沟槽从第一表面101延伸至半导体主体100之中至少向下延伸至pn结171。
体区115b可以是沿横向方向延伸的条。对于每个晶体管单元TC，至少一个栅极电极150在体区115b的一个横向侧上延伸。在所示实施例中，栅极电极150被布置在体区115b的相对侧上。其他实施例可提供具有旋转对称的横向横截面区域的晶体管单元，其中该横截面区域可以是六边形(例如，具有或不具有圆角的六边形或正方形)或者圆或椭圆形。
依照另外的实施例，去饱和单元DC和晶体管单元TC的横截面区域具有相同的横截面形状。根据另外的实施例，去饱和单元和晶体管单元DC、TC具有相同的横截面形状和横截面面积。闲置区175可具有分离区和体区181、115b的导电类型。
介电结构220可直接邻接第一表面101，并且将复合区190与第一负载电极310和/或其他金属结构绝缘，该其他金属结构与半导体主体100相对地布置在介电结构220的表面上。介电结构220可使闲置区175与被布置在第一表面101的侧面处的导电结构绝缘。
栅极电极150可被彼此电连接，并且可被电耦接或电连接至栅极端子G。
控制电极189可被彼此电连接，并且可被电连接或电耦接至控制端子CTR，或者可被电耦接至栅极端子G。被应用于控制端子CTR的去饱和信号临时地使去饱和单元DC的复合区190与漂移区120连接，从而半导体器件500能够在半导体器件500被关断之前被去饱和。类似于图2A的半导体二极管，动态开关损耗能够被降低，并且静态损耗和动态损耗之间的折中能够被提升。
图2D的半导体器件500是具有基座层130的RC-IGBT，基座层130包括第一导电类型的第一区131和第二导电类型的第二区132。第二负载电极320直接邻接第一区和第二区131、132两者。没有闲置区175可被电连接至第一负载电极310，或者闲置区175中的一些或全部可被电连接至第一负载电极310。另外的详情请参考图2C的描述。
该RC-IGBT包括集成续流二极管，该续流二极管具有基座层130的第一区131，第一区131具有阴极区的作用，体区115b和被连接至第一负载电极310的闲置区175(以及如果可用)，具有阳极区的作用。当体区115b和漂移区120之间的pn结171被反向偏置时，该RC-IGBT处于正向偏置模式，并且仅当适当的栅极电位被施加到栅极电极150时，该RC-IGBT才导通电流。在反向偏置模式中，该RC-IGBT的集成续流二极管导通与施加在栅极电极150的电压无关的电流。
在图2D的RC-IGBT的反向偏置模式中，内部的pn结171被正向偏置，并且漂移区120充满了移动电荷载流子。当该RC-IGBT从反向偏置模式或二极管模式切换至正向阻断模式时，该电荷载流子必须从漂移区120中被排出。在去饱和周期中，所施加在控制电极189的电位使复合区190与漂移区120连接，并且排出移动电荷载流子的重要部分。该去饱和周期能够无缝地(seaminglessly)进入正向阻断模式，从而电荷载流子等离子比在常规设计中有更少时间重建。复合区190连接至漂移区120并不对RC-IGBT的阻断特性产生不利影响。如果半导体器件500在半桥配置中被用作开关，即使去饱和周期结束和RC-IGBT向正向偏置的过渡之间的时间延迟很短(例如，小于0.5μs或完全被忽略)，短路状态也能够被避免。
图3A至图3D涉及在半导体二极管中的去饱和单元的布置。
图3A示出了紧密的去饱和单元DC，该去饱和单元DC的两个横向尺寸显著小于半导体器件500的半导体主体100的有源区610的对应的横向尺寸。半导体主体100包括有源区610和边沿区690，边沿区690在有源区610和半导体主体100的外部表面103之间。边沿区690没有阳极区，包围具有阳极区的有源区610。如图3A所示，紧密的去饱和单元DC可以以规律间隔的行和列被布置，该行和列朝向沿着矩形的半导体主体100的边沿或沿着矩形的半导体主体100的对角线。去饱和单元DC的种群密度可以在整个有源区610中是均匀的。根据其他实施例，该种群密度可在有源区610的中心部分中较低，并且可在有源区610邻接边沿区690的外部部分中较密集。
图3B示出了条状形状的去饱和单元DC，该去饱和单元DC以规律的中心对中心距离(节距)布置，并且朝向沿着半导体主体100的外部边沿中的一个。
图3C示出了栅格形状的单元DC，该单元DC具有阳极区115b的多个子部分，该阳极区115b被形成在台面中。台面的大小可横穿整个有源区610是均匀的，或者可随着距边沿区690的距离减小而减小。
在图3D中，紧密的去饱和单元DC在有源区610的中心部分中以较低的种群密度被布置，并且在有源区610朝向边沿区690的部分中以较高的种群密度被布置。
图4A至图4C涉及用于IGFET和IGBT的晶体管单元TC和去饱和单元DC的布置，该IGFET和IGBT包括RC-IGBT。
图4A涉及在等距离的行和列中在规律的、类似矩阵图形中的晶体管单元TC和去饱和单元DC的布置。沿着每一行和沿着每一列，去饱和单元和晶体管单元DC、TC可被交替地布置。除了最外面的去饱和单元和晶体管单元DC、TC，每个晶体管单元TC可邻接四个去饱和单元DC，反之亦然。该布置可类似于棋盘图案，该棋盘图案具有被分配为白区的晶体管单元TC和被分派为黑区的去饱和单元DC。根据其他实施例，邻接边沿区690的最外边的行和列可比晶体管单元TC更多的去饱和单元DC，以支持边沿区690的去饱和。
图4B涉及条状形状的晶体管单元和去饱和单元TC、DC，其可与半导体主体100的边沿中的一个平行地延伸，并且可以规律节距被布置。
图4C示出了形成栅格的去饱和单元DC，以晶体管单元TC被布置在网格中。另一个实施例可提供以晶体管单元形成栅格的反转图案，并且去饱和单元被形成在该栅格的网格中。
图4D示出了在有源区610的中心部分中被规律地布置的紧密的晶体管单元TC以及被布置在有源区619朝向边沿区690的外面部分619中的框状去饱和单元DC。
图5A至图5E涉及具有晶体管单元TC和去饱和单元DC的反向导通IGBT 501，其中晶体管单元TC的栅极电极150和去饱和单元DC的控制电极189被包括在沟槽结构中，该沟槽结构以规律的条状图案进行布置。分离区181被形成在在具有控制电极189的邻近沟槽结构之间的半导体台面中，并且体区115被形成在直接邻接具有栅极电极150的沟槽结构的台面中。具有分离区181的台面可进一步包括闲置的源区110x，该闲置的源区110x与晶体管单元TC的源区110被同时形成，并且与该源区110由相同的注入被形成。
复合区190可例如通过向腔体之中沉积金属(比如，钛或铂)并硅化所沉积的金属，沿着该腔体的内侧壁被形成，该腔体对应于接触沟槽301并且穿过覆盖第一表面101的介电结构220延伸至具有分离区181的台面之中。该腔体然后可通过另外的介电材料(比如，TEOS(原硅酸四乙酯))来被闭合或填充。
图5B中的图表绘出了针对用于图5A的RC-IGBT 501的反向电压UF的反向电流IF。通过向控制电极和栅极电极189、150施加负电压，空穴类型沟道沿着沟槽结构被形成。有源的发射极区被稍微地增加，导致反向电压UF的轻微减少。在以0V被施加在栅极电极150并且正电压(例如，15V)被施加在控制电极189的去饱和周期期间，沿着具有控制电极189的沟槽结构的电子类型的反型沟道连接复合区190与漂移区120，导致反向电压UF的显著增加。
图5C示出了在给定反向电流IF时，在以被施加在栅极电极150的电压VG1等于0V并且被施加在控制电极189的电压VG2等于15V的去饱和周期期间，电子密度的分布和电流线。图5D示出了VG1和VG2均等于0V时的电子密度分布和电流线。在图5C中，电子密度被显著地减少，例如在具有复合区190的台面以下。
图5E示意性地示出了复合区190对等离子密度的影响。线711-713对应于图5B中线701-703的状态。等离子密度通过在整个漂移区之上整合电子密度和空穴密度而获得。在图5E中所产生的等离子密度示出了在前向电流IF的大范围之上，复合区190减少大于50％的总的存储电荷。
图6A涉及半导体器件500，半导体器件500包括半导体元件510和控制电路520。半导体元件510包括用于控制去饱和周期的控制电极CTR。半导体元件510可包括控制电极GA，其中被施加在控制电极GA的信号控制在半导体器件500的两个负载端子L1、L2之间电流流动。半导体元件510可以是具有如上所述的可切换的复合区190的半导体二极管、IGFET、IGBT。
控制电路520的输入端可被电连接或电耦接至半导体器件500的栅极端子或控制端子G。控制电路520的输出端可被电连接或电耦接至半导体元件510的控制端子CTR。如果可行，控制电路520的另外输出端可被电连接至栅极电极GA。根据其他的实施例，栅极电极GA可被直接连接至栅极端子G。控制电路520可被电连接至半导体器件500的负载端子中的至少一个，例如被电连接至发射极端子E。
控制电路520由被施加在栅极端子G的信号生成去饱和信号，该去饱和信号被施加在控制电极CTR。
半导体器件500可被布置为结合新类型的栅极驱动器来被运行，该栅极驱动器传送去饱和信号，其中该新型驱动器相对于常规的栅极驱动器提前生成栅极信号。控制电路520可将该被提前的栅极信号施加在控制电极CTR，并且将被延迟的栅极信号施加在栅极电极GA。
根据另一个的实施例，半导体器件500被布置为一对一地替换现有的半导体开关，并结合在栅极线上提供定时的去饱和信号的现有的栅极驱动器。控制电路520(i)延长所施加的去饱和脉冲，从而在常规IGBT驱动器的去饱和脉冲与栅极信号之间的时间延迟被减少至少10％、50％或者完全可以忽略，该栅极信号用于驱动可控开关元件510进入正向导通模式，以及(ii)促进用于开关元件510的正向导通模式的栅极接通电压(gate-on voltage)在预定义的阈值时间之内，逐步地衰减至半导体元件510的阈值电压以下。对于被施加在栅极电极GA的信号，控制电路520可以是“透明”(transparent)的。
图6B示意性地示出了控制电路520的阶跃信号响应UCTR。UCTR以很小延迟跟随UG的前沿(leading edge)，并以预定义的阈值时间tth，降至阈值UTH以下，在阈值UTH以上时复合区被连接至漂移区。
图6C示意性地示出了控制电路520的方波响应。去饱和脉冲长度t1短于阈值时间tth。控制电路520延迟去饱和脉冲的后沿(trailingedge)，从而UCTR以被预定义的延迟t2-t1降至UTH以下。
目前许多在栅极信号之前提供定义的去饱和脉冲的栅极驱动器可供使用，该栅极信号用于控制功率开关元件(比如，功率MOSFET和IGBT)的正向导通模式。控制电路520有助于常规的功率开关器件或者具有功率开关器件的功率半导体二极管或者具有如上所述的可切换复合区的半导体二极管的一对一替换。
控制电路520可以是微分器或高通器，或者可包括微分器或高通器。根据实施例，控制电路520包括完全无源元件，或者包括完全无源元件和半导体二极管，并且没有半导体开关。
图7A示出了控制电路520的实施例，该实施例基于形成高通器的电容器C1和二极管D1的串行布置。
图7B示出了具有图7A的高通器和电阻器终端R2的另外的实施例，该电阻器终端R2在可切换的半导体元件的控制输入端CTR和发射极端子E之间。
图7C示出了半导体器件500的示意性等效电路图，在端子G和端子E之间使用图7B的控制电路520。
图8A示出了图7C的控制电路的方波信号响应，并且图8B示出了该控制电路的阶跃信号响应，其中R1＝10Ω,R2＝400Ω,CSOX＝CGOX＝10nF并且C1＝40nF。
虽然本文中已说明和描述了特定的实施例，但在不脱离本发明的范围，本领域的普通技术人员可领会可替代所示和所描述的特定的实施例的各种替代的和/或等效的实现方式。本申请旨在涵盖本文所讨论的特定的实施例的任何改编或者变化。因此，本发明旨在仅由权利要求及其等同物限制。

Claims (20)

1.一种半导体器件，包括
漂移区，其位于半导体主体中；
电荷载流子转移区，其与所述半导体主体中的所述漂移区形成pn结；
复合区；以及
控制结构，其被配置为在去饱和周期期间将所述复合区电连接至所述漂移区，并且在所述去饱和周期之外使所述复合区与所述漂移区断开连接。
2.如权利要求1所述的半导体器件，
其中所述复合区被布置为在所述去饱和周期以外浮动。
3.如权利要求1所述的半导体器件，
其中所述复合区的表面复合速度是在所述半导体主体中的电荷载流子的饱和速度的至少0.5％。
4.如权利要求1所述的半导体器件，
其中所述复合区的表面复合速度是至少5x 104cm/s。
5.如权利要求1所述的半导体器件，
其中所述控制结构包括与所述电荷载流子转移区相同导电类型的分离区，以及
其中所述分离区将所述复合区与所述漂移区分开。
6.如权利要求5所述的半导体器件，
其中所述控制结构进一步包括控制电极和控制介电层，所述控制介电层将所述控制电极与所述分离区分开；以及
所述去饱和周期是通过被施加至所述控制电极的控制电压的变化而可控的。
7.如权利要求6所述的半导体器件，
其中所述控制电极和所述控制介电层被布置在沟槽结构中，所述沟槽结构在所述电荷载流子转移区和所述分离区之间延伸，并从第一表面至少向下延伸至所述漂移区。
8.如权利要求1所述的半导体器件，
其中所述半导体器件是受控二极管；以及
其中所述电荷载流子转移区被电连接至负载电极。
9.如权利要求1所述的半导体器件，
其中所述控制结构包括多个控制结构，所述多个控制结构被布置在规律布置的去饱和单元中。
10.如权利要求1所述的半导体器件，
其中所述控制结构包括多个控制结构，所述多个控制结构被布置在去饱和单元中；以及
其中在包括所述电荷载流子转移区的有源区的中心区域中，所述去饱和单元的种群密度比在所述有源区的外部区域中的低，所述外部区域朝向没有电荷载流子转移区的边沿区域。
11.如权利要求1所述的半导体器件，
其中所述半导体器件包括场效应晶体管单元，所述场效应晶体管单元包括被电连接至负载电极的源区；以及
其中所述电荷载流子转移区是将所述漂移区和所述源区分开的体区。
12.如权利要求11所述的半导体器件，
其中所述半导体器件是绝缘栅双极型晶体管，所述绝缘栅双极型晶体管包括多个所述场效应晶体管单元。
13.如权利要求11所述的半导体器件，
其中所述控制结构包括多个控制结构，所述多个控制结构被布置在被规律布置的去饱和单元中，所述去饱和单元被规律地与所述场效应晶体管单元一起散置。
14.如权利要求11所述的半导体器件，
其中所述控制结构包括多个控制结构，所述多个控制结构被布置在去饱和单元中；以及
其中在包括所述电荷载流子转移区的有源区的中心区域中，所述去饱和单元的种群密度比在所述有源区的外部区域中的低，所述外部区域朝向没有电荷载流子转移区的边沿区域，并且在所述有源区的所述中心区域中所述晶体管单元的种群密度比在所述外部区域中的高。
15.如权利要求1所述的半导体器件，进一步包括：
栅极端子；以及
控制电路，其被配置为高通被施加在所述栅极端子的信号，并且向所述控制结构输出所述被高通的信号。
16.如权利要求15所述的半导体器件，
其中所述控制电路包括半导体二极管和电容器，所述电容器被电气地串联布置在所述栅极端子和所述控制结构之间。
17.如权利要求15所述的半导体器件，
其中所述复合区包含金属原子。
18.一种可控半导体二极管，包括：
漂移区，其位于半导体主体中；
电荷载流子转移区，其与所述半导体主体中的所述漂移区形成pn结；
复合区；以及
控制结构，其被配置为在去饱和周期期间将所述复合区电连接至所述漂移区，并且在所述去饱和周期之外使所述复合区与所述漂移区断开连接。
19.一种绝缘栅双极型晶体管，包括：
漂移区，其位于半导体主体中；
电荷载流子转移区，其与所述半导体主体中的所述漂移区形成pn结；
复合区；以及
控制结构，其被配置为在去饱和周期期间将所述复合区电连接至所述漂移区，并且在所述去饱和周期之外使所述复合区与所述漂移区断开连接。
20.如权利要求19所述的绝缘栅双极型晶体管，进一步包括：
基座层，其在所述漂移区和负载电极之间，所述基座层包括第一导电类型的第一区和第二导电类型的第二区，所述第二导电类型与所述第一导电类型相反，所述第一区和所述第二区从所述漂移区延伸至所述负载电极。
CN201410764738.5A 2013-12-11 2014-12-11 具有复合区的半导体器件 Active CN104716169B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/102,955 US9543389B2 (en) 2013-12-11 2013-12-11 Semiconductor device with recombination region
US14/102,955 2013-12-11

Publications (2)

Publication Number Publication Date
CN104716169A true CN104716169A (zh) 2015-06-17
CN104716169B CN104716169B (zh) 2018-10-19

Family

ID=53185485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410764738.5A Active CN104716169B (zh) 2013-12-11 2014-12-11 具有复合区的半导体器件

Country Status (3)

Country Link
US (1) US9543389B2 (zh)
CN (1) CN104716169B (zh)
DE (1) DE102014118208B4 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US9419080B2 (en) 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
US9543389B2 (en) * 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
US9240450B2 (en) 2014-02-12 2016-01-19 Infineon Technologies Ag IGBT with emitter electrode electrically connected with impurity zone
US9231049B1 (en) * 2014-06-20 2016-01-05 Infineon Technologies Austria Ag Semiconductor switching device with different local cell geometry
US9349795B2 (en) * 2014-06-20 2016-05-24 Infineon Technologies Austria Ag Semiconductor switching device with different local threshold voltage
US9293533B2 (en) 2014-06-20 2016-03-22 Infineon Technologies Austria Ag Semiconductor switching devices with different local transconductance
DE102014113189B4 (de) 2014-09-12 2023-04-20 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
DE102016109235B4 (de) 2016-05-19 2019-02-14 Infineon Technologies Ag Elektrische baugruppe, die eine rückwärts leitende schaltvorrichtung und eine gleichrichtende vorrichtung enthält
DE102016110035B4 (de) * 2016-05-31 2020-09-10 Infineon Technologies Ag Elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen selbstleitenden Transistor mit breiter Bandlücke umfasst, und eine elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen selbstleitenden Junction-Feldeffekttransistor umfasst, der einen Halbleiterbereich aus Siliziumcarbid umfasst
DE102016111127A1 (de) * 2016-06-17 2017-12-21 Infineon Technologies Ag Elektrische Baugruppe, die eine bipolare Transistorvorrichtung mit isoliertem Gate und eine Transistorvorrichtung mit breiter Bandlücke enthält
JP6702423B2 (ja) 2016-08-12 2020-06-03 富士電機株式会社 半導体装置および半導体装置の製造方法
US10439054B2 (en) * 2017-06-29 2019-10-08 Kabushiki Kaisha Toshiba Insulated gate bipolar transistor
DE102017118121B4 (de) * 2017-08-09 2019-08-14 Infineon Technologies Austria Ag Halbleiterbauelement und Herstellungsverfahren dafür
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
JP7492438B2 (ja) * 2020-11-02 2024-05-29 株式会社東芝 半導体装置
WO2023224603A1 (en) * 2022-05-17 2023-11-23 Vishay Siliconix Llc Mosfet device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620211A (en) * 1984-08-13 1986-10-28 General Electric Company Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices
US20020093049A1 (en) * 2000-12-05 2002-07-18 Jenoe Tihanyi Field effect-controllable semiconductor component with two-directional blocking, and a method of producing the semiconductor component
JP2002222951A (ja) * 2000-12-16 2002-08-09 Koshun Kagi Kofun Yugenkoshi 絶縁ゲート型バイポーラトランジスタ（ｉｇｂｔ）素子のスイッチング速度の制御方法、その構造及び製造方法
US6465863B1 (en) * 1998-05-28 2002-10-15 Infineon Technologies Ag Power diode structure
US20030094650A1 (en) * 2001-11-16 2003-05-22 Koninklijke Philips Electronics Trench-gate semiconductor devices and the manufacture thereof
CN101512738A (zh) * 2006-09-22 2009-08-19 飞思卡尔半导体公司 半导体器件和形成半导体器件的方法
CN101641763A (zh) * 2007-01-09 2010-02-03 威力半导体有限公司 半导体器件及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4823435B2 (ja) * 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
DE102006047244B4 (de) 2006-10-04 2018-01-18 Infineon Technologies Austria Ag Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben
DE102009047808B4 (de) * 2009-09-30 2018-01-25 Infineon Technologies Austria Ag Bipolares Halbleiterbauelement und Verfahren zur Herstellung einer Halbleiterdiode
US8384151B2 (en) 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
JP2013235891A (ja) * 2012-05-07 2013-11-21 Denso Corp 半導体装置
US8921931B2 (en) * 2012-06-04 2014-12-30 Infineon Technologies Austria Ag Semiconductor device with trench structures including a recombination structure and a fill structure
US9362349B2 (en) * 2012-06-21 2016-06-07 Infineon Technologies Ag Semiconductor device with charge carrier lifetime reduction means
US9214521B2 (en) * 2012-06-21 2015-12-15 Infineon Technologies Ag Reverse conducting IGBT
US8710620B2 (en) * 2012-07-18 2014-04-29 Infineon Technologies Ag Method of manufacturing semiconductor devices using ion implantation
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US9245984B2 (en) * 2013-01-31 2016-01-26 Infineon Technologies Ag Reverse blocking semiconductor device, semiconductor device with local emitter efficiency modification and method of manufacturing a reverse blocking semiconductor device
US9337827B2 (en) * 2013-07-15 2016-05-10 Infineon Technologies Ag Electronic circuit with a reverse-conducting IGBT and gate driver circuit
US9209109B2 (en) * 2013-07-15 2015-12-08 Infineon Technologies Ag IGBT with emitter electrode electrically connected with an impurity zone
US9666663B2 (en) * 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) * 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9082629B2 (en) * 2013-09-30 2015-07-14 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9147727B2 (en) * 2013-09-30 2015-09-29 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9105679B2 (en) * 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9385228B2 (en) * 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9543389B2 (en) * 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
US9419080B2 (en) * 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620211A (en) * 1984-08-13 1986-10-28 General Electric Company Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices
US6465863B1 (en) * 1998-05-28 2002-10-15 Infineon Technologies Ag Power diode structure
US20020093049A1 (en) * 2000-12-05 2002-07-18 Jenoe Tihanyi Field effect-controllable semiconductor component with two-directional blocking, and a method of producing the semiconductor component
JP2002222951A (ja) * 2000-12-16 2002-08-09 Koshun Kagi Kofun Yugenkoshi 絶縁ゲート型バイポーラトランジスタ（ｉｇｂｔ）素子のスイッチング速度の制御方法、その構造及び製造方法
US20030094650A1 (en) * 2001-11-16 2003-05-22 Koninklijke Philips Electronics Trench-gate semiconductor devices and the manufacture thereof
CN101512738A (zh) * 2006-09-22 2009-08-19 飞思卡尔半导体公司 半导体器件和形成半导体器件的方法
CN101641763A (zh) * 2007-01-09 2010-02-03 威力半导体有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN104716169B (zh) 2018-10-19
DE102014118208B4 (de) 2021-07-22
US9543389B2 (en) 2017-01-10
DE102014118208A1 (de) 2015-06-11
US20150162407A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
CN104716169A (zh) 具有复合区的半导体器件
CN204257660U (zh) Igbt和半导体器件
US20200212820A1 (en) Switching device
CN110061050B (zh) 半导体器件和具有势垒区的绝缘栅双极型晶体管
CN108463888B (zh) 半导体装置
CN110797403B (zh) 一种rc-igbt半导体装置
CN104716168B (zh) 带有复合区的半导体器件
JP5452195B2 (ja) 半導体装置及びそれを用いた電力変換装置
CN104916670A (zh) 半导体装置
CN108321196A (zh) 一种沟槽栅电荷存储型igbt及其制作方法
JP2012142537A (ja) 絶縁ゲート型バイポーラトランジスタとその製造方法
CN103311300B (zh) 电荷补偿半导体器件
US9666665B2 (en) Semiconductor device with semiconductor mesa including a constriction
CN102804384B (zh) 半导体器件及其制造方法
US20150187877A1 (en) Power semiconductor device
CN102842612A (zh) 具有埋岛结构的绝缘栅双极型晶体管
CN105993076B (zh) 一种双向mos型器件及其制造方法
CN110504310A (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN105870180A (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN109244128B (zh) 一种半封闭式屏蔽栅iegt器件结构及其制作方法
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
US20150187922A1 (en) Power semiconductor device
JP2024516286A (ja) 逆導通型横型絶縁ゲートバイポーラトランジスタ
US20150144993A1 (en) Power semiconductor device
CN113451397A (zh) 一种rc-igbt器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant