CN104714073A - 用ldmos器件实现的电流采样电路 - Google Patents

用ldmos器件实现的电流采样电路 Download PDF

Info

Publication number
CN104714073A
CN104714073A CN201310695469.7A CN201310695469A CN104714073A CN 104714073 A CN104714073 A CN 104714073A CN 201310695469 A CN201310695469 A CN 201310695469A CN 104714073 A CN104714073 A CN 104714073A
Authority
CN
China
Prior art keywords
ldmos device
region
drain region
grid
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310695469.7A
Other languages
English (en)
Other versions
CN104714073B (zh
Inventor
金锋
苗彬彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310695469.7A priority Critical patent/CN104714073B/zh
Publication of CN104714073A publication Critical patent/CN104714073A/zh
Application granted granted Critical
Publication of CN104714073B publication Critical patent/CN104714073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种用LDMOS器件实现的电流采样电路，采样管和被采样管都为LDMOS器件，采样管设置在被采样管的中间区域，采样管的源区有效宽度由源区的N+区和栅极的接触宽度决定；在采样管的漏区漂移区中设置有耐压缓冲层，耐压缓冲层能够定义出和源区的有效部分对齐的有效漏区漂移区、同时不缩小整个漏区漂移区的环绕范围。本发明通过源区的有效宽度的缩小能提高电路的采样比，通过有效漏区漂移区和源区的N+区对齐的设置，能够使得采样管的源漏之间的寄生电阻和被采样管的源漏之间的寄生电阻成比例，能够高采样比的稳定性。本发明还能提高采样管和被采样管匹配度和稳定性，能减少电路占用面积并提高集成度。

Description

用LDMOS器件实现的电流采样电路
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种用LDMOS器件实现的电流采样电路。
背景技术
LDMOS器件为一种高耐压场效应管，能用于形成电流采样电路。如图1所示，是现有用LDMOS器件实现的电流采样电路的示意图。现有用LDMOS器件实现的电流采样电路包括电流采样用LDMOS器件1和电流对比用LDMOS器件2，电流采样用LDMOS器件1和电流对比用LDMOS器件2的栅极3共接、漏极4共接、源极5A、5B分开接出
如图2所示，是现有第一种用LDMOS器件实现的电流采样电路的版图结构示意图。虚线方框6所示区域为电流对比用LDMOS器件2的形成区域，虚线方框7所示区域为电流采样用LDMOS器件1的形成区域。电流采样用LDMOS器件1为分立型结构，电流采样用LDMOS器件1放置在电流对比用LDMOS器件2的旁边。在俯视面上，电流对比用LDMOS器件2包括源区8、多晶硅栅极9、漏区漂移区10、漏区11和多晶硅场板12。电流采样用LDMOS器件1包括源区13、多晶硅栅极14、漏区漂移区15、漏区17和多晶硅场板16。电流采样用LDMOS器件1和电流对比用LDMOS器件2在对应的AA截面处的结构相同，且对应于一个LDMOS器件的单元结构，电流采样用LDMOS器件1的各区域都围绕成环形结构。
电流对比用LDMOS器件2的各功能区也分别为封闭式结构、且是由各个呈条形结构的单元结构连接而成，各呈条形结构的单元结构的排列如图2所示可知，以源区8、漏区漂移区10和漏区11为例，一个最小的循环单元为漏区11、漏区漂移区10、源区8、漏区漂移区10、漏区11。相邻的漏区漂移区10的条形结构首尾相连形成一类环形的封闭式结构，整个漏区11位于该封闭式结构的里侧、整个源区8位于该封闭式结构的外侧。多晶硅栅极9和多晶硅场板12的环绕方式也分别和漏区漂移区10相同。
采样管即所述电流采样用LDMOS器件1的漏区漂移区、源区和沟道区和被采样管即所述电流对比用LDMOS器件2在尺寸和工艺制造都一样，即图2中采样管和被采样管的截面AA的结构相同，这样保证两颗管子在相同电压条件下测试的电流特性都是相同，这样能保证采样电流和被采样电流的线性关系而达到采样目的。但这种设计的缺点在于：1、采样管和被采样管放置在两个地方，虽然靠得很近，但由于被采样管的电流较大，工作时会发热，发热会导致电流能力下降，而采样管电流能力小，工作时发热量很小，电流能力几乎不受影响。这样一来在采样电路工作时，由于两颗管子的温度不一样引起的电流不一样，会造成采样比的不稳定；2、最小的采样管有效沟道宽度就是圆的周长，这样采样管的电流无法做小，相应的采样比无法做大，其中采样比为在相同测试条件下得到的被采样管电流和采样管电流的比值；3、需要额外的面积放置圆形的采样管，并且采样管和被采样管的漏端需要通过封装连在一起，采样管封装需要压焊点，进一步增大了采样管的面积；
为了克服如图2所示的分立型结构电流采样电路所带来的缺陷，现有技术中材料了集成型电流采样电路。如图3所示，是现有第二种用LDMOS器件实现的电流采样电路的版图结构示意图；现有第二种电流采样电路为集成型结构，虚线方框302所示区域为电流对比用LDMOS器件2的形成区域，虚线方框301所示区域为电流采样用LDMOS器件1的形成区域。电流对比用LDMOS器件2将电流采样用LDMOS器件1围绕在中间区域。
在俯视面上，电流对比用LDMOS器件2包括源区303、多晶硅栅极304、漏区漂移区305、漏区306和多晶硅场板307。电流采样用LDMOS器件1包括源区309、多晶硅栅极308、漏区漂移区305、漏区306和多晶硅场板307。
电流采样用LDMOS器件1的多晶硅栅极308成跑道型结构并将源区309围绕在中间，电流采样用LDMOS器件1的漏区漂移区305、漏区306和多晶硅场板307分别和电流对比用LDMOS器件2的漏区漂移区305、漏区306和多晶硅场板307连通在一起。
电流对比用LDMOS器件2的各功能区也分别为封闭式结构、且是由各个呈条形结构的单元结构连接而成，各呈条形结构的单元结构的排列如图3所示可知，以源区303、漏区漂移区305和漏区306为例，一个最小的循环单元为漏区306、漏区漂移区305、源区303、漏区漂移区305、漏区306。相邻的漏区漂移区305的条形结构首尾相连形成一类环形的封闭式结构，整个漏区306位于该封闭式结构的里侧、整个源区306位于该封闭式结构的外侧。多晶硅栅极304和多晶硅场板307的环绕方式也分别和漏区漂移区305类似。图3中的截面AA对应于一个所述电流对比用LDMOS器件2的单元结构的剖面，截面CC对应于一个所述电流采样用LDMOS器件1的单元结构的剖面；截面BB对应于一个所述电流采样用LDMOS器件1的单元结构和一个所述电流采样用LDMOS器件1的单元结构的剖面，其中两个单元结构的漏区306共用。
如图3所述的集成型结构的好处在于：
1、采样管和被采样管的漏区是共用的，不必要额外增加压焊点而造成面积的增大。
2、采样管放置在被采样管的中间，两个管子的匹配特性很好，受工艺偏差的影响很小，被采样管工作时的温度也会影响到采样管的温度，减小两个管子之间的温度差，所以受温度的影响也小。
3、采样管电流能力可以通过多晶硅栅极308围成的跑道型结构的长轴来调整。如图5A所示，是图3中的采样管的版图结构放大图；所述采样管的所述源区309由N+区309a和P+区309b组成，N+区309a和多晶硅栅308自对准并相邻接，P+区309b和多晶硅栅308相隔一段距离，所述源区309的有效宽度和所述多晶硅栅308的跑道型结构的长轴长度相同，所以通过调节所述多晶硅栅308的跑道型结构的长轴长度能够调节采样管的电流能力。
但同样如图3所示的结构也有其缺点：所述源区309的有效宽度较大，采样管的采样电流也会较大，这样会降低电路的采样比，虽然能够通过减小多晶硅栅极308围成的跑道型结构的长轴的长度来提高电路的采样比，但是跑道型结构的长轴的长度减少又会降低器件的耐压能力；所以现有器件结构无法同时提高器件的采样比和耐压能力。
如图4所示，是图3中的采样管的耐压曲线；可知，采样管的多晶硅栅极308围成的跑道型结构的长轴的长度越小、采样管的耐压越低，所以采样管的多晶硅栅极308围成的跑道型结构的长轴不能做得很小，否则采样管无法满足耐压要求。
而如果多晶硅栅极308围成的跑道型结构的长轴做得长又无法提高采样比。原因为：如图5B所示，是图3中的采样管的采样时的等效电阻示意图；采样管采样时源端和漏端之间的电流会分别通过源区、沟道和漏区，三个区域的等效电阻分别为R源区、R沟道和R漏区，多晶硅栅极308的长轴越长，则源区、沟道和漏区的宽度也越宽，等效电阻也就越小，采样电流也就越大，而采样比和采样管的采样电流成反比，故采样比会减小。如图5C所示的采样比和漏端电压的关系图可以发现，虽然由于采样管的设计和被采样管采用完全一致的尺寸，采样比在漏端电压0伏~10伏的范围内为100+/-20，偏差是+/-20%，但其采样比只有100，很小。
发明内容
本发明所要解决的技术问题是提供一种用LDMOS器件实现的电流采样电路，能同时提高采样管的耐压和电路的采样比，并具有较好的稳定性以及占用面积较小。
为解决上述技术问题，本发明提供的用LDMOS器件实现的电流采样电路包括电流采样用的第一LDMOS器件和电流对比用的第二LDMOS器件，所述第一LDMOS器件和所述第二LDMOS器件的栅极共接、漏端共接、源端分开接出。
在P型硅衬底上形成有一第一N型注入区，所述第一N型注入区的将所述第一LDMOS器件的第一P型阱和所述第二LDMOS器件的第二P型阱都包围起来，使所述第一P型阱和所述第二P型阱互相由PN结完全隔离开。
在所述第一P型阱中形成有所述第一LDMOS器件的由第一P+区和第一N+区组成的源区；所述第一P型阱上覆盖有所述第一LDMOS器件的栅极，所述第一P型阱的被该栅极覆盖区域为形成所述第一LDMOS器件的沟道的区域；所述第一LDMOS器件的所述源区和所述栅极的第一侧自对准，令所述第一N+区和所述第一LDMOS器件的所述栅极的第一侧相邻接的边为第一边，所述第一边的长度为所述第一LDMOS器件的所述源区的有效宽度；在所述第一边的区域之外，所述源区通过所述第一P+区和所述第一LDMOS器件的所述栅极的第一侧相邻接，所述第一P+区用于引出所述第一P型阱；所述第一LDMOS器件的漏区形成于第二N型注入区中，所述漏区和所述第一LDMOS器件的所述栅极相隔一段距离，所述第一LDMOS器件的所述漏区由第三N+区组成；位于所述第一P型阱和所述第一LDMOS器件的漏区间的所述第二N型注入区组成所述第一LDMOS器件的漏区漂移区，所述第一LDMOS器件的漏区漂移区的部分区域中设置有耐压缓冲层，所述第一LDMOS器件的漏区漂移区的未设置所述耐压缓冲层的部分区域组成所述第一LDMOS器件的有效漏区漂移区，所述第一LDMOS器件的有效漏区漂移区和所述第一P型阱横向接触且令该横向接触的横向边为第二边，所述第二边的长度为所述第一LDMOS器件的有效漏区漂移区的宽度，所述第二边和所述第一边对齐；由所述第一LDMOS器件的所述第一N+区、所述沟道、所述有效漏区漂移区和所述漏区组成所述第一LDMOS器件导通时的电流通道，所述第一边的长度越小，所述第一LDMOS器件的导通电流越小；所述耐压缓冲层中设置有P型区使所述第一LDMOS器件的所述沟道到所述漏区之间的电流通道阻断。
在所述第二P型阱中形成有所述第二LDMOS器件的由第二N+区和第二P+区组成的源区；所述第二P型阱上覆盖有所述第二LDMOS器件的栅极，所述第二P型阱的被该栅极覆盖区域为形成所述第二LDMOS器件的沟道的区域；所述第二LDMOS器件的所述源区的所述第二N+区和所述栅极的第一侧自对准、且所述第二N+区和所述第二LDMOS器件的所述栅极的第一侧相邻接，所述第二P+区和所述第二LDMOS器件的所述栅极的第一侧相隔一段距离，所述第二P+区用于引出所述第二P型阱；所述第二LDMOS器件的漏区形成于所述第二N型注入区中，位于所述第二P型阱和所述第二LDMOS器件的漏区间的所述第二N型注入区组成所述第二LDMOS器件的漏区漂移区。
在俯视平面上，所述电流采样电路的版图结构为：
所述第一LDMOS器件位于中间位置，所述第一LDMOS器件的源区被一首尾相连的呈闭合图形结构的栅极围绕在中间，所述第一LDMOS器件的漏区漂移区呈由两根条形结构环绕而成的结构、且所述第一LDMOS器件的栅极和源区都处于所述第一LDMOS器件的漏区漂移区的环绕区域中，在所述第一LDMOS器件的漏区漂移区的两侧为所述第一LDMOS器件的两根呈条形结构的漏区。
所述第二LDMOS器件由多根条形单元并联连接形成，各所述条形单元的源区、漏区漂移区、漏区都为相同的条形结构，最内侧的两个所述条形单元的漏区分别和所述第一LDMOS器件的两个条形漏区共用；从所述第一LDMOS器件的两个条形漏区开始往外，各所述条形单元按照：漏区、漏区漂移区、源区、漏区漂移区、漏区的排列方式依次往外排列；各所述条形单元的漏区漂移区以及所述第一LDMOS器件的漏区漂移区连接在一起呈一首尾相连的封闭式结构，并将所述第二LDMOS器件的漏区封闭于所述封闭式结构的里侧、而所述第二LDMOS器件的源区则位于所述封闭式结构的外侧。
进一步的改进是，所述第一LDMOS器件的栅极的闭合图形结构为跑道型形状、或环状，且所述第一LDMOS器件的栅极的闭合图形结构的长轴方向沿着所述第一LDMOS器件的漏区漂移区的长边方向。
进一步的改进是，各所述条形单元的漏区漂移区以及所述第一LDMOS器件的漏区漂移区形成的所述封闭式结构的连接处呈弧形结构；各所述条形单元的栅极也按照各所述漏区漂移区的连接方式连接在一起，各所述条形单元的栅极的连接处也呈弧形结构。
进一步的改进是，所述第一N型注入区为所述第二N型注入区的一部分、且所述第一N型注入区是由延伸到所述第一LDMOS器件和所述第二LDMOS器件的源区一侧并将所述第一P型阱和所述第二P型阱完全包围起来的所述第二N型注入区组成。
进一步的改进是，所述第一LDMOS器件的栅极和所述第二LDMOS器件的栅极都是由多晶硅组成，组成所述第一LDMOS器件的栅极和所述第二LDMOS器件的栅极的多晶硅之间是独立的，所述第一LDMOS器件的栅极和所述第二LDMOS器件的栅极之间通过金属连线连接在一起。
进一步的改进是，在所述第一LDMOS器件的所述栅极和所述漏区之间的所述漏区漂移区上方以及在所述第二LDMOS器件的所述栅极和所述漏区之间的所述漏区漂移区上方都形成有场氧化隔离层；所述第一LDMOS器件的所述栅极的第二侧以及所述第二LDMOS器件的所述栅极的第二侧都延伸到所述场氧化隔离层上方，所述栅极的延伸部分形成第一栅极场板；所述第一LDMOS器件的所述漏区以及所述第二LDMOS器件的所述漏区都和所述场氧化隔离层自对准，在靠近所述漏区的一侧的所述场氧化隔离层上形成有第二多晶硅场板。
进一步的改进是，所述第二边的长度大于等于所述第一边的长度；所述第一边的长度越小，所述电流采样电路的采样比越大；所述第二边的长度和所述第一边的长度越接近，所述电流采样电路的采样比的偏差越小。
进一步的改进是，所述耐压缓冲层全部由未形成所述第二N型注入区的所述P型硅衬底组成；或者，所述耐压缓冲层的部分区域由未形成所述第二N型注入区的所述P型硅衬底组成、部分区域由所述第二N型注入区组成，所述耐压缓冲层中的所述第二N型注入区在所述P型硅衬底中呈一定间隔的分布。
进一步的改进是，所述第一LDMOS器件的栅极的闭合图形结构的长轴的长度为200微米～5000微米，所述第一边的长度为1微米～5000微米，所述耐压缓冲层的宽度为20微米～200微米。
本发明具有如下有益效果：
1、本发明的采样管即电流采样用的第一LDMOS器件设置在被采样管即电流对比用的第二LDMOS器件的中间区域，能够组成一集成型的电流采样电路，能提高采样管和被采样管匹配度和稳定性，能减少采样管占用面积并提高集成度。
2、本发明通过对采样管的源区的N+区的设置能缩小采样管的源区的有效宽度，从而能大大提高电路的采样比。
3、本发明通过在采样管的漂移区中设置耐压缓冲层，能够形成和源区的有效部分对齐的有效漏区漂移区、同时不缩小整个漏区漂移区的环绕范围，较大的漏区漂移区的环绕范围能够提高采样管的耐压能力，和源区的有效部分对齐的有效漏区漂移区能够使得采样管的源漏之间的寄生电阻和被采样管的源漏之间的寄生电阻成比例，从而使得电路的采样比保持稳定，所以本发明能够同时实现提高采样管的耐压能力和电路的采样比，还能使电路的采样比具有较好的稳定性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是用LDMOS器件实现的电流采样电路的示意图；
图2是现有第一种用LDMOS器件实现的电流采样电路的版图结构示意图；
图3是现有第二种用LDMOS器件实现的电流采样电路的版图结构示意图；
图4是图3中的采样管的耐压曲线；
图5A是图3中的采样管的版图结构放大图；
图5B是图3中的采样管的采样时的等效电阻示意图；
图5C是图3中的采样管的采样比曲线；
图6是本发明实施例用LDMOS器件实现的电流采样电路的版图结构示意图；
图7是沿图6中的AA线的器件的剖面结构图；
图8是沿图6中的BB线的器件的剖面结构图；
图9是沿图6中的CC线的器件的剖面结构图；
图10A是图6中的采样管的版图结构放大图；
图10B是图6中的采样管的采样时的等效电阻示意图；
图10C是图6中的采样管的采样比曲线；
图11A是和图10A相对应的未设置耐压缓冲层的采样管的版图结构放大图；
图11B是图11A中的采样管的采样时的等效电阻示意图；
图11C是图11A中的采样管的采样比曲线。
具体实施方式
如图6所示，是本发明实施例用LDMOS器件实现的电流采样电路的版图结构示意图；如图7至图9所示，分别是沿图6中的AA线、BB线和CC线的器件的剖面结构图；如图10A所示，是图6中的采样管的版图结构放大图。本发明实施例用LDMOS器件实现的电流采样电路包括电流采样用的第一LDMOS器件和电流对比用的第二LDMOS器件，所述第一LDMOS器件和所述第二LDMOS器件的栅极204共接、漏端共接、源端分开接出。虚线方框201所示区域为第一LDMOS器件的形成区域，虚线方框202所示区域为所述第二LDMOS器件的形成区域。
在P型硅衬底101上形成有一第一N型注入区102，所述第一N型注入区102是由用于形成器件的漏区漂移区205的第二N型注入区102延伸到器件的源区一端而形成的，在本发明实施例中所述第一N型注入区102和所述第二N型注入区102是一个整体，都用相同的标记。
所述第一N型注入区102的将所述第一LDMOS器件的第一P型阱103a和所述第二LDMOS器件的第二P型阱103都包围起来，使所述第一P型阱103a和所述第二P型阱103互相由PN结完全隔离开。
在所述第一P型阱103a中形成有所述第一LDMOS器件的由第一P+区108a和第一N+区106a组成的源区209；所述第一P型阱103a上覆盖有所述第一LDMOS器件的栅极208，所述第一P型阱103a的被该栅极208覆盖区域为形成所述第一LDMOS器件的沟道的区域；所述第一LDMOS器件的所述源区209和所述栅极208的第一侧自对准，令所述第一N+区106a和所述第一LDMOS器件的所述栅极208的第一侧相邻接的边为第一边，所述第一边的长度为所述第一LDMOS器件的所述源区209的有效宽度；在所述第一边的区域之外，所述源区209通过所述第一P+区108a和所述第一LDMOS器件的所述栅极208的第一侧相邻接，所述第一P+区108a用于引出所述第一P型阱103a；所述第一LDMOS器件的漏区206形成于第二N型注入区102中，所述漏区206和所述第一LDMOS器件的所述栅极208相隔一段距离，所述第一LDMOS器件的所述漏区206由第三N+区107组成；位于所述第一P型阱103a和所述第一LDMOS器件的漏区206间的所述第二N型注入区102组成所述第一LDMOS器件的漏区漂移区205，所述第一LDMOS器件的漏区漂移区205的部分区域中设置有耐压缓冲层205a，所述第一LDMOS器件的漏区漂移区205的未设置所述耐压缓冲层205a的部分区域组成所述第一LDMOS器件的有效漏区漂移区205，所述第一LDMOS器件的有效漏区漂移区205和所述第一P型阱103a横向接触且令该横向接触的横向边为第二边，所述第二边的长度为所述第一LDMOS器件的有效漏区漂移区205的宽度，所述第二边和所述第一边对齐；由所述第一LDMOS器件的所述第一N+区106a、所述沟道、所述有效漏区漂移区205和所述漏区206组成所述第一LDMOS器件导通时的电流通道，所述第一边的长度越小，所述第一LDMOS器件的导通电流越小；所述耐压缓冲层205a中设置有P型区使所述第一LDMOS器件的所述沟道到所述漏区206之间的电流通道阻断。
在所述第二P型阱103中形成有所述第二LDMOS器件的由第二N+区106和第二P+区108组成的源区203；所述第二P型阱103上覆盖有所述第二LDMOS器件的栅极204，所述第二P型阱103的被该栅极204覆盖区域为形成所述第二LDMOS器件的沟道的区域；所述第二LDMOS器件的所述源区203的所述第二N+区106和所述栅极204的第一侧自对准、且所述第二N+区106和所述第二LDMOS器件的所述栅极204的第一侧相邻接，所述第二P+区108和所述第二LDMOS器件的所述栅极204的第一侧相隔一段距离，所述第二P+区108用于引出所述第二P型阱103；所述第二LDMOS器件的漏区206形成于所述第二N型注入区102中，位于所述第二P型阱103和所述第二LDMOS器件的漏区206间的所述第二N型注入区102组成所述第二LDMOS器件的漏区漂移区205。
在俯视平面上，所述电流采样电路的版图结构为：
所述第一LDMOS器件位于中间位置，所述第一LDMOS器件的源区被一首尾相连的呈闭合图形结构的栅极208围绕在中间；本发明实施例中，所述第一LDMOS器件的栅极208的闭合图形结构为跑道型形状，当然也能用环状或其它的闭合图形进行替换。
所述第一LDMOS器件的漏区漂移区205呈由两根条形结构环绕而成的结构、且所述第一LDMOS器件的栅极208和源区都处于所述第一LDMOS器件的漏区漂移区205的环绕区域中，在所述第一LDMOS器件的漏区漂移区205的两侧为所述第一LDMOS器件的两根呈条形结构的漏区206。所述第一LDMOS器件的栅极208的闭合图形结构的长轴方向沿着所述第一LDMOS器件的漏区漂移区205的条形结构的长边方向。
所述第二LDMOS器件由多根条形单元并联连接形成，各所述条形单元的源区203、漏区漂移区205、漏区206都为相同的条形结构，最内侧的两个所述条形单元的漏区206分别和所述第一LDMOS器件的两个条形漏区206共用；从所述第一LDMOS器件的两个条形漏区206开始往外，各所述条形单元按照：漏区206、漏区漂移区205、源区203、漏区漂移区205、漏区206的排列方式依次往外排列；各所述条形单元的漏区漂移区205以及所述第一LDMOS器件的漏区漂移区205连接在一起呈一首尾相连的封闭式结构，该首尾相连的封闭式结构即为：
当前的条形单元的漏区漂移区205的一端和与其平行的前一条形单元的漏区漂移区205的同侧的一端相连，当前的条形单元的漏区漂移区205的另一端和与其平行的下一条形单元的漏区漂移区205的同侧的一端相连，最后两边最外侧的两个条形单元的漏区漂移区205都处于同一端并相连。所述漏区漂移区205连接形成的所述封闭式结构将所述第二LDMOS器件的漏区206封闭于所述封闭式结构的里侧、而所述第二LDMOS器件的源区则位于所述封闭式结构的外侧。
各所述条形单元的漏区漂移区205以及所述第一LDMOS器件的漏区漂移区205形成的所述封闭式结构的连接处呈弧形结构；各所述条形单元的栅极204也按照各所述漏区漂移区205的连接方式连接在一起，各所述条形单元的栅极204的连接处也呈弧形结构。
所述第一LDMOS器件的栅极208和所述第二LDMOS器件的栅极204都是由多晶硅组成，组成所述第一LDMOS器件的栅极208和所述第二LDMOS器件的栅极204的多晶硅之间是独立的，所述第一LDMOS器件的栅极208和所述第二LDMOS器件的栅极204之间通过金属连线连接在一起。
在所述第一LDMOS器件的所述栅极208和所述漏区206之间的所述漏区漂移区205上方以及在所述第二LDMOS器件的所述栅极204和所述漏区206之间的所述漏区漂移区205上方都形成有场氧化隔离层105；所述第一LDMOS器件的所述栅极208的第二侧以及所述第二LDMOS器件的所述栅极204的第二侧都延伸到所述场氧化隔离层105上方，所述栅极204或208的延伸部分形成第一栅极场板；所述第一LDMOS器件的所述漏区206以及所述第二LDMOS器件的所述漏区206都和所述场氧化隔离层105自对准，在靠近所述漏区206的一侧的所述场氧化隔离层105上形成有第二多晶硅场板207。所述第二LDMOS器件的栅极204和所述多晶硅场板207也都为封闭式结构，分别和所述漏区漂移区205的外侧和内侧边沿的围绕结构相同。
所述第二边的长度大于等于所述第一边的长度；所述第一边的长度越小，所述电流采样电路的采样比越大；所述第二边的长度和所述第一边的长度越接近，所述电流采样电路的采样比的偏差越小。如图10A所示，本发明较佳实施例中将所述第二边的长度取为等于所述第一边的长度，且第二边和第一边的两端和中心都对齐。
所述耐压缓冲层205a全部由未形成所述第二N型注入区102的所述P型硅衬底101组成；或者，所述耐压缓冲层205a的部分区域由未形成所述第二N型注入区102的所述P型硅衬底101组成、部分区域由所述第二N型注入区102组成，所述耐压缓冲层205a中的所述第二N型注入区102在所述P型硅衬底101中呈一定间隔的分布。
所述第一LDMOS器件的栅极208的闭合图形结构的长轴的长度为200微米～5000微米，所述第一边的长度为1微米～5000微米，所述耐压缓冲层205a的宽度为20微米～200微米。
如图7所示，是沿图6中的AA线的器件的剖面结构图；显示了所述第二LDMOS器件的一个条形单元的剖面结构。
所述漏区206由形成于第二N型注入区102中的所述第三N+区107组成；所述源区203由形成于所述第二P型阱103中的第二N+区106和第二P_区108组成，所述第二P+区108和所述第二N+区106相接触。
在所述漏区漂移区205中，位于所述场氧化隔离层105下方形成有一P型注入区104，在所述漏区206加高压时，P型注入区104提供空穴更容易和N型漂移区205中的电子中和，产生耗尽区以提高漏区206耐压。
在所述源区203下也形成有P型注入区104a，所述P型注入区104a和所述P型注入区104保持一定距离。所述栅极204及其延伸形成的多晶硅场板会覆盖到所述P型注入区104a和所述P型注入区104。靠近漏区206的所述多晶硅场板207也覆盖到所述P型注入区104。
还包括一层间膜109，所述层间膜109将器件的底部结构都覆盖，如覆盖了所述栅极204、多晶硅场板207、源区203和漏区206以及所述场氧化隔离层105。在所述层间膜109中形成有接触孔110分别和所述栅极204、多晶硅场板207、源区203和漏区206连接。在所述层间膜109顶部形成有金属层。所述源区203最后通过金属111引出，所述漏区207通过金属112引出。在所述金属111的旁侧还形成有金属场板113，所述金属场板113和所述栅极204相连接；所述金属场板113和所述栅极204连在一起，既形成金属场版，又因为和栅极并联而降低栅极电阻。所述多晶硅场板207也和所述金属112连接。
如图8所示，是沿图6中的BB线的器件的剖面结构图；显示了所述第二LDMOS器件的一个条形单元和所述第一LDMOS器件的剖面结构。
所述第二LDMOS器件的结构和如图7所示的相同。
所述第一LDMOS器件的结构为：
所述漏区206和所述第二LDMOS器件的漏区206共用，由形成于第二N型注入区102中的所述第三N+区107组成；所述源区209由形成于所述第一P型阱103a中的第一N+区106a和第一P+区108a组成，该第一P+区108a和所述第一N+区106a连接在一起并一起组成源端。
在所述源区209下也形成有P型注入区104b，所述P型注入区104b和所述P型注入区104保持一定距离。所述栅极208及其延伸形成的多晶硅场板会覆盖到所述P型注入区104b和所述P型注入区104。
所述源区209最后也通过金属111a引出，在所述源区209的引出金属111a的旁侧还形成有金属场板113a，所述金属场板113a和所述栅极208相连接；所述金属场板113a和所述栅极208连在一起，既形成金属场版，又因为和栅极并联而降低栅极电阻。
如图9所示，是沿图6中的CC线的器件的剖面结构图，显示了所述第一LDMOS器件的包含缓冲耐压区208的剖面结构，可以看出：
所述耐压缓冲层205a的部分区域由未形成所述第二N型注入区102的所述P型硅衬底101组成、部分区域由所述第二N型注入区102，在图9中所述耐压缓冲层205a的所述第二N型注入区102呈条形结构并分别标记为102a组成，所述耐压缓冲层205a中的所述第二N型注入区102a在所述P型硅衬底101中呈一定间隔的分布。每根所述第二N型注入区102a的顶部形成有P型注入区104c。
在较佳实施例中，所述耐压缓冲层205a的宽度为20微米～200微米，每根所述第二N型注入区102a的宽度为2微米～20微米，相邻两根所述第二N型注入区102a之间的间距为1微米～20微米。
在其它实施例中，所述耐压缓冲层205a全部由未形成所述第二N型注入区102的所述P型硅衬底101组成。
如图10B所示，是图6中的采样管的采样时的等效电阻示意图；如图10C所示，是图6中的采样管的采样比曲线。从图10A可以看出，本发明实施例的第一N+区106a的宽度即所述第一边的长度能够设置为远远小于所述第一LDMOS器件的栅极208的闭合图形结构的长轴长度，所以能够将所述第一LDMOS器件的源区209的有效宽度减少，这样也就会增加源区209的寄生电阻，减少器件的源漏电流。图10B中R’源区表示，本发明实施例的源区的寄生电阻，假设有源区209的有效宽度为所述栅极208的长轴长度1/X，也即在采样管的栅极的长轴长度相同的条件下和图5A所示的结构的源区的有效宽度为本发明实施例的源区209的有效宽度的X倍，则有本发明实施例的R’源区为图5B所示R源区的X倍。
另外，由于本发明实施例的源区的有效宽度的缩小，沟道的有效宽度也会做同样的缩小，这样则有本发明实施例的R’沟道为图5B所示R沟道的X倍。
同样如图10A所示，本发明实施例通过所述耐压缓冲层205a的设置，能够通过所述耐压缓冲层205a定义出漏区漂移区205的有效宽度，且能够通过将第二边和第一边对齐并使第二边和第一边的长度相等，则能使得本发明实施例的漏区的寄生电阻R’漏区表示也为图5B所示R漏区的X倍。
由上分析可知，本发明通过缩小源区的有效宽度以及漏区漂移区的有效宽度，能够提高源漏之间的源区、沟道和漏区的寄生电阻，从而能够大大减少采样管的采样电流，并大大提高电路的采样比；同时本发明实施例的源区、沟道和漏区的寄生电阻即R’源区、R’沟道、R’漏区改变的倍数相同，采样管和被采样管的寄生电阻成比例，这样能够使得采样比保持较稳定的值。如图10C的采样比和漏端电压的关系图所示，本发明实施例的采样比成功做到了2300+/-110，偏差优化到+/-5%，极大地提高了采样比和采样稳定性。
在其它实施例中，第二边的长度也能大于第一边的长度，所述第二边的长度和所述第一边的长度越接近，所述电流采样电路的采样比的偏差越小；而所述第二边的长度比所述第一边的长度越大，则所述电流采样电路的采样比的偏差也越大，稳定性会变差。作为一个比较的例子，如图11A所示。是和图10A相对应的未设置耐压缓冲层的采样管的版图结构放大图；这时第二边的长度和栅极208的长轴的长度相同；这时漏区的寄生电阻则会和图5A所示结构的漏区寄生电阻相同，即本发明实施例的漏区的寄生电阻也为R漏区。如图11B所示，是图11A中的采样管的采样时的等效电阻示意图；可知，本发明实施例的源区、沟道的寄生电阻即R’源区和R’沟道改变的倍数和漏区的寄生电阻即R漏区改变的倍数不相同，源区、沟道的寄生电阻即R’源区和R’沟道的增加能够使得采样比增加，但是漏区的寄生电阻即R漏区不变，这样使得采样管和被采样管的寄生电阻不成比例，从而使得采样的稳定性变差。如图11C所示的采样比和漏端电压关系可知，在漏端电压0伏～10伏的范围内，当减小W把采样比提高到300时，采样比的偏差达到了+/-66%，稳定性变差了。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (9)

1.一种用LDMOS器件实现的电流采样电路，其特征在于：电流采样电路包括电流采样用的第一LDMOS器件和电流对比用的第二LDMOS器件，所述第一LDMOS器件和所述第二LDMOS器件的栅极共接、漏端共接、源端分开接出；
在P型硅衬底上形成有一第一N型注入区，所述第一N型注入区的将所述第一LDMOS器件的第一P型阱和所述第二LDMOS器件的第二P型阱都包围起来，使所述第一P型阱和所述第二P型阱互相由PN结完全隔离开；
在所述第一P型阱中形成有所述第一LDMOS器件的由第一P+区和第一N+区组成的源区；所述第一P型阱上覆盖有所述第一LDMOS器件的栅极，所述第一P型阱的被该栅极覆盖区域为形成所述第一LDMOS器件的沟道的区域；所述第一LDMOS器件的所述源区和所述栅极的第一侧自对准，令所述第一N+区和所述第一LDMOS器件的所述栅极的第一侧相邻接的边为第一边，所述第一边的长度为所述第一LDMOS器件的所述源区的有效宽度；在所述第一边的区域之外，所述源区通过所述第一P+区和所述第一LDMOS器件的所述栅极的第一侧相邻接，所述第一P+区用于引出所述第一P型阱；所述第一LDMOS器件的漏区形成于第二N型注入区中，所述漏区和所述第一LDMOS器件的所述栅极相隔一段距离，所述第一LDMOS器件的所述漏区由第三N+区组成；位于所述第一P型阱和所述第一LDMOS器件的漏区间的所述第二N型注入区组成所述第一LDMOS器件的漏区漂移区，所述第一LDMOS器件的漏区漂移区的部分区域中设置有耐压缓冲层，所述第一LDMOS器件的漏区漂移区的未设置所述耐压缓冲层的部分区域组成所述第一LDMOS器件的有效漏区漂移区，所述第一LDMOS器件的有效漏区漂移区和所述第一P型阱横向接触且令该横向接触的横向边为第二边，所述第二边的长度为所述第一LDMOS器件的有效漏区漂移区的宽度，所述第二边和所述第一边对齐；由所述第一LDMOS器件的所述第一N+区、所述沟道、所述有效漏区漂移区和所述漏区组成所述第一LDMOS器件导通时的电流通道，所述第一边的长度越小，所述第一LDMOS器件的导通电流越小；所述耐压缓冲层中设置有P型区使所述第一LDMOS器件的所述沟道到所述漏区之间的电流通道阻断；
在所述第二P型阱中形成有所述第二LDMOS器件的由第二N+区和第二P+区组成的源区；所述第二P型阱上覆盖有所述第二LDMOS器件的栅极，所述第二P型阱的被该栅极覆盖区域为形成所述第二LDMOS器件的沟道的区域；所述第二LDMOS器件的所述源区的所述第二N+区和所述栅极的第一侧自对准、且所述第二N+区和所述第二LDMOS器件的所述栅极的第一侧相邻接，所述第二P+区和所述第二LDMOS器件的所述栅极的第一侧相隔一段距离，所述第二P+区用于引出所述第二P型阱；所述第二LDMOS器件的漏区形成于所述第二N型注入区中，位于所述第二P型阱和所述第二LDMOS器件的漏区间的所述第二N型注入区组成所述第二LDMOS器件的漏区漂移区；
在俯视平面上，所述电流采样电路的版图结构为：
所述第一LDMOS器件位于中间位置，所述第一LDMOS器件的源区被一首尾相连的呈闭合图形结构的栅极围绕在中间，所述第一LDMOS器件的漏区漂移区呈由两根条形结构环绕而成的结构、且所述第一LDMOS器件的栅极和源区都处于所述第一LDMOS器件的漏区漂移区的环绕区域中，在所述第一LDMOS器件的漏区漂移区的两侧为所述第一LDMOS器件的两根呈条形结构的漏区；
所述第二LDMOS器件由多根条形单元并联连接形成，各所述条形单元的源区、漏区漂移区、漏区都为相同的条形结构，最内侧的两个所述条形单元的漏区分别和所述第一LDMOS器件的两个条形漏区共用；从所述第一LDMOS器件的两个条形漏区开始往外，各所述条形单元按照：漏区、漏区漂移区、源区、漏区漂移区、漏区的排列方式依次往外排列；各所述条形单元的漏区漂移区以及所述第一LDMOS器件的漏区漂移区连接在一起呈一首尾相连的封闭式结构，并将所述第二LDMOS器件的漏区封闭于所述封闭式结构的里侧、而所述第二LDMOS器件的源区则位于所述封闭式结构的外侧。
2.如权利要求1所述用LDMOS器件实现的电流采样电路，其特征在于：所述第一LDMOS器件的栅极的闭合图形结构为跑道型形状、或环状，且所述第一LDMOS器件的栅极的闭合图形结构的长轴方向沿着所述第一LDMOS器件的漏区漂移区的长边方向。
3.如权利要求1所述用LDMOS器件实现的电流采样电路，其特征在于：各所述条形单元的漏区漂移区以及所述第一LDMOS器件的漏区漂移区形成的所述封闭式结构的连接处呈弧形结构；各所述条形单元的栅极也按照各所述漏区漂移区的连接方式连接在一起，各所述条形单元的栅极的连接处也呈弧形结构。
4.如权利要求1或2或3所述用LDMOS器件实现的电流采样电路，其特征在于：所述第一N型注入区为所述第二N型注入区的一部分、且所述第一N型注入区是由延伸到所述第一LDMOS器件和所述第二LDMOS器件的源区一侧并将所述第一P型阱和所述第二P型阱完全包围起来的所述第二N型注入区组成。
5.如权利要求1或2或3所述用LDMOS器件实现的电流采样电路，其特征在于：所述第一LDMOS器件的栅极和所述第二LDMOS器件的栅极都是由多晶硅组成，组成所述第一LDMOS器件的栅极和所述第二LDMOS器件的栅极的多晶硅之间是独立的，所述第一LDMOS器件的栅极和所述第二LDMOS器件的栅极之间通过金属连线连接在一起。
6.如权利要求5所述用LDMOS器件实现的电流采样电路，其特征在于：在所述第一LDMOS器件的所述栅极和所述漏区之间的所述漏区漂移区上方以及在所述第二LDMOS器件的所述栅极和所述漏区之间的所述漏区漂移区上方都形成有场氧化隔离层；所述第一LDMOS器件的所述栅极的第二侧以及所述第二LDMOS器件的所述栅极的第二侧都延伸到所述场氧化隔离层上方，所述栅极的延伸部分形成第一栅极场板；所述第一LDMOS器件的所述漏区以及所述第二LDMOS器件的所述漏区都和所述场氧化隔离层自对准，在靠近所述漏区的一侧的所述场氧化隔离层上形成有第二多晶硅场板。
7.如权利要求1所述用LDMOS器件实现的电流采样电路，其特征在于：所述第二边的长度大于等于所述第一边的长度；所述第一边的长度越小，所述电流采样电路的采样比越大；所述第二边的长度和所述第一边的长度越接近，所述电流采样电路的采样比的偏差越小。
8.如权利要求1所述用LDMOS器件实现的电流采样电路，其特征在于：所述耐压缓冲层全部由未形成所述第二N型注入区的所述P型硅衬底组成；或者，所述耐压缓冲层的部分区域由未形成所述第二N型注入区的所述P型硅衬底组成、部分区域由所述第二N型注入区组成，所述耐压缓冲层中的所述第二N型注入区在所述P型硅衬底中呈一定间隔的分布。
9.如权利要求1或2或3或7或8所述用LDMOS器件实现的电流采样电路，其特征在于：所述第一LDMOS器件的栅极的闭合图形结构的长轴的长度为200微米～5000微米，所述第一边的长度为1微米～5000微米，所述耐压缓冲层的宽度为20微米～200微米。
CN201310695469.7A 2013-12-17 2013-12-17 用ldmos器件实现的电流采样电路 Active CN104714073B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310695469.7A CN104714073B (zh) 2013-12-17 2013-12-17 用ldmos器件实现的电流采样电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310695469.7A CN104714073B (zh) 2013-12-17 2013-12-17 用ldmos器件实现的电流采样电路

Publications (2)

Publication Number Publication Date
CN104714073A true CN104714073A (zh) 2015-06-17
CN104714073B CN104714073B (zh) 2017-06-06

Family

ID=53413572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310695469.7A Active CN104714073B (zh) 2013-12-17 2013-12-17 用ldmos器件实现的电流采样电路

Country Status (1)

Country Link
CN (1) CN104714073B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403836A (zh) * 2016-05-20 2017-11-28 北大方正集团有限公司 一种横向扩散金属氧化物半导体ldmos器件及版图
CN111370492A (zh) * 2020-04-27 2020-07-03 上海华虹宏力半导体制造有限公司 集成采用功能的超高压ldmos复合管及工艺方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199715A (ja) * 1996-01-16 1997-07-31 Toshiba Corp 半導体装置
CN102184963A (zh) * 2011-05-12 2011-09-14 电子科技大学 一种具有横向复合缓冲层结构的ldmos器件
CN102779821A (zh) * 2012-07-31 2012-11-14 电子科技大学 一种集成了采样电阻的电流检测ldmos器件
CN102810540A (zh) * 2012-07-31 2012-12-05 电子科技大学 一种具有电流采样功能的ldmos器件
CN103091533A (zh) * 2011-11-03 2013-05-08 上海华虹Nec电子有限公司 用ldmos器件实现的电流采样电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199715A (ja) * 1996-01-16 1997-07-31 Toshiba Corp 半導体装置
CN102184963A (zh) * 2011-05-12 2011-09-14 电子科技大学 一种具有横向复合缓冲层结构的ldmos器件
CN103091533A (zh) * 2011-11-03 2013-05-08 上海华虹Nec电子有限公司 用ldmos器件实现的电流采样电路
CN102779821A (zh) * 2012-07-31 2012-11-14 电子科技大学 一种集成了采样电阻的电流检测ldmos器件
CN102810540A (zh) * 2012-07-31 2012-12-05 电子科技大学 一种具有电流采样功能的ldmos器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王锐等: "用于PWM控制DC-DC变换器的电流检测电路", 《电子与封装》 *
陈利等: "一种适用于高低压电路单片集成的LDMOS器件", 《微电子学》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403836A (zh) * 2016-05-20 2017-11-28 北大方正集团有限公司 一种横向扩散金属氧化物半导体ldmos器件及版图
CN107403836B (zh) * 2016-05-20 2020-10-13 北大方正集团有限公司 一种横向扩散金属氧化物半导体ldmos器件及版图
CN111370492A (zh) * 2020-04-27 2020-07-03 上海华虹宏力半导体制造有限公司 集成采用功能的超高压ldmos复合管及工艺方法
CN111370492B (zh) * 2020-04-27 2023-04-28 上海华虹宏力半导体制造有限公司 集成采样功能的超高压ldmos复合管及工艺方法

Also Published As

Publication number Publication date
CN104714073B (zh) 2017-06-06

Similar Documents

Publication Publication Date Title
US10553712B2 (en) High-electron-mobility transistor (HEMT)
CN106104806B (zh) 高压mosfet器件及其制造方法
US10453951B2 (en) Semiconductor device having a gate trench and an outside trench
JP5741567B2 (ja) 半導体装置
CN102184952B (zh) 一种垂直电容耗尽型功率器件及制作方法
US9093472B2 (en) Semiconductor device
CN107464837B (zh) 一种超结功率器件
CN104995736B (zh) 半导体装置及其制造方法
US9000478B2 (en) Vertical IGBT adjacent a RESURF region
CN108122975A (zh) 超结器件
WO2015151185A1 (ja) 半導体装置
CN104518034A (zh) Jfet器件及其制造方法
US11069772B2 (en) Techniques for fabricating planar charge balanced (CB) metal-oxide-semiconductor field-effect transistor (MOSFET) devices
CN103700697B (zh) 纵向超结金属氧化物场效应晶体管
US9520493B1 (en) High voltage integrated circuits having improved on-resistance value and improved breakdown voltage
CN104714073A (zh) 用ldmos器件实现的电流采样电路
CN103091533B (zh) 用ldmos器件实现的电流采样电路
CN209981222U (zh) 一种高压多次外延型超结mosfet的结构
US20120241823A1 (en) Power semiconductor device
US10355132B2 (en) Power MOSFETs with superior high frequency figure-of-merit
WO2017090183A1 (ja) 半導体装置
KR102417367B1 (ko) 반도체 소자
CN106952960B (zh) 一种具有槽形结构的应变nldmos器件
CN107591445B (zh) 超结器件及其制造方法
CN203690304U (zh) 纵向超结金属氧化物场效应晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant