CN104700764A - 多路分配器、源极驱动电路和显示器 - Google Patents

Abstract

提供一种多路分配器，包括数据信号输入端，和数据的多条分配支路，以及时分的输出数据信号。分配支路包括：用于通过开关状态分时地改变数据信号传输路径的传输模块；用于响应控制信号给状态控制节点充电或者放电以切换开关状态的输入模块；用于响应自举信号抬举控制节点电平的自举模块。由于自举模块的抬举作用，状态控制节点的状态能够快速地得到调整，并且能够快速抬至高电平，使得传输模块的开关状态得以快速切换，降低数据传输的延迟时间，并减少信号传输的损失。

Description

多路分配器、源极驱动电路和显示器

技术领域

本发明涉及本申请涉及电子电路领域，尤其涉及到一种多路分配器、源极驱动电路和显示器。

背景技术

薄膜晶体管(thin film transistor,TFT)平板显示是当今的主流显示技术。得益于TFT技术的迅速发展，TFT平板显示不断地朝着大尺寸、高分辨率的方向发展。尤其是近年来，以铟镓锌氧化物(ndium gallium zinc oxide，IGZO)TFT为代表的氧化物TFT技术可能推动TFT平板显示技术更新的发展。这主要是因为，相比于Si基TFT，氧化物TFT具有更高的迁移率、更好的可靠性、更小的泄漏电流。IGZO TFT等氧化物TFT技术适应了TFT平板显示的发展方向，其可能成为未来主流的TFT技术。

近十年以来，采用IGZO TFT实现的窄边框TFT面板逐渐成为了研究的热点。窄边框显示技术的核心是TFT集成的栅极驱动电路和源极驱动电路的设计。尤其对于智能手机和平板等中小尺寸TFT显示屏而言，窄边框显示技术的应用更加广泛。采用TFT集成了栅极和源极驱动电路之后，不仅可以显著地缩小显示器的边框尺寸，使得整个TFT显示面板更加紧凑、美观，而且还可以减少TFT平板上行列驱动芯片的数量，以及相应的连接线的数量。此外，显示模组的后道封装工艺也能够被减少。于是，显示器的制造成本可以较大幅度地降低。由于后道模组工艺发生的不良率降低，TFT屏幕的可靠性也可能得到提高。此外，由于引出线数量减少，也有利于突破引线间节距对高分辨率显示器实现的限制。

下面从整个TFT面板的构成和工作原理说明TFT集成的源极驱动电路的必要性。图7示意了TFT面板的框图，其包括TFT像素阵列71、源极驱动电路72、源极驱动数据线73和栅极驱动电路74。其中TFT像素阵列71由二维的TFT像素单元电路构成。对于分辨率为M*N的TFT面板而言，其具有M根栅极驱动线，N根源极驱动线。对TFT面板的源极驱动部分而言，随着面板分辨率的提高，N值增加，则源极驱动线的数量显著地增加。一方面，模组的良率可能由于连接线数量的增加而降低。受限于最小金属线宽等原因，在源极驱动线方向的边框附近，必须预留更多的空间用于源极驱动线的布置。于是TFT面板的无效显示面积可能较显著地增加。而尤其是对于高分辨率的氧化物TFT面板而言，由于源极驱动线数量的急剧增加，TFT边框附近无效显示区域增加的程度更明显。另一方面，由于源极驱动线数量的增加，对应地源极驱动器中的输出驱动电路的数量也是成正比地增加。于是源极驱动电路的规模将显著地增加，这不仅会增加源极驱动电路的功耗，而且还会增加源极驱动电路的成本。如果能够采用TFT将源极驱动电路的全部或者部分的功能集成到TFT面板上，以上所述的高分辨率氧化物TFT面板的这些问题可能得到解决。

如果将多路分配器应用到显示器领域，不仅能够减少源极驱动线数量，而且能够节省源极驱动电路的驱动模块。多路分配器用于将一路输入信号分成多路输出，要求各输出信号尽可能保持输入信号的幅度大小，即接近满幅度。但是，现有技术中，多路分配器多存在输出信号幅度低、延迟时间过长等问题。

发明内容

本申请提供一种多路分配器、源极驱动电路和显示器，以减少多路分配器传输数据的损失，并降低数据传输的延迟时间。

根据第一方面，一种实施例中提供一种多路分配器，包括：数据信号输入端，用于输入数据信号；和耦合在数据信号输入端的多条分配支路，各分配支路用于顺次输出数据信号；分配支路包括：传输模块、输入模块和自举模块，其中，

传输模块用于通过开关状态切换，将数据信号传送到该支路的信号输出端，从而输出数据信号；输入模块与传输模块耦合形成状态控制节点；输入模块用于响应控制信号给状态控制节点充电或者放电以切换开关状态；自举模块，耦合至状态控制节点；自举模块用于响应自举信号的有效电平抬举控制节点的电平；自举信号的有效电平在输入模块给状态控制节点充电完成时到来。

根据第二方面，一种实施例中提供一种源极驱动电路，包括：数据驱动模块和上述多路分配器，其中，数据驱动模块用于产生数据信号；多路分配器耦合至数据驱动模块，用于传输数据驱动模块产生的数据信号。

根据第三方面，一种实施例中提供一种显示器，包括：由多个像素构成的二维像素阵列，以及与阵列中每个像素相连的第一方向的多条数据线和第二方向的多条栅极扫描线；栅极驱动电路为栅极扫描线提供栅极驱动信号；上述数据驱动电路为数据线提供数据信号。

依据上述实施例的多路分配器，利用自举模块响应自举信号的有效电平，将状态控制节点抬举到高电压，增强了传输模块传输高/低电压信号的能力，从而减少信号传输的损失；同时，由于自举模块的抬举作用下，状态控制节点的状态能够快速地得到调整，继而能够快速地切换传输模块的开关状态，降低数据传输的延迟时间。

附图说明

图1为本申请实施例一公开的一种多路分配器电路结构示意图；

图2a为本申请实施例一公开的一种分配支路结构原理图；

图2b为本申请实施例一公开的另一种分配支路结构原理图；

图2c为本申请实施例一公开的第三种分配支路结构原理图；

图2d为本申请实施例一公开的第四种分配支路结构原理图；

图3为本申请实施例一的一种分配支路工作仿真时序图；

图4为本申请实施例一公开的一种优选的多路分配器耦合结构示意图；

图5为本申请实施例二公开的一种源极驱动电路结构框图；

图6为本申请实施例二公开的一种显示器结构框图；

图7为现有技术中的一种显示器结构框图。

具体实施方式

本申请的发明构思为：在TFT显示面板的数据驱动电路(例如源极驱动电路)引入多路分配器(de-mux)电路，分时段地把单路输入的数据信号分配到面板上多条数据线上输出。如果将de-mux电路采用IGZO TFT集成到IGZO TFT的面板上，可以达到减少TFT面板上数据驱动部分外部引脚数量的目的。

首先对一些术语进行说明：

本申请中的开关管为晶体管。

本申请中的晶体管可以为双极型晶体管或场效应晶体管。当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射极或集电极；当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极。显示器中的晶体管通常为一种场效应晶体管：薄膜晶体管(TFT)。下面以晶体管为场效应晶体管为例对本申请做详细的说明，在其它实施例中晶体管也可以是双极型晶体管。

交叠是指两路信号至少在某一相同时刻都处于有效电平状态，因此，不交叠为两路信号没有共同处于有效电平状态的时刻。

本实施中有效电平为高电平，在其它可替换的实施例中，也可以根据选取的晶体管确定有效电平为低电平。

实施例一：

请参考图1，为本实施例公开的一种多路分配器电路结构示意图，该多路分配器包括：数据信号输入端和多条分配支路11，其中，数据信号输入端用于输入数据信号V_DATA；各分配支路11耦合在数据信号输入端，用于顺次输出数据信号，如图1所示的Data1、Data2和Data3。需要说明的是，分配支路11的条数可以依据实际需要设置，可以是大于1的任意正整数，譬如2、4、5、6……分配支路11的条数不构成对本申请技术方案的限制。

在本实施例中，请参考图2a和图2b，为分配支路11的电路结构原理图，该分配支路包括：传输模块10、输入模块20和自举模块30，其中，

传输模块10用于通过开关状态切换，将数据信号V_DATA传送到该支路的信号输出端，从而向外界负载输出数据信号V_DATA。在具体实施例中，传输模块10可以采用现有的传输方式。

输入模块20与传输模块10耦合形成状态控制节点Q，输入模块20用于响应控制信号给状态控制节点Q充电或者放电以切换开关状态。在一具体实施例中，状态控制节点Q充电至高电平时，传输模块10为开启状态；状态控制节点Q放电至电平时，传输模块10为关闭状态。在其它实施例中，也可以基于传输模块10的工作模式，调整状态控制节点Q的开关状态。

自举模块30耦合至状态控制节点Q，自举模块30用于响应自举信号Sw1的有效电平抬举控制节点Q的电平。需要说明的是，在其它替换的实施例中，当状态控制节点Q放电至电平传输模块10为开启状态时，则自举模块30应当用于拉低控制节点Q的电平。

在本实施例中，自举信号Sw1的有效电平在输入模块20给状态控制节点Q充电完成时到来。

由于在分配支路11中引入自举模块30抬举控制节点Q的电平，不仅能够充分地开启传输模块10，减小传输模块10传输数据信号V_DATA时的信号损失；而且，也能够有效地减小传输模块10传输数据信号V_DATA的延迟时间，提高信号传输效率。

在具体实施例中，请参考图2a和图2b，传输模块10包括：第二晶体管T2，其控制极(例如栅极)耦合至状态控制节点Q；第一极(例如漏极)用于输入数据信号V_DATA；第二极(例如源极)为该支路的信号输出端，用于耦合至外界负载。

自举模块30包括：存储电容C1，其一端耦合至状态控制节点Q，另一端用于输入自举信号Sw1。

输入模块20包括第一晶体管T1；控制信号包括第三控制信号Sw3。第一晶体管T1的控制极(例如栅极)用于输入第三控制信号Sw3，第二极(例如源极)耦合至状态控制节点Q，第一极(例如漏极)用于提供高电平和低电平；第一晶体管T1响应第三控制信号Sw3的第一有效电平导通，通过其第一极(例如漏极)传输的高电平向状态控制节点Q充电；第一晶体管T1响应第三控制信号Sw3的第二有效电平导通，通过其第一极(例如漏极)将状态控制节点Q放电至低电平。其中，第一有效电平、自举信号Sw1的有效电平和第二有效电平依次到来，且相互之间不交叠。在本实施例中，第一有效电平和第二有效电均为高电平。当第一有效电平和自举信号Sw1相继到来时，状态控制节点Q充电并抬举至高电平，从而开启传输模块10以传输数据信号V_DATA；而当第二有效电到来时，状态控制节点Q放电至低电平，从而关闭传输模块10，该条分配支路停止数据信号V_DATA传输工作。

在优选的实施例中，输入模块20还包括第三晶体管T3，即输入模块20包括第一晶体管T1和第三晶体管T3；控制信号包括第三控制信号Sw3和第二控制信号Sw2。第一晶体管T1的控制极(例如栅极)耦合至第一极(例如漏极)，用于输入第三控制信号Sw3，第一晶体管T1的第二极(例如源极)耦合至状态控制节点Q；第三晶体管T3的第一极(例如漏极)耦合至状态控制节点Q，控制极(例如栅极)用于输入第二控制信号Sw2，第二极(例如源极)用于提供低电平信号。其中，第三控制信号Sw3、自举信号Sw1和第二控制信号Sw2的有效电平依次到来，且相互之间不交叠。本实施例中，当第三控制信号Sw3和自举信号Sw1相继到来时，状态控制节点Q充电并抬举至高电平，从而开启传输模块10以传输数据信号V_DATA；而当第二控制信号Sw2到来时，状态控制节点Q通过导通的第三晶体管T3放电至低电平，从而关闭传输模块10，该条分配支路停止数据信号V_DATA传输工作。本实施例通过引入第三晶体管T3，以替代第一晶体管T1的放电工作，从而减小第一晶体管T1的偏置时间，能够有效地延长分配支路的工作寿命。

由于第三控制信号Sw3、自举信号Sw1和第二控制信号Sw2的有效电平依次到来，且相互之间不交叠，即当第二控制信号Sw2的有效电平(例如高电平)到来时，第三控制信号Sw3和自举信号Sw1均为低电平。因此，在一种具体实施例中，请参考图2a，第三晶体管T3的第二极(例如源极)的低电平可以由自举信号Sw1提供；在另一种具体实施例中，请参考图2b，第三晶体管T3的第二极(例如源极)的低电平可以由第三控制信号Sw3提供。第三晶体管T3的第二极(例如源极)与分配支路中其它元器件共用信号，可以适当减少信号线的数量，在不影响电路正常工作的同时降低电路复杂度。

为便于本领域技术人员理解技术方案，以下以图2a所示分配支路为例对其各工作阶段作进一步说明。请参考图3，为图2a所示分配支路的SPICE仿真工作时序图，仿真过程中，迁移率的值为10cm²/V.s。该分配支路工作包括以下顺序阶段：

(11)高电平预充电阶段

在该阶段，Sw3为高电平，Sw1和Sw2均为低电平。于是，第一晶体管T1被开启，第三晶体管T3处于截止状态。充电电流通过导通的第一晶体管T1流向状态控制节点Q，使得状态控制节点Q上由于电荷量的累积而发生电压V_Q的上升，充电所得的电荷存储在电容C1上。在预充电阶段，虽然第二晶体管T2被打开，但是传输到该支路信号输出端上的电压值并不是预期的高电平值。预充电阶段是为该支路信号输出端上最终充电到预期的高电平电压值的准备阶段，因此其被称为高电平预充电阶段。

(12)高电平自举阶段

在该阶段，Sw1跳变到高电平，Sw2和Sw3均为低电平。于是，第一晶体管T1和第三晶体管T3被关断，状态控制节点Q处于悬浮状态。由于Sw1电压跳变为高，状态控制节点Q上的电压V_Q通过存储C1被自举到高电平值。在自举阶段，第二晶体管T2被充分打开。由于该支路信号输出端上此时为高电平值，因此该分配支路信号输出端的电压值将被上拉到和多路分配器数据信号输入端电压相等的高电平电压值。

(13)高电平保持阶段

在该阶段，Sw2跳变到高电平，Sw1和Sw3均为低电平。于是，第一晶体管T1被关断，第三晶体管T3被打开。在高电平保持阶段，状态控制节点Q摆脱了悬浮状态，并通过导通的第三晶体管T3耦合到低电平电压。于是，第二晶体管T2被关断，因此，该分配支路信号输出端保持着前述自举阶段充电到的高电平电压状态。

(01)低电平预充电阶段

在该阶段，Sw3为高电平，Sw1和Sw2均为低电平，Sw1，Sw2和Sw3的电平状态都与(11)高电平预充电阶段相同，而第一晶体管T1、第二晶体管T2和第三晶体管T3的导通或关闭状态也与(11)高电平预充电阶段相同。所不同之处在于，紧接着该阶段的是低电平电压传输，因此该阶段被称为低电平电压预充电阶段。

(02)低电平自举阶段

在该阶段，Sw3为高电平，Sw1和Sw2均为低电平，Sw1，Sw2和Sw3的电平状态都与(12)高电平自举阶段相同，而第一晶体管T1、第二晶体管T2和第三晶体管T3的导通或关闭状态也与(12)高电平自举阶段相同。状态控制节点Q也是通过存储电容C1被自举到高电平状态。所不同之处在于，在该阶段，多路分配器上数据信号输入端的电压为低电平，于是该分配支路信号输出端上的电压被拉到与数据信号输入端相同的低电平电压。

(03)低电平保持阶段

在该阶段，Sw2跳变到高电平，Sw1和Sw3均为低电平，Sw1，Sw2和Sw3的电平状态都与(13)高电平保持阶段相同，而第一晶体管T1、第二晶体管T2和第三晶体管T3的导通或关闭状态也与(13)高电平保持阶段相同。所不同之处在于，在该阶段，该分配支路信号输出端上保持着(02)低电平自举阶段编程而来的低电平电压值。

请参考图3，V_DATA-时间坐标中对比了多路分配器输入的数据信号和某一分配支路输出的数据信号，其中，实线为多路分配器数据信号输入端输入的数据信号V_DATA，虚线为某一支路信号输出端所输出的数据信号。图3的SPICE仿真结果表明，多路分配器在传输数据信号V_DATA时，多路分配器的分配支路输出的幅度可以提高到4.90V，约为满幅度的98％，输出端口的延迟时间小于2.5 us，对应地行扫描时间小于8us。因此，这种多路分配器能够满足行扫描时间8us以上的显示器的要求。值得注意的是，氧化物TFT的迁移率能达到10cm²/V.s以上，而在图3所示的模拟中迁移率的取值为10cm²/V.s。因此，如果采用更高迁移率的氧化物TFT，多路分配器的性能可能进一步地提高。

图2b所示的分配支路工作时序与图2a所示的实施例相同，在此不再赘述。图2b所示的电路结构也基本类似于图2a，存在区别的只是第三晶体管T3的控制方式：图2b所示实施例中，第三晶体管T3的第一极(例如源极)用于输入第三控制信号Sw3，由第三控制信号Sw3提供低电平电压。因此，状态控制节点Q上的电荷是仍然是通过第三晶体管T3被释放，只是吸收外界负载的电压源由自举信号Sw1变成了第三控制信号Sw3。

本实施例公开的多路分配器，其分配支路中，利用自举模块30响应自举信号Sw1的有效电平，将状态控制节点Q抬举到高电压，增强了传输模块10传输高/低电压信号的能力，不仅能够减少信号传输的损失，还能降低数据传输的延迟时间。输入模块20给状态控制节点Q预充电，有效地辅助传输模块10开启和关闭。在输入模块20和自举模块30的辅助下产生传输模块10的驱动信号，使得传输模块10在数据分配的使能阶段具有更强的驱动能力，同时其在数据分配的使能阶段之后更好地关断，避免所对应的数据驱动线受到外部电路输出的干扰。

本实施例一的多路分配器电路结构并不受限于晶体管类型，本领域普通技术人员可以基于本实施例的技术方案作适当的调整，例如将采用NMOS器件(即电子导电类型器件)部分或者全部换为PMOS器件(空穴导电类型器件)，相应地，需要对时钟信号进行适应地调整。图2c和2d就是两种采用PMOS器件来实现分配的原理图，与图2a和图2b所示意的电路不同的是，图2c和2d的电路中晶体管的有效电平为低电平，即sw1～sw3为低电平时，对应的晶体管处于闭合状态，当sw1～sw3为高电平时，对应的晶体管处于关断状态。此外，图2c和2d所示电路的工作原理与上述实施例基本相同，在此不再赘述。

基于上述分配支路电路结构及时钟信号(Sw1、Sw2和Sw3)之间的关系，本实施例还公开了一种优选的多路分配器耦合结构，以充分利用信号之间的关系向各分配支路传输所需的时钟信号，减少传输时钟信号数据线。请参考图4，该多路分配器至少包括三条上述分配支路11，其中，

第(1+3k)条支路的第三控制信号(Sw3)、第(2+3k)条支路的第二控制信号(Sw2)和第(3+3k)条支路的自举信号(Sw1)由同一信号源提供，譬如第一信号源；

第(1+3k)条支路的自举信号(Sw1)、第(2+3k)条支路的第三控制信号(Sw3)和第(3+3k)条支路的第二控制信号(Sw2)由同一信号源提供，譬如第二信号源；

第(1+3k)条支路的第二控制信号(Sw2)、第(2+3k)条支路的自举信号(Sw1)和第(3+3k)条支路的第三控制信号(Sw3)由同一信号源提供，譬如第三信号源；

其中，k为非负整数。第一信号源、第二信号源和第三信号源所提供的时钟信号关系应分别与第三控制信号Sw3、自举信号Sw1和第二控制信号Sw2具有一致性(包括有效电平到来先后和是否存在交叠)的关系。采用这种耦合结构，当存在n条分配支路时，可以节省2n条信号线。

实施例二：

实施例一所公开的多路分配器适用于各种需要分配输入信号的电路，本实施例以源极驱动电路为例进行说明，请参考图5，为本实施例公开的源极驱动电路结构框图，该源极驱动电路包括：数据驱动模块301和上述多路分配器302，其中，

数据驱动模块301用于产生数据信号V_DATA；

多路分配器302耦合至数据驱动模块301，多路分配器302用于传输数据驱动模块产生的数据信号V_DATA。

基于上述源极驱动电路，本实施例还公开了一种显示器，请参考图6，该显示器包括：

由多个像素构成的二维像素阵列100，以及与阵列中每个像素相连的第一方向的多条数据线和第二方向的多条栅极扫描线；

栅极驱动电路200，为栅极扫描线提供栅极驱动信号；

上述数据驱动电路300，为数据线提供数据信号。

在优选的实施例中，多路分配器可以集成到二维像素阵列的TFT面板中，当多路分配器的分配支路为m0路时，则集成了多路分配器电路的TFT面板所需的外接数据线303减少了当多路分配器的分配支路数量m0越多时，所需的外接数据线303数量便越少。在TFT的迁移率足够高、其驱动能力足够强的情况下，可能设计出更多分配支路的多路分配器，从而节约数据驱动模块的引脚数量、数据驱动模块301中数字处理部分以及数模转换器(DAC)、输出缓冲器等电路的数量。

本实施例公开的显示器，特别是多路分配器电路集成在TFT面板时，具有如下特点：

(1)节约数据驱动模块，能够降低TFT显示面板的成本。

(2)由于传输高电平或者低电平时，状态控制节点Q被自举到高电平电压，这保证了传输模块10具有足够强的驱动能力。于是，多路分配器电路的速度快，能够分时段地接近满幅度输出数据电压到各条数据线上。

(3)由于多路分配器的集成，TFT显示面板在数据线方向的边框厚度可以变窄，这将增加TFT显示面板的有效显示面积，优化使用者的用户体验。

上述各实施例中，以IGZO-TFT为优选的晶体管，在其它可替代的实施例中，本申请的技术方案也适用于其它能够具有相同、等效或类似逻辑功能的晶体管，譬如铝锌氧化物晶体管(AZO)，铟锌氧化物晶体管(IZO)等等。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (10)

1.一种多路分配器,包括：数据信号输入端，用于输入数据信号(V_DATA)；和耦合在数据信号输入端的多条分配支路(11)，各分配支路用于顺次输出数据信号(V_DATA)，其特征在于，所述分配支路包括：

传输模块(10)，用于通过开关状态切换，将数据信号(V_DATA)传送到该支路的信号输出端，从而输出数据信号；

输入模块(20)，与传输模块(10)耦合形成状态控制节点(Q)；所述输入模块(20)用于响应控制信号给状态控制节点(Q)充电或者放电以切换开关状态；

自举模块(30)，耦合至状态控制节点(Q)；所述自举模块(30)用于响应自举信号(Sw1)的有效电平抬举控制节点(Q)的电平；

所述自举信号(Sw1)的有效电平在输入模块(20)给状态控制节点(Q)充电完成时到来。

2.如权利要求1所述的多路分配器,其特征在于，所述自举模块(30)包括：存储电容(C1)，其一端耦合至状态控制节点(Q)，另一端用于输入自举信号(Sw1)。

3.如权利要求1或2所述的多路分配器,其特征在于，所述输入模块(20)包括：第一晶体管(T1)，所述控制信号包括第三控制信号(Sw3)；

第一晶体管(T1)的控制极用于输入第三控制信号(Sw3)，第二极耦合至状态控制节点(Q)，第一极用于提供高电平和低电平；

第一晶体管(T1)响应第三控制信号(Sw3)的第一有效电平导通，通过第一极传输的高电平向状态控制节点(Q)充电；第一晶体管(T1)响应第三控制信号(Sw3)的第二有效电平导通，通过第一极将状态控制节点(Q)放电至低电平；

第一有效电平、自举信号(Sw1)的有效电平和第二有效电平依次到来，且相互之间不交叠。

4.如权利要求1或2所述的多路分配器,其特征在于，所述输入模块(20)包括：第一晶体管(T1)和第三晶体管(T3)；所述控制信号包括第三控制信号(Sw3)和第二控制信号(Sw2)；

第一晶体管(T1)的控制极耦合至第一极，用于输入第三控制信号(Sw3)，第一晶体管(T1)的第二极耦合至状态控制节点(Q)；

第三晶体管(T3)的第一极耦合至状态控制节点(Q)，控制极用于输入第二控制信号(Sw2)，第二极用于提供低电平信号；

第三控制信号(Sw3)、自举信号(Sw1)和第二控制信号(Sw2)的有效电平依次到来，且相互之间不交叠。

5.如权利要求4所述的多路分配器,其特征在于，所述第三晶体管(T3)的第二极的低电平由第三控制信号(Sw3)提供。

6.如权利要求4所述的多路分配器,其特征在于，所述第三晶体管(T3)的第二极的低电平由自举信号(Sw1)提供。

7.如权利要求4所述的多路分配器,其特征在于，至少包括三条分配支路；

第(1+3k)条支路的第三控制信号(Sw3)、第(2+3k)条支路的第二控制信号(Sw2)和第(3+3k)条支路的自举信号(Sw1)由同一信号源提供；

第(1+3k)条支路的自举信号(Sw1)、第(2+3k)条支路的第三控制信号(Sw3)和第(3+3k)条支路的第二控制信号(Sw2)由同一信号源提供；

第(1+3k)条支路的第二控制信号(Sw2)、第(2+3k)条支路的自举信号(Sw1)和第(3+3k)条支路的第三控制信号(Sw3)由同一信号源提供；

其中，k为非负整数。

8.如权利要求1所述的多路分配器,其特征在于，所述传输模块(10)包括：第二晶体管(T2)，其控制极耦合至状态控制节点(Q)，第一极用于输入数据信号(V_DATA)，第二极为该支路的信号输出端。

9.一种源极驱动电路，包括：数据驱动模块，用于产生数据信号(V_DATA)，其特征在于，还包括：

如权利要求1-8任意一项所述的多路分配器，所述多路分配器耦合至数据驱动模块，用于传输数据驱动模块产生的数据信号(V_DATA)。

10.一种显示器，包括由多个像素构成的二维像素阵列，以及与阵列中每个像素相连的第一方向的多条数据线和第二方向的多条栅极扫描线；

栅极驱动电路，为所述栅极扫描线提供栅极驱动信号；

如权利要求9所述的数据驱动电路，为数据线提供数据信号。