CN104699868B - 一种版图增量式布线的方法 - Google Patents

一种版图增量式布线的方法 Download PDF

Info

Publication number
CN104699868B
CN104699868B CN201310647669.5A CN201310647669A CN104699868B CN 104699868 B CN104699868 B CN 104699868B CN 201310647669 A CN201310647669 A CN 201310647669A CN 104699868 B CN104699868 B CN 104699868B
Authority
CN
China
Prior art keywords
line
newly
increased
original
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310647669.5A
Other languages
English (en)
Other versions
CN104699868A (zh
Inventor
张兴洲
倪凌云
孙长江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310647669.5A priority Critical patent/CN104699868B/zh
Publication of CN104699868A publication Critical patent/CN104699868A/zh
Application granted granted Critical
Publication of CN104699868B publication Critical patent/CN104699868B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种版图增量式布线方法，包括：第1步，将版图所允许的最小间距记为d。将需要新增连线的两端点所确定的最小矩形在X轴和/或Y轴正负方向各向外推进d，所得矩形作为初始的布线区域。第2步，在该区域内为所述两端点新增连线、或修改原有连线。第3步，判断新增或新修改的连线与原有连线之间是否重叠。如果否，则布线完成。如果是，则将需要新增连线的两端点、以及与新增或新修改的连线相重叠的原有连线的各个端点所确定的最小外接矩形在X轴和/或Y轴正负方向各向外推进d，所得矩形作为扩大后的布线区域；重复第2～3步，直至新增或新修改的连线与原有连线均无重叠，则布线完成。本申请对现有连线影响最小化。

Description

一种版图增量式布线的方法
技术领域
本申请涉及一种对集成电路物理版图数据进行处理的方法。
背景技术
目前在集成电路版图设计过程中，经常需要对现有版图做一些增量式的修改，例如增加一条或多条连线(在版图领域连线被称为net)。目前对版图进行增量式修改是由工程师手动进行，如果版图上原有的连线繁多，为了布置新增的连线就往往会影响原有的连线，这就需要修改原有的连线，该过程非常繁复，而且容易出错。
现有的版图布线方法是首先选定一块固定的布线区域，一般是整个曝光单元，然后在其中自由布线。该方法有个明显的缺点，即布线会占用更多的空白区域，导致最后的版图和原有版图差异较大，使电路的电器性能产生一定的差异。
对版图进行增量式修改时，新增连线与原有连线的长度总和越小，则方案越优。请参阅图1，同样是连接A、B两点，连线一net1的长度较小，连线二net2的长度较大，因而连线一net1的布线方案优于连线二net2。
下面将以一个例子来说明现有的对版图进行增量式修改的方法。请参阅图2，版图上已有三条连线net1、net2、net3和一个图形S1。现在想增加一条连接A、B两点的连线。请参阅图3，现有方法将布线区域设定为整个曝光单元进行自由布线，为满足与连线一net1之间的最小间距要求、以及满足与图形S1之间的最小间距要求，新增的连线net4只能从下方绕着图形S1，其长度较大。
发明内容
本申请所要解决的技术问题是提供一种对集成电路版图进行增量式布线的方法，该方法不用人工进行，可由计算机自动执行；并且可实现对现有连线影响最小化，从而最大限度地保留电路原有的电气特性。
为解决上述技术问题，本申请版图增量式布线的方法包括如下步骤：
第1步，将版图所允许的连线与连线之间、连线与图形之间的最小间距记为d，将需要新增连线的两端点所确定的最小矩形在X轴和/或Y轴正负方向各向外推进d，所得矩形作为初始的布线区域；
第2步，在该区域内为所述两端点新增连线、或修改原有连线；新增连线可以与原有连线重叠，但不能与原有图形重叠；修改原有连线时，可以与原有连线重叠，但不能与原有图形重叠；修改时也不能与新增或新修改的连线重叠；
第3步，判断新增或新修改的连线与原有连线之间是否重叠；
如果否，则布线完成；
如果是，则将需要新增连线的两端点、以及与新增或新修改的连线相重叠的原有连线的各个端点所确定的最小外接矩形在X轴和/或Y轴正负方向各向外推进d，所得矩形作为扩大后的布线区域；重复第2～3步，直至新增或新修改的连线与原有连线均无重叠，则布线完成。
本申请所述版图布线方法，是在布线过程中使布线区域逐步增大，以便对现有连线影响最小化，从而最大限度的保留电路原有的电器特性。本申请还可以使新增连线的长度更短，从而实现最优的连线方案。
附图说明
图1是对同样两个端点的连线方案比较示意图；
图2是在版图现有连线的基础上新增连线的一个实施例；
图3是对于图2所示实施例的现有版图修改方法的示意图；
图4是本申请的版图增量式布线方法的流程图；
图5a～图5h是对于图2所示实施例的本申请的版图布线方法的各个步骤示意图。
具体实施方式
请参阅图4，本申请版图增量式布线的方法包括如下步骤：
第1步，将版图所允许的连线与连线之间、连线与图形之间的最小间距记为d。将需要新增连线的两端点所确定的最小矩形在X轴和/或Y轴正负方向各向外推进d，所得矩形作为初始的布线区域；
第2步，在该区域内为所述两端点新增连线、或修改原有连线；
第3步，判断新增或新修改的连线与原有连线之间是否重叠；
如果否，则布线完成；
如果是，则将需要新增连线的两端点、以及与新增或新修改的连线相重叠的原有连线的各个端点所确定的最小外接矩形在X轴和/或Y轴正负方向各向外推进d，所得矩形作为扩大后的布线区域；重复第2～3步，直至新增或新修改的连线与原有连线均无重叠，则布线完成。
所述方法第1步中，如果需要新增连线的两端点的水平间距Dx(即两端点连线在X轴上的投影长度)明显大于垂直间距Dy(即两端点连线在Y轴上的投影长度)，例如Dx≥3Dy/2时，则将这两个端点所确定的最小矩形在Y轴正负方向各向外推进d，所得矩形作为初始的布线区域。
如果需要新增连线的两端点的水平间距Dx明显小于垂直间距Dy，优选地Dy≥3Dx/2时，则将这两个端点所确定的最小矩形在X轴正负方向各向外推进d，所得矩形作为初始的布线区域。
如果需要新增连线的两端点的水平间距Dx和垂直间距Dy相差不大，例如2Dx/3＜Dy＜3Dx/2，且2Dy/3＜Dx＜3Dy/2时，则将这两个端点所确定的最小矩形在X轴正负方向各向外推进d，同时在Y轴正负方向也向外推进d，所得矩形作为初始的布线区域。
所述方法第2步中，为所述两端点新增连线、或修改原有连线时，可以与原有连线重叠，但不能与原有图形重叠。
所述方法第2或3步中，版图设计要求连线与连线之间、连线与图形之间具有最小间距d。一旦新增或新修改的连线与原有连线之间、或与原有图形之间的间距小于该最小间距d，就被认为是发生了重叠。
所述方法第3步中，如果与新增或新修改的连线相重叠的原有连线仅有一条，则将需要新增连线的两端点、以及与新增或新修改的连线相重叠的原有连线的各个端点所确定的最小外接矩形在该原有连线的较小投影长度的正负方向向外推进d，作为扩大后的布线区域。
如果与新增或新修改的连线相重叠的原有连线有多条，那么需要区分两种情况。第一种情况，这些原有连线的较小投影长度均在同一坐标轴上，那么等同于一条原有连线的处理方式。第二种情况，这些原有连线中的部分的较小投影长度在X轴上，其余部分的较小投影长度在Y轴上，则将需要新增连线的两端点、以及与新增或新修改的连线相重叠的原有连线的各个端点所确定的最小外接矩形在X轴和Y轴的正负方向各向外推进d，作为扩大后的布线区域。
下面将以图2的例子来说明本申请的对版图进行增量式布线的方法，其包括如下步骤：
第1步，请参阅图5a，取得新增连线的源点A的坐标(XA,YA)、目标点B的坐标(XB,YB)。将版图所允许的连线与连线之间、连线与图形之间的最小间距设为d。将min(XA,XB)作为X轴坐标最小值、max(XA,XB)作为X轴坐标最大值、min(YA,YB)-d作为Y轴坐标最小值、max(YA,YB)+d作为Y轴坐标最大值所限定的矩形作为初始的布线区域R0。该实施例中A、B两端点的水平间距明显大于垂直间距，因此将A、B两端点所确定的最小矩形在Y轴正负方向各向外推进d作为初始的布线区域。
第2步，请参阅图5b，在初始的布线区域R0内设置连接A、B两点的新增连线net4。该新增连线net4可以与原有连线net1、net2、net3重叠，但不能与原有图形S1重叠。这是因为可以在后续步骤修改原有连线，而原有图形往往是不允许随意修改的。
第3步，判断新增连线net4与原有连线net1、net2、net3之间是否出现重叠，即判断新增连线net4与原有连线net1、net2、net3之间的间距是否小于要求的最小间距d。
如果未出现重叠，则该新增连线net4完成。
如果出现了重叠，则取得与新增连线net4重叠的那一条或多条原有连线(本例中为连线一net1)的两个端点的坐标(XA1,YA1)、(XB1,YB1)。将min(XA,XB,XA1,XB1)作为X轴坐标最小值、max(XA,XB,XA1,XB1)作为X轴坐标最大值、min(YA,YB,YA1,YB1)-d作为Y轴坐标最小值、max(YA,YB,YA1,YB1)+d作为Y轴坐标最大值所限定的矩形作为第一次扩大后的布线区域R1，如图5c所示。该实施例中连线一net1的两端点的水平间距明显大于垂直间距，因此将A、B两端点和连线一net1的两端点所确定的最小外接矩形在Y轴正负方向各向外推进d作为扩大后的布线区域。
第4步，请参阅图5d，在第一次扩大后的布线区域R1内修改与新增连线net4重叠的那一条或多条原有连线(本例中为连线一net1)。修改原则是使修改后的连线一net1’不与新增连线net4重叠。并且修改时可以与原有连线net2、net3重叠，但不能与原有图形S1重叠。为避免陷入死循环，修改时也不能与新增或新修改的连线重叠。
第5步，判断修改后的连线一net1’与新增连线net4、原有连线net2、net3之间是否出现重叠。
如果未出现重叠，则该新增连线net4、修改后的连线一net1’完成。
如果出现了重叠，则取得与修改后的连线一net1’重叠的那一条或多条原有连线(本例中为连线二net2)的两个端点的坐标(XA2,YA2)、(XB2,YB2)。将min(XA,XB,XA1,XB1,XA2,XB2)作为X轴坐标最小值、max(XA,XB,XA1,XB1,XA2,XB2)作为X轴坐标最大值、min(YA,YB,YA1,YB1,YA2,YB2)-d作为Y轴坐标最小值、max(YA,YB,YA1,YB1,YA2,YB2)+d作为Y轴坐标最大值所限定的矩形作为第二次扩大后的布线区域R2，如图5e所示。该实施例中连线二net2的两端点的水平间距明显大于垂直间距，因此将A、B两端点、和连线一net1的两端点、和连线二net2的两端点所确定的最小外接矩形在Y轴正负方向各向外推进d作为扩大后的布线区域。
第6步，请参阅图5f，在第二次扩大后的布线区域R2内修改与修改后的连线一net1’重叠的那一条或多条原有连线(本例中为连线二net2)。修改原则是使修改后的连线二net2’不与修改后的连线一net1’重叠。
第7步，判断修改后的连线二net2’与新增连线net4、修改后的连线一net1’、原有连线net3之间是否出现重叠。
如果未出现重叠，则该新增连线net4、修改后的连线一net1’、修改后的连线二net2’完成。
如果出现了重叠，则取得与修改后的连线二net2’重叠的那一条或多条原有连线(本例中为连线三net3)的两个端点的坐标(XA3,YA3)、(XB3,YB3)。将min(XA,XB,XA1,XB1,XA2,XB2,XA3,XB3)作为X轴坐标最小值、max(XA,XB,XA1,XB1,XA2,XB2,XA3,XB3)作为X轴坐标最大值、min(YA,YB,YA1,YB1,YA2,YB2,YA3,YB3)-d作为Y轴坐标最小值、max(YA,YB,YA1,YB1,YA2,YB2,YA3,YB3)+d作为Y轴坐标最大值所限定的矩形作为第三次扩大后的布线区域R3，如图5g所示。该实施例中连线三net3的两端点的水平间距明显大于垂直间距，因此将A、B两端点、和连线一net1的两端点、和连线二net2的两端点、和连线三net3的两端点所确定的最小外接矩形在Y轴正负方向各向外推进d作为扩大后的布线区域。
第8步，请参阅图5h，在第三次扩大后的布线区域R3内修改与修改后的连线二net2’重叠的那一条或多条原有连线(本例中为连线三net3)。修改原则是使修改后的连线三net3’不与修改后的连线二net2’重叠。
第9步，判断修改后的连线三net3’与新增连线net4、修改后的连线一net1’、修改后的连线二net2’之间是否出现重叠。
如果未出现重叠，则该新增连线net4、修改后的连线一net1’、修改后的连线二net2’、修改后的连线三net3’完成。
比较现有方法(图3)和本申请所述方法(图5h)可知，本申请使得所有连线的长度总和较小，相应的寄生电容和寄生电阻就会较小，因而优于现有方法。通过本申请的版图布线方法可以完全由计算机软件实现增量式布线，从而加快集成电路修改版图的连线过程，提升流片速度。
以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (7)

1.一种版图增量式布线的方法，其特征是，包括如下步骤：
第1步，将版图所允许的连线与连线之间、连线与图形之间的最小间距记为d；将需要新增连线的两端点所确定的最小矩形在X轴和/或Y轴正负方向各向外推进d，所得矩形作为初始的布线区域；
第2步，在该区域内为所述两端点新增连线、或修改原有连线；新增连线可以与原有连线重叠，但不能与原有图形重叠；修改原有连线时，可以与原有连线重叠，但不能与原有图形重叠；修改时也不能与新增或新修改的连线重叠；
第3步，判断新增或新修改的连线与原有连线之间是否重叠；
如果否，则布线完成；
如果是，则将需要新增连线的两端点、以及与新增或新修改的连线相重叠的原有连线的各个端点所确定的最小外接矩形在X轴和/或Y轴正负方向各向外推进d，所得矩形作为扩大后的布线区域；重复第2～3步，直至新增或新修改的连线与原有连线均无重叠，则布线完成。
2.根据权利要求1所述的版图增量式布线的方法，其特征是，所述方法第1步中，当需要新增连线的两端点的水平间距大于垂直间距，则将这两个端点所确定的最小矩形在Y轴正负方向各向外推进d，所得矩形作为初始的布线区域；
当需要新增连线的两端点的垂直间距大于水平间距，则将这两个端点所确定的最小矩形在X轴正负方向各向外推进d，所得矩形作为初始的布线区域；
否则，将这两个端点所确定的最小矩形在X轴正负方向各向外推进d，同时在Y轴正负方向也向外推进d，所得矩形作为初始的布线区域。
3.根据权利要求2所述的版图增量式布线的方法，其特征是，所述方法第1步中，当需要新增连线的两端点的水平间距大于或等于1.5倍的垂直间距，则将这两个端点所确定的最小矩形在Y轴正负方向各向外推进d，所得矩形作为初始的布线区域；
当需要新增连线的两端点的垂直间距大于或等于1.5倍的水平间距，则将这两个端点所确定的最小矩形在X轴正负方向各向外推进d，所得矩形作为初始的布线区域；
否则，将这两个端点所确定的最小矩形在X轴正负方向各向外推进d，同时在Y轴正负方向也向外推进d，所得矩形作为初始的布线区域。
4.根据权利要求1所述的版图增量式布线的方法，其特征是，所述方法第2步中，为所述两端点新增连线、或修改原有连线时，可以与原有连线重叠，但不能与原有图形重叠。
5.根据权利要求4所述的版图增量式布线的方法，其特征是，所述方法第2步中，当新增或新修改的连线与原有图形之间的距离小于所述最小间距d，就被认为是发生了重叠。
6.根据权利要求1所述的版图增量式布线的方法，其特征是，所述方法第3步中，当新增或新修改的连线与原有连线之间的距离小于所述最小间距d，就被认为是发生了重叠。
7.根据权利要求1所述的版图增量式布线的方法，其特征是，所述方法第3步中，如果与新增或新修改的连线相重叠的原有连线仅有一条，则将需要新增连线的两端点、以及与新增或新修改的连线相重叠的原有连线的各个端点所确定的最小外接矩形在该原有连线的较小投影长度的正负方向向外推进d，作为扩大后的布线区域；
如果与新增或新修改的连线相重叠的原有连线有多条，且这些原有连线的较小投影长度均在同一坐标轴上，那么将需要新增连线的两端点、以及与新增或新修改的连线相重叠的原有连线的各个端点所确定的最小外接矩形在该原有连线的较小投影长度的正负方向向外推进d，作为扩大后的布线区域；
如果与新增或新修改的连线相重叠的原有连线有多条，且这些原有连线中的部分的较小投影长度在X轴上，其余部分的较小投影长度在Y轴上，则将需要新增连线的两端点、以及与新增或新修改的连线相重叠的原有连线的各个端点所确定的最小外接矩形在X轴和Y轴的正负方向各向外推进d，作为扩大后的布线区域。
CN201310647669.5A 2013-12-04 2013-12-04 一种版图增量式布线的方法 Active CN104699868B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310647669.5A CN104699868B (zh) 2013-12-04 2013-12-04 一种版图增量式布线的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310647669.5A CN104699868B (zh) 2013-12-04 2013-12-04 一种版图增量式布线的方法

Publications (2)

Publication Number Publication Date
CN104699868A CN104699868A (zh) 2015-06-10
CN104699868B true CN104699868B (zh) 2017-10-24

Family

ID=53346988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310647669.5A Active CN104699868B (zh) 2013-12-04 2013-12-04 一种版图增量式布线的方法

Country Status (1)

Country Link
CN (1) CN104699868B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113591430B (zh) * 2021-08-04 2022-05-24 北京华大九天科技股份有限公司 检测版图布线线网违例的方法
CN114611454B (zh) * 2022-03-22 2024-09-06 上海安路信息科技股份有限公司 数字后端绕线方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7930668B1 (en) * 2008-04-08 2011-04-19 Xilinx, Inc. Placement and routing using inhibited overlap of expanded areas
CN102346795A (zh) * 2011-09-16 2012-02-08 华中科技大学 电工电子类虚拟实验快速自动布线方法
CN102467582A (zh) * 2010-10-29 2012-05-23 国际商业机器公司 一种集成电路设计中优化连线约束的方法和系统
US8479138B1 (en) * 2009-09-25 2013-07-02 Cadence Design Systems, Inc. Global constraint optimization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7930668B1 (en) * 2008-04-08 2011-04-19 Xilinx, Inc. Placement and routing using inhibited overlap of expanded areas
US8479138B1 (en) * 2009-09-25 2013-07-02 Cadence Design Systems, Inc. Global constraint optimization
CN102467582A (zh) * 2010-10-29 2012-05-23 国际商业机器公司 一种集成电路设计中优化连线约束的方法和系统
CN102346795A (zh) * 2011-09-16 2012-02-08 华中科技大学 电工电子类虚拟实验快速自动布线方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
BSG-Route: A Length-Constrained Routing Scheme for General Planar Topology;Tan Yan，Martin D. F. Won;《IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS》;20091130;第28卷(第11期);第1679-1690页 *
CAM350在版图优化中的应用;李寿胜，贺彪;《集成电路通讯》;20080630;第26卷(第2期);第26-31页 *
优化线长和拥挤度的增量式布局算法;李卓远，吴为民，洪先龙;《计算机辅助设计与图形学学报》;20030630;第15卷(第6期);第651-655页 *
布局中的布线拥挤度估计及其优化;程锋等;《上海交通大学学报》;20060331(第3期);第369-372页 *

Also Published As

Publication number Publication date
CN104699868A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
US6804808B2 (en) Redundant via rule check in a multi-wide object class design layout
US8863045B1 (en) Optical proximity correction method based on hybrid simulation model
US7640520B2 (en) Design flow for shrinking circuits having non-shrinkable IP layout
US6772401B2 (en) Correction of spacing violations between design geometries and wide class objects of dummy geometries
US6892363B2 (en) Correction of width violations of dummy geometries
US20040019862A1 (en) Structure and method for separating geometries in a design layout into multi-wide object classes
CN102411259A (zh) 对光掩膜设计版图进行光学临近修正的方法和装置
CN111428435A (zh) 一种集成电路版图功耗优化方法及装置
US20130198708A1 (en) Placement and Area Adjustment for Hierarchical Groups in Printed Circuit Board Design
CN109992801B (zh) 一种基于pads软件的pcb更新方法
CN104699868B (zh) 一种版图增量式布线的方法
CN105844012A (zh) 一种分立器件的版图比对原理图验证方法及装置
CN104715100B (zh) 集成电路的方法和布局
CN103048873A (zh) 孔的光学临近效应修正方法
CN106649950A (zh) 一种由器件版图生成剖面图的方法
CN104053310A (zh) 一种防止焊接器件连锡的pcb设计方法
US9003345B2 (en) Systems and methods for tuning technology files
US10509878B1 (en) Systems and methods for routing track assignment
CN106096124B (zh) 一种用于pcb信号层的回型对称式布线方法
CN109271668B (zh) 版图设计规则检查中区分多边形长宽度方向的方法
JP2012190260A (ja) 半導体装置の設計支援装置、設計支援プログラム及びレイアウト情報生成方法
JP6413773B2 (ja) 半導体装置の設計方法及び半導体装置の製造方法
US20150363534A1 (en) Method and apparatus for post-opc verification
US20240070368A1 (en) Systems and methods for automatic identification and connection of interconnect wire segments of the same net within a pre-defined routing region via a graphic-based layout editor
US20240070358A1 (en) Systems and methods for automatic pin matching between functional blocks in a layout via a graphic-based layout editor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant