CN104684263A - 一种阴阳厚铜电路板的加工方法 - Google Patents

一种阴阳厚铜电路板的加工方法 Download PDF

Info

Publication number
CN104684263A
CN104684263A CN201310633653.9A CN201310633653A CN104684263A CN 104684263 A CN104684263 A CN 104684263A CN 201310633653 A CN201310633653 A CN 201310633653A CN 104684263 A CN104684263 A CN 104684263A
Authority
CN
China
Prior art keywords
copper foil
thick
thick copper
etching
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310633653.9A
Other languages
English (en)
Other versions
CN104684263B (zh
Inventor
黄立球
刘宝林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN201310633653.9A priority Critical patent/CN104684263B/zh
Publication of CN104684263A publication Critical patent/CN104684263A/zh
Application granted granted Critical
Publication of CN104684263B publication Critical patent/CN104684263B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1484Simultaneous treatments, e.g. soldering lead-in-hole components simultaneously with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明公开了一种阴阳厚铜电路板的加工方法,包括:提供厚铜箔和薄铜箔以及内层板;对所述厚铜箔进行单面蚀刻,以便将所述厚铜箔的非线路图形区域蚀刻减厚;将所述厚铜箔和所述薄铜箔压合在所述内层板的两面,使所述厚铜箔的已被蚀刻的一面朝向所述内层板,得到阴阳厚铜电路板;对所述阴阳厚铜电路板进行双面蚀刻,以便将所述厚铜箔和所述薄铜箔的非线路图形区域蚀刻去除,形成线路图形。本发明技术方案可以解决现有的单面蚀刻工艺存在的干膜覆盖在线路图形上,结合力低,防蚀能力差的问题,以及现有的线路补偿工艺存在的需要在薄铜箔一面需要增加补偿设计,导致线路间距大,无法加工细密线路的问题。

Description

一种阴阳厚铜电路板的加工方法
技术领域
本发明涉及电路板技术领域,具体涉及一种阴阳厚铜电路板的加工方法。
背景技术
对于两面铜箔厚度不同的阴阳厚铜电路板,现有技术通常采用单面蚀刻工艺或者线路补偿工艺制作。
其中,单面蚀刻工艺包括:先在第一面蚀刻线路图形,该过程中,将第二面用干膜完全覆盖保护;然后,用干膜覆盖保护第一面的线路图形,再在第二面蚀刻线路图形。
单面蚀刻工艺存在以下缺陷:第二次蚀刻时需要将第一面覆盖干膜保护,但由于第一面已蚀刻出线路图形,表面凸凹不平,所覆盖的干膜容易局部褶皱,导致结合力差,防蚀能力较低。于是,在第二次蚀刻时,蚀刻药水容易从侧面或者破损部位进入第一面,损伤已经蚀刻好的线路,尤其是对于直径超过8mm的钻孔,由于钻孔周围不是大铜面,干膜封堵能力有限,容易破裂,使得钻孔的金属化内壁容易被腐蚀掉。
线路补偿工艺包括:对电路板两面进行不同的补偿设计,其中,对薄铜箔的一面,增加其线路尺寸的补偿,然后按照蚀刻厚铜箔一面的参数进行双面蚀刻,使薄铜箔一面增加的线路补偿部分被过腐蚀去除,于是,同时将两面的线路图形制作出来。
该种线路补偿工艺必然导致薄铜箔一面的线间距较大,无法制作高密度的线路图形。
发明内容
本发明实施例提供一种阴阳厚铜电路板的加工方法,以解决现有的单面蚀刻和线路补偿工艺存在的上述问题。
本发明提供一种阴阳厚铜电路板的加工方法,包括:
提供厚铜箔和薄铜箔以及内层板;对所述厚铜箔进行单面蚀刻,以便将所述厚铜箔的非线路图形区域蚀刻减厚;将所述厚铜箔和所述薄铜箔压合在所述内层板的两面,使所述厚铜箔的已被蚀刻的一面朝向所述内层板,得到阴阳厚铜电路板;对所述阴阳厚铜电路板进行双面蚀刻,以便将所述厚铜箔和所述薄铜箔的非线路图形区域蚀刻去除,形成线路图形。
本发明实施例采用先将厚铜箔的非线路图形区域蚀刻减厚,然后压合,进行双面蚀刻的技术方案,取得了以下技术效果:
一方面,本发明采用双面蚀刻工艺,干膜直接覆盖在大铜面上,结合力好,防蚀能力强,可以防止单面蚀刻工艺出现的容易因干膜褶皱破损等损伤线路或金属化孔的问题;
另一方面,双面蚀刻步骤中,电路板两面需要蚀刻去除的铜箔厚度相近甚至相同,因此,在薄铜箔的一面不必增加补偿设计,于是不会增加薄铜箔一面的线路间距,相对于线路补偿工艺,本发明可以制作具有更高密度的线路图形。
附图说明
图1是本发明实施例提供的阴阳厚铜电路板的加工方法的流程图;
图2a和2b是对厚铜箔进行单面蚀刻的示意图;
图2c是厚铜箔的第一面在覆盖抗蚀膜之后的示意图;
图3是压合形成阴阳厚铜电路板的示意图;
图4a、4b和4c是对阴阳厚铜电路板进行双面蚀刻形成线路图形的示意图。
具体实施方式
本发明实施例提供一种阴阳厚铜电路板的加工方法,以解决现有的两面分别蚀刻工艺存在的上述问题。为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
请参考图1,本发明实施例提供一种阴阳厚铜电路板的加工方法,包括:
110、提供厚铜箔和薄铜箔以及内层板。
本实施例方法用于制作具有不同厚度表层铜箔的阴阳厚铜电路板,该阴阳厚铜电路板包括内层板以及通过粘结层压合在内层板一面的厚铜箔和通过粘结层压合在内层板另一面的薄铜箔。
首先,制作好内层板,并下料厚铜箔和薄铜箔。所述的内层板可以是蚀刻好线路图形的双面覆铜板,也可以是基于双面覆铜板层压而成的多层板,其至少包括两层线路图形,本实施例中对于内层板的具体结构和制作方法不予限定。下料的厚铜箔和薄铜箔的厚度可以根据最终表层铜箔的厚度确定,可以比最终表层铜箔厚度较薄。例如,对于需要两面表层铜箔厚度分别为6OZ和3OZ的阴阳厚铜电路板,可以分别下料5OZ厚度的厚铜箔和2OZ厚度的薄铜箔。
120、对所述厚铜箔进行单面蚀刻,以便将所述厚铜箔的非线路图形区域蚀刻减厚。
本步骤中,通过对厚铜箔进行单面蚀刻,将厚铜箔的非线路图形区域蚀刻减厚至接近所述薄铜箔的厚度。该单面蚀刻步骤包括:如图2a所示,先将厚铜箔210的第一面的线路图形区域以及第二面全部覆盖抗蚀膜301,然后对厚铜箔210进行蚀刻,在第一面的非线路图形区域形成凹槽2101,该凹槽2101底部未被蚀刻去除部分的厚度应当接近薄铜箔的厚度;然后褪去抗蚀膜301,如2b所示。例如,对于5OZ厚度的厚铜箔和2OZ厚度的薄铜箔,可以将厚铜箔的非线路图形区域蚀刻减厚至接近2OZ的厚度。
本发明的一些实施例中,可以通过在厚铜箔210上设置标准铜厚测量区域,来控制单面蚀刻的深度。如图2c所示,是厚铜箔210的第一面在覆盖抗蚀膜301之后的示意图,抗蚀膜301至少覆盖厚铜箔210第一面的线路图形区域,还可以覆盖厚铜箔201第一面的边缘区域211,这些边缘区域中一般用于设置一些定位孔等来辅助加工,最后在铣外形时还可能被切割去除,因此被没有必要进行蚀刻。所说的标准铜厚测量区域302可以在所说的边缘区域211中划定。
一种实施方式中,标准铜厚测量区域302将不会被覆盖抗蚀膜301,在单面蚀刻过程中,标准铜厚测量区域302会被蚀刻形成凹槽;但标准铜厚测量区域302周围的边缘区域211由于被覆盖了抗蚀膜301,因此不会被蚀刻,而是保持原状。于是,可以使用测量仪器来测量标准铜厚测量区域302蚀刻形成的凹槽的深度,来确定单面蚀刻的蚀刻深度。具体应用中,对于厚铜箔210的单面蚀刻,可以通过多次蚀刻来完成,即:每蚀刻设定时间后,将厚铜箔210从蚀刻槽中取出,通过测量标准铜厚测量区域302形成的凹槽的深度来确认蚀刻深度;如果蚀刻深度不够,则放入蚀刻槽中再次蚀刻;通过多次蚀刻使蚀刻深度达到预设深度。为了提高对蚀刻深度的控制精度,可以减少每次蚀刻的时间,增加蚀刻的次数。
另一种实施方式中,可以预先采用控深铣工艺将标准铜厚测量区域302加工成凹槽,通过控制控深铣的深度,使凹槽底部保留的厚铜箔的厚度与单面蚀刻步骤计划蚀刻的深度相同。覆盖抗蚀膜时,在所述标准铜厚测量区域302的周围设置抗蚀膜,但暴露出所述标准铜厚测量区域302。在单面蚀刻过程中,通过判断所述标准铜厚测量区域302的凹槽底部的厚铜箔是否被蚀刻去除,来确认是否达到单面蚀刻计划蚀刻的深度。当标准铜厚测量区域302的凹槽底部的厚铜箔被完全蚀刻去除时,表示单面蚀刻的深度达到了设计深度,于是,停止单面蚀刻。
该单面蚀刻完毕后,线路图形区域被加工成半成品的线路图形,由于蚀刻深度较大,这些线路图形的线肩部位可能会形成披峰。而厚铜箔210的已被蚀刻的第一面后续将被朝向内层板进行压合,压合过程中,置于厚铜箔210和内层板之间的半固化片(PP)的胶水会流入蚀刻出的凹槽2101中,使PP中的玻纤直接接触到线路图形的线肩部位,以至于可能伤害PP中的玻纤层或内层板。
为了防止线路肩部形成的披峰或者陡峭的线路肩部本身在压合时伤害到PP玻纤层或内层板,一种可选的/优选的实施方式中,在单面蚀刻步骤之后,还可以包括:对所述厚铜箔210的已被蚀刻的一面进行微蚀处理的步骤。通过微蚀,可以去除披峰,并使线肩部位变得平滑,从而减少或避免对PP玻纤层或内层板的伤害。具体应用,可以将微蚀步骤的蚀刻深度控制在12微米以内。
130、将所述厚铜箔和所述薄铜箔压合在所述内层板的两面,使所述厚铜箔的已被蚀刻的一面朝向所述内层板,得到阴阳厚铜电路板。
如图3所示,本步骤中在厚铜箔210和内层板220之间,在内层板220与薄铜箔230之间,各置半固化片,进行压合。其中,厚铜箔210的已被蚀刻的一面需朝向内侧,即,朝向内层板220。压合之前,还可以分别对厚铜箔210和薄铜箔230以及内层板220进行一些前处理,例如棕化处理等。压合之后,得到具有不对称表层铜箔的阴阳厚铜电路板。
140、对所述阴阳厚铜电路板进行双面蚀刻,以便将所述厚铜箔和所述薄铜箔的非线路图形区域蚀刻去除,形成线路图形。
由于得到的阴阳厚铜电路板中,其厚铜箔210的非线路图形区域的厚度接近其薄铜箔230的厚度,即,两面的需要蚀刻去除部分的铜箔厚度接近相同,因此,本实施例中可以将该阴阳厚铜电路板视为常规的具有相同表层铜箔厚度的普通电路板,可以在两面执行相同的线路补偿设计,按照常规的双面蚀刻工艺,同时在其两面蚀刻形成线路图形即可。
一般的,为了实现层间互连,在步骤130之后,步骤140之前,还可以包括以下步骤:在阴阳厚铜电路板上钻孔的钻孔步骤;以及对阴阳厚铜电路板进行表面电镀的电镀步骤。其中,所述的钻孔包括钻通孔或盲孔。所述的表面电镀,一方面可以使通孔或盲孔金属化,实现层间互连,另一方面,可以增加表层铜箔的厚度,对厚铜箔或薄铜箔进行厚度补偿。本实施例中,可以通过控制所述单面蚀刻步骤的蚀刻深度和所述表面电镀步骤的电镀厚度,使所述厚铜箔的非线路图形区域的厚度与所述薄铜箔的厚度相同,以便在后续的双面蚀刻步骤中较好的形成表层线路图形。
对于对于5OZ厚度的厚铜箔和2OZ厚度的薄铜箔,可以控制表面电镀步骤的镀层厚度为1OZ左右;于是,在双面蚀刻步骤中,两面都是只需要蚀刻3OZ厚度,就可以将非线路图形区域蚀刻去除,露出下面的绝缘层。
在本发明一些实施例中,双面蚀刻步骤可包括:
如图4a所示,对阴阳厚铜电路板进行钻孔和表面电镀,在其厚铜箔210和薄铜箔230的表面分别形成一个表面电镀层240,以增加厚铜箔210和薄铜箔230的厚度,使厚铜箔210的非线路图形区域的厚度与薄铜箔230的厚度相同。例如,控制表面电镀层240的厚度为1OZ,使下料的5OZ厚度的厚铜箔210增厚到6OZ,且厚铜箔210的非线路图形区域的厚度增厚到3OZ;并使下料的2OZ薄铜箔增厚到3OZ。
如图4b所示,在厚铜箔210的线路图形区域和薄铜箔230的线路图形区域,覆盖抗蚀膜301,而将非线路图形区域暴露出来。
如图4c所示,对阴阳厚铜电路板进行双面蚀刻,形成线路图形,包括在厚铜箔210上形成的第一线路图形211和在薄铜箔230上形成的线路图形231。该双面蚀刻步骤,针对厚铜箔210和薄铜箔230采用相同的线路补偿,例如,针对6OZ厚铜箔和3OZ薄铜箔均采用3OZ面铜线路补偿即可。这样,在双面蚀刻时,两面需要蚀刻的铜箔厚度都是3OZ,两面同时或几乎同时就露出了基材,并作出线路。
以上,本发明实施例提供了一种阴阳厚铜电路板的加工方法,该方法采用先将厚铜箔的非线路图形区域蚀刻减厚,然后压合,再进行双面蚀刻的技术方案,取得了以下技术效果:
一方面,本发明采用双面蚀刻工艺,干膜直接覆盖在大铜面上,结合力好,防蚀能力强,可以防止单面蚀刻工艺出现的容易因干膜褶皱破损等损伤线路或金属化孔的问题;
另一方面,双面蚀刻步骤中,电路板两面需要蚀刻去除的铜箔厚度相近甚至相同,因此,在薄铜箔的一面不必增加补偿设计,于是不会增加薄铜箔一面的线路间距,相对于线路补偿工艺,本发明可以制作具有更高密度的线路图形。
以上对本发明实施例所提供的阴阳厚铜电路板的加工方法进行了详细介绍,但以上实施例的说明只是用于帮助理解本发明的方法及其核心思想,不应理解为对本发明的限制。本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。

Claims (9)

1.一种阴阳厚铜电路板的加工方法,其特征在于,包括:
提供厚铜箔和薄铜箔以及内层板;
对所述厚铜箔进行单面蚀刻,以便将所述厚铜箔的非线路图形区域蚀刻减厚;
将所述厚铜箔和所述薄铜箔压合在所述内层板的两面,使所述厚铜箔的已被蚀刻的一面朝向所述内层板,得到阴阳厚铜电路板;
对所述阴阳厚铜电路板进行双面蚀刻,以便将所述厚铜箔和所述薄铜箔的非线路图形区域蚀刻去除,形成线路图形。
2.根据权利要求1所述的方法,其特征在于,将所述厚铜箔和所述薄铜箔压合在所述内层板的两面之前还包括:
对所述厚铜箔的已被蚀刻的一面进行微蚀处理。
3.根据权利要求1所述的方法,其特征在于,对所述阴阳厚铜电路板进行双面蚀刻之前还包括:
在所述阴阳厚铜电路板上钻孔;
对所述阴阳厚铜电路板进行表面电镀。
4.根据权利要求3所述的方法,其特征在于,还包括:
通过控制所述单面蚀刻步骤的蚀刻深度和所述表面电镀步骤的电镀厚度,使所述厚铜箔的非线路图形区域的厚度与所述薄铜箔的厚度相同。
5.根据权利要求1至4中任一所述的方法,其特征在于,所述内层板包括两层以上线路图形。
6.根据权利要求1至4中任一所述的方法,其特征在于,所述对所述厚铜箔进行单面蚀刻包括:
将所述厚铜箔第一面的线路图形区域以及第二面全部覆盖抗蚀膜;
对所述厚铜箔进行蚀刻。
7.根据权利要求6所述的方法,其特征在于,还包括:
对所述厚铜箔进行单面蚀刻的步骤中,通过在所述厚铜箔上设置标准铜厚测量区域,来控制蚀刻深度。
8.根据权利要求7所述的方法,其特征在于,所述通过在所述厚铜箔上设置标准铜厚测量区域,来控制蚀刻深度包括:
在厚铜箔的边缘将设置标准铜厚测量区域;
覆盖抗蚀膜时,在所述标准铜厚测量区域的周围设置抗蚀膜,但暴露出所述标准铜厚测量区域;
在单面蚀刻过程中,通过测量所述标准铜厚测量区域蚀刻形成的凹槽的深度,来确定单面蚀刻的深度。
9.根据权利要求7所述的方法,其特征在于,所述通过在所述厚铜箔上设置标准铜厚测量区域,来控制单面蚀刻的深度包括:
在厚铜箔的边缘将设置标准铜厚测量区域;
预先通过控深铣工艺将所述标准铜厚测量区域加工成凹槽,并通过控制控深铣的深度,使凹槽底部保留的厚铜箔的厚度与单面蚀刻步骤计划的蚀刻深度相同;
覆盖抗蚀膜时,在所述标准铜厚测量区域的周围设置抗蚀膜,但暴露出所述标准铜厚测量区域;
在单面蚀刻过程中,通过判断所述标准铜厚测量区域的凹槽底部的厚铜箔是否被蚀刻去除,来确认是否达到单面蚀刻计划的蚀刻深度。
CN201310633653.9A 2013-11-29 2013-11-29 一种阴阳厚铜电路板的加工方法 Active CN104684263B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310633653.9A CN104684263B (zh) 2013-11-29 2013-11-29 一种阴阳厚铜电路板的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310633653.9A CN104684263B (zh) 2013-11-29 2013-11-29 一种阴阳厚铜电路板的加工方法

Publications (2)

Publication Number Publication Date
CN104684263A true CN104684263A (zh) 2015-06-03
CN104684263B CN104684263B (zh) 2017-12-29

Family

ID=53318667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310633653.9A Active CN104684263B (zh) 2013-11-29 2013-11-29 一种阴阳厚铜电路板的加工方法

Country Status (1)

Country Link
CN (1) CN104684263B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105578774A (zh) * 2015-12-25 2016-05-11 惠州中京电子科技有限公司 一种pcb板阴阳铜厚的制作方法
CN106028716A (zh) * 2016-07-15 2016-10-12 信利光电股份有限公司 一种盖板及其制作方法
CN106658966A (zh) * 2016-12-06 2017-05-10 深圳崇达多层线路板有限公司 一种薄膜电阻内层蚀刻方法
CN109413891A (zh) * 2018-11-20 2019-03-01 广东依顿电子科技股份有限公司 一种盲孔线路板及其制作方法
CN109874225A (zh) * 2017-11-28 2019-06-11 林郅燊 集成电路板及导电膜线路制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0964610A2 (en) * 1998-06-02 1999-12-15 Mitsubishi Gas Chemical Company, Inc. Printed wiring board and process for forming it
JP2003209363A (ja) * 2002-01-16 2003-07-25 Mitsui Mining & Smelting Co Ltd 多層プリント配線板の構成材料及び両面プリント配線板の製造方法、その製造方法で得られた多層プリント配線板の構成材料及び両面プリント配線板、並びにそれらを用いて得られる多層プリント配線板
US20070070613A1 (en) * 2005-09-27 2007-03-29 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing high density printed circuit boad
CN202799365U (zh) * 2012-07-16 2013-03-13 中山市达进电子有限公司 一种阴阳铜箔厚铜电路板
CN102811568B (zh) * 2011-06-01 2015-09-23 博敏电子股份有限公司 一种阴阳铜设计印制电路板的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0964610A2 (en) * 1998-06-02 1999-12-15 Mitsubishi Gas Chemical Company, Inc. Printed wiring board and process for forming it
JP2003209363A (ja) * 2002-01-16 2003-07-25 Mitsui Mining & Smelting Co Ltd 多層プリント配線板の構成材料及び両面プリント配線板の製造方法、その製造方法で得られた多層プリント配線板の構成材料及び両面プリント配線板、並びにそれらを用いて得られる多層プリント配線板
US20070070613A1 (en) * 2005-09-27 2007-03-29 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing high density printed circuit boad
CN102811568B (zh) * 2011-06-01 2015-09-23 博敏电子股份有限公司 一种阴阳铜设计印制电路板的制作方法
CN202799365U (zh) * 2012-07-16 2013-03-13 中山市达进电子有限公司 一种阴阳铜箔厚铜电路板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105578774A (zh) * 2015-12-25 2016-05-11 惠州中京电子科技有限公司 一种pcb板阴阳铜厚的制作方法
CN106028716A (zh) * 2016-07-15 2016-10-12 信利光电股份有限公司 一种盖板及其制作方法
CN106028716B (zh) * 2016-07-15 2018-11-16 信利光电股份有限公司 一种盖板及其制作方法
CN106658966A (zh) * 2016-12-06 2017-05-10 深圳崇达多层线路板有限公司 一种薄膜电阻内层蚀刻方法
CN106658966B (zh) * 2016-12-06 2020-03-17 深圳崇达多层线路板有限公司 一种薄膜电阻内层蚀刻方法
CN109874225A (zh) * 2017-11-28 2019-06-11 林郅燊 集成电路板及导电膜线路制造方法
CN109874225B (zh) * 2017-11-28 2021-03-02 林郅燊 集成电路板
CN109413891A (zh) * 2018-11-20 2019-03-01 广东依顿电子科技股份有限公司 一种盲孔线路板及其制作方法
CN109413891B (zh) * 2018-11-20 2020-12-22 广东依顿电子科技股份有限公司 一种盲孔线路板及其制作方法
CN112739073A (zh) * 2018-11-20 2021-04-30 广东依顿电子科技股份有限公司 一种盲孔线路板及其制作方法
CN112739073B (zh) * 2018-11-20 2021-11-02 广东依顿电子科技股份有限公司 一种盲孔线路板及其制作方法

Also Published As

Publication number Publication date
CN104684263B (zh) 2017-12-29

Similar Documents

Publication Publication Date Title
CN104684263A (zh) 一种阴阳厚铜电路板的加工方法
CN103687312B (zh) 镀金线路板制作方法
CN104717850B (zh) 一种局部厚铜电路板的制作方法和局部厚铜电路板
CN103298245A (zh) 高频电路板的制作方法以及该方法制得的电路板
CN106304668A (zh) 一种采用增强型半加成法制作印制线路板的制作方法
CN105704948B (zh) 超薄印制电路板的制作方法及超薄印制电路板
CN104918416B (zh) 电路板阻焊加工方法和外层超厚铜电路板
CN101959373A (zh) 一种提高印制电路板盲孔对准度的方法
CN102883558A (zh) 单镀孔铜的制作方法
CN107960019A (zh) 一种实现零残桩的pcb制作方法及pcb
CN106163120A (zh) 控深台阶孔的加工方法和电路板
CN104244612A (zh) 一种在ptfe电路板上制作金属化孔的方法
CN105472900A (zh) 一种电路板的加工方法
CN111836470A (zh) 一种埋通孔的线路板塞孔前的孔内镀铜方法
CN108323040B (zh) 一种具有阶梯槽的pcb的制作方法及pcb
CN103717014B (zh) 基板结构的制作方法
CN105530771A (zh) 一种埋磁芯多层印制电路板制作工艺
CN105472909B (zh) 一种阶梯槽电路板的加工方法
CN104053311A (zh) 导通孔的制作方法
CN103917052B (zh) 一种用激光直接成型技术加工电路板的方法
CN103731994A (zh) 用覆厚导电层基板材料制作厚导电层电路结构电路板的方法
CN105682376B (zh) 一种厚铜高纵横比小孔径主板制作工艺
CN108449887B (zh) 一种局部孔壁镀厚铜的制作方法及pcb
CN108401385B (zh) 一种侧壁非金属化的阶梯槽的制作方法
CN103002677B (zh) 线路板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 518053 No. 99 East Qiaocheng Road, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SHENZHEN SHENNAN CIRCUIT CO., LTD.

Address before: 518053 No. 99 East Qiaocheng Road, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen Shennan Circuits Co., Ltd.