CN104681603B - Bcd工艺中纵向双极型晶体管 - Google Patents
Bcd工艺中纵向双极型晶体管 Download PDFInfo
- Publication number
- CN104681603B CN104681603B CN201310652828.0A CN201310652828A CN104681603B CN 104681603 B CN104681603 B CN 104681603B CN 201310652828 A CN201310652828 A CN 201310652828A CN 104681603 B CN104681603 B CN 104681603B
- Authority
- CN
- China
- Prior art keywords
- active area
- bipolar transistor
- metal silicide
- longitudinal bipolar
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 80
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 56
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 54
- 230000000694 effects Effects 0.000 claims abstract description 18
- 230000000903 blocking effect Effects 0.000 claims abstract description 12
- 230000002277 temperature effect Effects 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 230000005516 deep trap Effects 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910019001 CoSi Inorganic materials 0.000 claims description 3
- 229910005883 NiSi Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910008484 TiSi Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000001629 suppression Effects 0.000 abstract description 3
- 238000000605 extraction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 108010063955 thrombin receptor peptide (42-47) Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种BCD工艺中纵向双极型晶体管，仅在发射区表面的中心区域形成有金属硅化物，在金属硅化物的最外侧边缘和对应的有源区的最外侧边缘之间的形成有一圈金属硅化物阻挡层，发射区中的被金属硅化物阻挡层所覆盖的部分形成一高阻环；高阻环定义出发射区的寄生电阻的大小并在纵向双极型晶体管的工作电流增加时形成负反馈效应，从而能抑制器件在大电流工作时由于正温度效应而产生的正反馈效应，从而能提升器件ICVC曲线的安全工作区。
Description
技术领域
本发明涉及一种半导体集成电路器件，特别是涉及一种BCD工艺中纵向双极型晶体管。
背景技术
为了减少接触电阻，现有深亚微米BCD工艺中纵向双极型晶体管如NPN三极管的发射极由N+上面盖金属硅化物组成，深亚微米是指0.25微米以下。如图1所示，是现有BCD工艺中纵向双极型晶体管的剖面结构图，下面以NPN三极管为例说明如下，现有BCD工艺中的NPN三极管包括：
P型硅衬底101，在所述P型硅衬底101中形成有N型埋层（NBL）102和P型埋层（PBL）103，在所述硅衬底101的表面形成有浅沟槽场氧（STI）104，由浅沟槽场氧104隔离出有源区。
由N型深阱（DNW）105组成器件的集电区，集电区的底部和N型埋层102接触。
由形成于集电区105中的P阱（PW）106组成器件的基区。
由形成于所述基区106表面的N+区107组成器件的发射区，所述发射区107覆盖了一个有源区，在所述发射区107的表面形成有金属硅化物108a，并通过金属硅化物108a顶部形成的金属接触孔和顶部金属层实现发射极的引出。
所述基区106的覆盖范围包括了所述发射区107所覆盖有源区以及该有源区的邻近有源区，在该邻近有源区中形成有P+区109，在该P+区109的表面形成有金属硅化物108b，并通过金属硅化物108b顶部形成的金属接触孔和顶部金属层实现基极的引出。
所述集电区105的覆盖范围包括了所述基区106所覆盖的所有有源区以及该所述基区106的最外侧有源区相邻的有源区，在该有源区中形成有N阱110，在所述N阱110中形成有N+区111，在该N+区111的表面形成有金属硅化物108c，并通过金属硅化物108c顶部形成的金属接触孔和顶部金属层实现发射极的引出。
所述P型埋层103围绕在所述N型埋层102的周围，在所述P型埋层102的顶部形成有P型深阱112，在所述P型深阱112中形成有P阱113，在所述P阱113的顶部形成有P+区114，在该P+区114的表面形成有金属硅化物108d，并通过金属硅化物108d顶部形成的金属接触孔和顶部金属层实现衬底电极的引出。
当现有NPN三极管的集电极接正电压，器件工作在正向大电流应用时，器件温度会升高。由于NPN三极管正温度系数的效应，会产生更大的输出电流，这个现象使得NPN三极管的电流电压曲线即集电极电流（IC）集电极电压（VC）曲线的安全工作区（SOA）减小。如图2所示，是现有BCD工艺中纵向双极型晶体管的电流电压曲线；该电流电压曲线为在基极电流选定一固定值时的集电极电流和集电极电压之间的曲线，从虚线框115所示区域可知，器件工作在正向大电流时，大电流会使器件的温度升高，由于正温度系数效应，温度的升高又会使器件的电流增加，最后形成一正反馈，使得器件电流快速增加，ICVC曲线的安全工作区减少。
发明内容
本发明所要解决的技术问题是提供一种BCD工艺中纵向双极型晶体管，抑制器件大电流应用时的正反馈效应，提升器件ICVC曲线的安全工作区。
为解决上述技术问题，本发明提供的BCD工艺中纵向双极型晶体管形成硅衬底上，在所述硅衬底上形成有场氧，由所述场氧隔离出有源区；所述纵向双极型晶体管包括：
集电区，由形成于所述硅衬底上的第一导电类型深阱组成。
基区，由形成于所述第一导电类型深阱中的第二导电类型阱组成。
发射区，由形成于所述基区表面的第一导电类型重掺杂区组成。
所述发射区覆盖一个所述有源区，令该有源区为第一有源区，在所述发射区表面的中心区域形成有第一金属硅化物，在所述第一金属硅化物的最外侧边缘和所述第一有源区的最外侧边缘之间的所述第一有源区表面形成有一圈金属硅化物阻挡层，通过所述第一金属硅化物和顶部的金属连接引出发射极，所述发射区中的被所述金属硅化物阻挡层所覆盖的部分形成一第一导电类型重掺杂高阻环；所述高阻环定义出所述发射区的寄生电阻的大小并在所述纵向双极型晶体管的工作电流增加时形成负反馈效应，并利用该负反馈效应抑制所述纵向双极型晶体管的由正温度效应而产生的正反馈效应。
进一步的改进是，所述发射区的面积为1×1微米2～50×50微米2。
进一步的改进是，所述高阻环的宽度大于0微米小于等于10微米。
进一步的改进是，所述第一金属硅化物为CoSi，TiSi，NiSi。
进一步的改进是，所述金属硅化物阻挡层的材料为二氧化硅或氮化硅。
进一步的改进是，所述纵向双极型晶体管为NPN三极管，第一导电类型为N型，第二导电类型为P型。
进一步的改进是，所述纵向双极型晶体管为PNP三极管，第一导电类型为P型，第二导电类型为N型。
进一步的改进是，所述基区所覆盖的区域包括所述第一有源区以及和所述第一有源区相邻的第二有源区，在所述第二有源区的表面形成有第二导电类型重掺杂区，在该第二导电类型重掺杂区表面形成有第二金属硅化物，通过所述第二金属硅化物和顶部的金属连接引出基极；所述集电区所覆盖的区域包括所述第一有源区、所述第二有源区以及和所述第二有源区相邻的第三有源区，在所述第三有源区中形成第一导电类型阱，在该第一导电类型阱的表面形成有第一导电类型重掺杂区，在该第一导电类型重掺杂区表面形成有第三金属硅化物，通过所述第三金属硅化物和顶部的金属连接引出集电极。
本发明通过在发射区顶部的金属硅化物周侧设置金属硅化物阻挡层，且由金属硅化物阻挡层所覆盖的部分发射区组成一高阻环，高阻环产生的寄生电阻能在器件大电流工作时提供一负反馈效应，从而能抑制器件在大电流工作时由于正温度效应而产生的正反馈效应，从而能提升器件ICVC曲线的安全工作区。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有BCD工艺中纵向双极型晶体管的剖面结构图；
图2是现有BCD工艺中纵向双极型晶体管的电流电压曲线；
图3是本发明实施例BCD工艺中纵向双极型晶体管的剖面结构图；
图4是本发明实施例BCD工艺中纵向双极型晶体管的版图结构图；
图5A-图5C是本发明实施例的发射极寄生电阻的示意图。
具体实施方式
如图3所示，是本发明实施例BCD工艺中纵向双极型晶体管的剖面结构图；本发明实施例BCD工艺中纵向双极型晶体管以NPN三极管为例进行说明，本发明实施例BCD工艺中纵向双极型晶体管形成在P型硅衬底1上，在所述硅衬底1中形成有N型埋层2和P型埋层3，在所述硅衬底1上形成有场氧4，由所述场氧4隔离出有源区；本发明实施例中的所述场氧4采用浅沟槽场氧（STI），在其它实施例中也能采用局部场氧（LOCOS）。
所述纵向双极型晶体管包括：
集电区5，由形成于所述硅衬底1上的N型深阱5组成。
基区6，由形成于所述N型深阱5中的P型阱6组成。
发射区7，由形成于所述基区6表面的N型重掺杂区即N+区7组成。较佳为，所述发射区7的面积为1×1微米2～50×50微米2。
如虚线框16所围区域所示，所述发射区7覆盖一个所述有源区，令该有源区为第一有源区，在所述发射区7表面的中心区域形成有第一金属硅化物8a；较佳为，所述第一金属硅化物8a为CoSi，TiSi，NiSi。在所述第一金属硅化物8a的最外侧边缘和所述第一有源区的最外侧边缘之间的所述第一有源区表面形成有一圈金属硅化物阻挡层9，通过所述第一金属硅化物8a和顶部的金属连接引出发射极例，较佳为通过金属硅化物8a顶部形成的金属接触孔和顶部金属层实现发射极的引出。
所述发射区7中的被所述金属硅化物阻挡层9所覆盖的部分形成一N型重掺杂高阻环，较佳为，所述高阻环的宽度大于0微米小于等于10微米，所述金属硅化物阻挡层9的材料为二氧化硅或氮化硅。所述高阻环定义出所述发射区7的寄生电阻的大小并在所述纵向双极型晶体管的工作电流增加时形成负反馈效应，并利用该负反馈效应抑制所述纵向双极型晶体管的由正温度效应而产生的正反馈效应。
所述基区6所覆盖的区域包括所述第一有源区以及和所述第一有源区相邻的第二有源区，在所述第二有源区的表面形成有P型重掺杂区即P+区10，在该P型重掺杂区10表面形成有第二金属硅化物8b，通过所述第二金属硅化物8b顶部形成的金属接触孔和顶部金属层实现基极的引出。
所述集电区5所覆盖的区域包括所述第一有源区、所述第二有源区以及和所述第二有源区相邻的第三有源区，在所述第三有源区中形成N型阱11，在该N型阱11的表面形成有N型重掺杂区12，在该N型重掺杂区12表面形成有第三金属硅化物8c，通过所述第三金属硅化物8c顶部形成的金属接触孔和顶部金属层实现集电极的引出。
所述P型埋层3围绕在所述N型埋层2的周围，在所述P型埋层2的顶部形成有P型深阱13，在所述P型深阱13中形成有P阱14，在所述P阱14的顶部形成有P+区15，在该P+区15的表面形成有第四金属硅化物8d，通过所述第四金属硅化物8d顶部形成的金属接触孔和顶部金属层实现衬底电极的引出。
如图4所示，是本发明实施例BCD工艺中纵向双极型晶体管的版图结构图。方框201对应于所述硅衬底1的区域，方框202对应于N型深阱5的区域。虚线框203和204之间的区域对应于所述第三有源区，在该区域中形成有所述N型阱11、所述N型重掺杂区12和所述第三金属硅化物8c。方框205对应于所述P阱6的区域。虚线框206和207之间的区域对应于所述第二有源区，在该区域中形成有所述P型重掺杂区10和所述第二金属硅化物8b。方框208对应于所述第一有源区的区域，方框209对应于所述第二金属硅化物8a的形成区域，方框208到209之间的区域为金属硅化物阻挡层9和所述高阻环的形成区域。
图5A-图5C是本发明实施例的发射极寄生电阻的示意图；其中图5A对应于图1所述的现有器件的发射区及其接触的结构示意图，可知整个发射区107的表面都形成有金属硅化物108a，发射区107的各处的接触良好，接触电阻较小。其中图5B对应于图3所述的本发明实施例器件的发射区及其接触的结构示意图，可知只有发射区7的中间区域的表面形成有金属硅化物8a，未被金属硅化物8a所覆盖的发射区7的不能形成良好接触从而具有较大的寄生电阻Re，所以未被金属硅化物8a所覆盖的所述发射区7形成一高阻环。如图5C所示，本发明实施例的工作示意图，器件工作时，集电极（C）加正电压，基极（B）和发射极（E）都接地，由于高阻环的寄生电阻Re的存在，发射极是通过寄生电阻Re接地的，由于寄生电阻Re的存在，当器件的集电极电流增加时，寄生电阻Re上的压降也增加，集电极和发射极之间的压降降低，从而使得集电极的电流下降，从而形成一负反馈效应机制。由本发明实施例的高阻环的寄生电阻Re带来的负反馈效应机制能够有效抑制在大电流工作时由于正温度效应引起的正反馈，从而能提升器件的ICVC曲线的安全工作区。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (8)
1.一种BCD工艺中纵向双极型晶体管，其特征在于：纵向双极型晶体管形成硅衬底上，在所述硅衬底上形成有场氧，由所述场氧隔离出有源区；所述纵向双极型晶体管包括：
集电区，由形成于所述硅衬底上的第一导电类型深阱组成；
基区，由形成于所述第一导电类型深阱中的第二导电类型阱组成；
发射区，由形成于所述基区表面的第一导电类型重掺杂区组成；
所述发射区覆盖一个所述有源区，令该有源区为第一有源区，在所述发射区表面的中心区域形成有第一金属硅化物，在所述第一金属硅化物的最外侧边缘和所述第一有源区的最外侧边缘之间的所述第一有源区表面形成有一圈金属硅化物阻挡层，通过所述第一金属硅化物和顶部的金属连接引出发射极，所述发射区中的被所述金属硅化物阻挡层所覆盖的部分形成一第一导电类型重掺杂高阻环；所述高阻环定义出所述发射区的寄生电阻的大小并在所述纵向双极型晶体管的工作电流增加时形成负反馈效应，并利用该负反馈效应抑制所述纵向双极型晶体管的由正温度效应而产生的正反馈效应。
2.如权利要求1所述的BCD工艺中纵向双极型晶体管，其特征在于：所述发射区的面积为1×1微米2～50×50微米2。
3.如权利要求1所述的BCD工艺中纵向双极型晶体管，其特征在于：所述高阻环的宽度大于0微米小于等于10微米。
4.如权利要求1所述的BCD工艺中纵向双极型晶体管，其特征在于：所述第一金属硅化物为CoSi，TiSi，NiSi。
5.如权利要求1所述的BCD工艺中纵向双极型晶体管，其特征在于：所述金属硅化物阻挡层的材料为二氧化硅或氮化硅。
6.如权利要求1所述的BCD工艺中纵向双极型晶体管，其特征在于：所述纵向双极型晶体管为NPN三极管，第一导电类型为N型，第二导电类型为P型。
7.如权利要求1所述的BCD工艺中纵向双极型晶体管，其特征在于：所述纵向双极型晶体管为PNP三极管，第一导电类型为P型，第二导电类型为N型。
8.如权利要求1所述的BCD工艺中纵向双极型晶体管，其特征在于：所述基区所覆盖的区域包括所述第一有源区以及和所述第一有源区相邻的第二有源区，在所述第二有源区的表面形成有第二导电类型重掺杂区，在该第二导电类型重掺杂区表面形成有第二金属硅化物，通过所述第二金属硅化物和顶部的金属连接引出基极；所述集电区所覆盖的区域包括所述第一有源区、所述第二有源区以及和所述第二有源区相邻的第三有源区，在所述第三有源区中形成第一导电类型阱，在该第一导电类型阱的表面形成有第一导电类型重掺杂区，在该第一导电类型重掺杂区表面形成有第三金属硅化物，通过所述第三金属硅化物和顶部的金属连接引出集电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310652828.0A CN104681603B (zh) | 2013-12-03 | 2013-12-03 | Bcd工艺中纵向双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310652828.0A CN104681603B (zh) | 2013-12-03 | 2013-12-03 | Bcd工艺中纵向双极型晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104681603A CN104681603A (zh) | 2015-06-03 |
| CN104681603B true CN104681603B (zh) | 2018-02-06 |
Family
ID=53316426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310652828.0A Active CN104681603B (zh) | 2013-12-03 | 2013-12-03 | Bcd工艺中纵向双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104681603B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109545849B (zh) * | 2018-12-12 | 2022-05-27 | 上海华力集成电路制造有限公司 | Cmos集成工艺bjt结构及其制造方法 |
| CN111755513B (zh) * | 2019-03-27 | 2023-05-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN116153973A (zh) * | 2023-04-18 | 2023-05-23 | 微龛(广州)半导体有限公司 | 纵向双极型晶体管及制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5288651A (en) * | 1989-11-09 | 1994-02-22 | Kabushiki Kaisha Toshiba | Method of making semiconductor integrated circuit device including bipolar transistors, MOS FETs and CCD |
| JP2000012714A (ja) * | 1998-06-22 | 2000-01-14 | Sony Corp | 半導体装置の製造方法 |
| US8674454B2 (en) * | 2009-02-20 | 2014-03-18 | Mediatek Inc. | Lateral bipolar junction transistor |
| CN102856368A (zh) * | 2012-09-27 | 2013-01-02 | 电子科技大学 | 一种功率双极型晶体管及其制备方法 |
-
2013
- 2013-12-03 CN CN201310652828.0A patent/CN104681603B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104681603A (zh) | 2015-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104733519B (zh) | 半导体器件 | |
| JP5043990B2 (ja) | 半導体装置およびその製造方法 | |
| CN104752417B (zh) | 可控硅静电保护器件及其形成方法 | |
| JP2014504013A5 (zh) | ||
| JP2009164158A5 (zh) | ||
| TW200524134A (en) | High energy ESD structure | |
| CN106030799B (zh) | 具有soi上横向集电极的hv互补双极型晶体管 | |
| CN103378087B (zh) | 静电释放保护结构及其制造方法 | |
| CN104681603B (zh) | Bcd工艺中纵向双极型晶体管 | |
| CN103715072B (zh) | 用于生产半导体器件的方法和场效应半导体器件 | |
| US8441070B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN104704636B (zh) | 具有用于负电压操作的隔离式scr的esd保护电路 | |
| JPWO2017094277A1 (ja) | アバランシェフォトダイオード | |
| CN103050523B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN104362199B (zh) | 用于单片光探测与电信号处理集成器件的基材结构及其形成方法 | |
| TW472381B (en) | Electrostatic discharge protection apparatus | |
| CN103681809B (zh) | 具有复合结构的横向双极型晶体管 | |
| CN104576731B (zh) | 一种射频ldmos器件及其制造方法 | |
| CN104183593B (zh) | 静电放电保护结构 | |
| CN110504254A (zh) | 一种新型栅约束硅控整流器esd器件及其实现方法 | |
| CN105765730A (zh) | 高电压半导体器件及其制备方法 | |
| CN107731813A (zh) | 一种esd保护电路及其制造方法 | |
| CN104835854A (zh) | 半导体器件及其制作方法 | |
| CN105264666B (zh) | 绝缘栅双极型晶体管放大器电路 | |
| TW201041148A (en) | Schottky diode with improved high current behaviour and method for its production |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |