CN104655885A - 电流施加装置以及半导体元件的制造方法 - Google Patents
电流施加装置以及半导体元件的制造方法 Download PDFInfo
- Publication number
- CN104655885A CN104655885A CN201410647386.5A CN201410647386A CN104655885A CN 104655885 A CN104655885 A CN 104655885A CN 201410647386 A CN201410647386 A CN 201410647386A CN 104655885 A CN104655885 A CN 104655885A
- Authority
- CN
- China
- Prior art keywords
- projection
- electric current
- contact
- configuration
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明提供一种电流施加装置以及半导体元件的制造方法。电流施加装置(1)具备接触体(2)和按压体(3)。接触体(2)具有用于施加检查电流的多个突起(21),与半导体元件(22)的主动区(23)内的接触区(24)接触。按压体(3)将接触体(2)按压到半导体元件(22)上,以使各突起(21)与接触区(24)接触。多个突起(21)被配置成外侧的突起(21)的配置密度比内侧的突起(21)的配置密度大。该电流施加装置能够无障碍地施加检查所需大小的检查电流。
Description
技术领域
本发明涉及对半导体元件施加检查电流的电流施加装置以及利用该电流施加装置制造半导体元件的制造方法。
背景技术
一般来讲,用于半导体元件检查的半导体元件检查装置具备电流施加装置,该电流施加装置对半导体元件施加用于检查半导体元件电力特性的检查电流。在现有技术中,作为这种电流施加装置已知有经由具有突起群的接触体(探测体)施加检查电流的一种装置,所述突起群由以固定间隔配置的多个突起构成(例如,参照专利文献1)。
在这种电流施加装置中,利用弹簧将接触体按压到半导体元件上,使得构成突起群的各突起与半导体元件的电极等接触,并同时施加检查电流。这时,接触体因接触从半导体元件受到的反作用力分散至各突起,所以能够延缓突起顶端的金镀层等的磨损。
因此,能够长期维持施加检查电流时半导体元件与接触体间的稳定的电性接触。另外,通过这种方式,接触体通过各突起与半导体元件的电极等良好地接触,并且检查电流通过各突起而被分散施加,所以能够施加大的检查电流。
专利文献1:日本特开2007-218675号公报
另外,对IGBT(绝缘栅双极型晶体管)和功率MOSFET(场效应管)等电力用半导体元件进行筛选检查(screening test)时,对半导体元件的主动区(active area)内的接触区施加大电流。这时,认为优选的是利用具有如上所述的突起群的接触体并通过各突起均匀分散地施加检查电流,从而能够尽可能均匀地在接触区整体上施加大电流。
在这种情况下,基于所需检查电流的大小和1个突起上能够施加的临界电流值,就能够决定所需突起的数量。另外,根据该突起的数量,能够以对应主动区上的接触区的面积的方式设定接触体上的突起的排列间隔。
然而,在利用这种接触体时,发现即使只向接触体供给比所需大小的检查电流小的电流时,在一部分突起上流通的电流值也会达到临界电流值从而无法施加所需大小的检查电流的问题。
发明内容
鉴于现有技术中的问题,本发明的目的在于提供一种能够无障碍地施加半导体元件的检查所需大小的检查电流的电流施加装置以及一种制造利用该电流施加装置适当地进行了检查的半导体元件的方法。
本发明的电流施加装置是一种对半导体元件施加检查电流的装置,该电流施加装置的特征在于具备接触体和按压体,所述接触体具有与所述半导体元件的主动区内的接触区接触并用于施加检查电流的多个突起,所述按压体将所述接触体按压至所述半导体元件,使得所述突起与所述接触区接触,所述多个突起当中,外侧的突起的配置密度比内侧的突起的配置密度大。在本发明中,突起的配置密度是指用规定区域内配置的突起的数量或面积比表示的指标,例如通过突起的配置间隔或配置面积来确定。
根据本发明的电流施加装置,在对半导体元件施加检查电流时,接触体被按压到半导体元件上,使得接触体的突起与半导体元件的主动区内的接触区接触。在这种状态下,检查电流被供给到接触体,并经过突起被施加到半导体元件的主动区上。
这时,如果将接触体上的各突起的配置密度设定成在接触体整体上均匀,因多个突起当中位于外侧的突起的外侧没有其他的突起存在,主动区周边较为宽阔,因此从位于外侧的突起流入主动区的电流不仅流入该外侧突起附近的主动区范围,还流入到该范围外的主动区周边一侧。
而另一方面,从多个突起当中内侧的突起流入电流的主动区范围因与其周围存在的其他突起的关系,与外侧的突起相比更受限制。由此,与内侧的突起相比,从外侧的突起流入主动区的电流更多。因此,外侧的突起与内侧的突起相比,向接触体流入较小的供给电流也会达到临界电流值。
所以,与电流从所有的突起均等地流入主动区的情形相比,能够供给到接触体的电流较小。因此,在设想了电流从所有的突起均匀地流通的情况下,以能够施加所需大小的检查电流的方式来设计接触体的突起数量等时,则有可能违背意愿而无法施加所需大小的检查电流。
关于这一点,在本发明中,由于外侧突起的配置密度比内侧突起的配置密度大,对突起的配置密度适当地进行了决定,从而能够使各突起上流入主动区的电流的大小均匀化,能够实现从一定数量的突起向接触体施加的电流的最大化。由此,能够简单地设定用于获得所需大小的检查电流的突起数量,能够无障碍地施加具有想要大小的检查电流。
在本发明中,通过多个突起的配置间隔来确定所述配置密度时,可以将多个突起当中外侧的突起的配置间隔设定得比内侧的突起的配置间隔小。另外,所述多个突起配置在多角形区域内,所述突起的配置间隔可以设定成所述区域外周部分的突起的配置间隔比所述区域内部的突起的配置间隔小,且外周部分的突起当中所述区域角落部分的突起的配置间隔更小。根据这种设定,能够在接触体整体上更为有效地实现从接触体的各突起流入主动区的电流的大小的均匀化。
在本发明中,所述突起的配置间隔可以设定成:与从各突起的配置间隔整体上是均匀的接触体对所述接触区施加检查电流时所述主动区的电流密度高的部分对应的各突起的配置间隔比与该电流密度低的部分对应的各突起的配置间隔小。
通过这种设定,能够在考虑了利用具有上述配置间隔均匀的突起的接触体施加检查电流时主动区上的电流密度分布的基础上,设定突起的配置间隔。由此,能够在接触体整体上进一步有效地实现从接触体的各突起流入主动区的电流大小的均匀化。
在本发明中,当以多个突起的配置面积来确定所述配置密度时,可以将所述多个突起当中外侧的突起的配置面积设定得比内侧的突起的配置面积大。
另外,所述多个突起配置在多角形状的区域内,所述多个突起的配置面积可以设定成所述区域外周部分的突起的配置面积比所述区域内部的突起的配置面积大,且所述区域外周部分的突起当中所述区域的角落部分的突起的配置面积比其他外周部分的突起的配置面积大。通过这种设定,能够在接触体整体上更有效地实现从接触体的各突起流入主动区的电流的大小的均匀化。
在本发明中,所述多个突起的配置面积可以设定成:与从各突起的配置面积整体上是均匀的接触体对所述接触区施加检查电流时所述主动区的电流密度高的部分对应的各突起的配置面积比与该电流密度低的部分对应的各突起的配置面积大。通过这种设定,能够在接触体整体上更有效地实现从接触体的各突起流入主动区的电流的大小的均匀化。
本发明的半导体元件的制造方法的特征在于具备:形成步骤,在该形成步骤中,形成半导体元件;电流施加步骤,在该电流施加步骤中,利用本发明的电流施加装置对通过所述形成步骤形成的半导体元件施加检查电流;和判定步骤,在该判定步骤中,基于所述检查电流,判定在所述电流施加步骤中被施加了该检查电流的半导体元件是否满足规定性能。
根据上述特征,能够制造利用电流施加装置适当地进行了检查的半导体元件,所述电流施加装置能够无障碍地施加半导体元件检查所需电流大小的检查电流。
附图说明
图1是本发明一实施方式的电流施加装置的斜视图。
图2是图1的电流施加装置的分解斜视图。
图3是图1的电流施加装置上的接触体的一部分区域的放大图。
图4是图3的接触体上设置的突起的斜视图。
图5是通过图1的电流施加装置施加检查电流的半导体元件的平面图的。
图6是表示模拟结果的图,该图表示由现有技术中的接触体施加检查电流时主动区(active area)上的电流密度分布。
图7表示在除了在接触体上追加突起以外其余条件与图6的模拟条件相同的情况下由模拟获得的结果的图。
图8表示图1的电流施加装置上的接触面的角落部分的放大图。
图9是表示制造半导体元件的方法的步骤的流程图,该半导体元件利用图1的电流施加装置进行了适当的检查。
标号说明
1:电流施加装置
2:接触体
3:按压体
4:接触面
21:突起
22:半导体元件
23:主动区(active area)
24:接触区
25:接触点
具体实施方式
以下,结合附图说明本发明的实施方式。实施方式中的电流施加装置适用于功率(power)半导体的检查。该功率半导体用于将检查电流施加到半导体元件上,特别是用于400~2000(A)的大电流开关。所述检查电流从外部电源供给,该检查电流用于检查半导体元件。作为半导体元件例如是IGBT(绝缘栅双极型晶体管)和功率MOSFET(场效应管)。
如图1及图2所示,电流施加装置1具备圆盘状的接触体2和按压体3。接触体2与外部电源(未图示)连接,并被供给施加给受检查的半导体元件的检查电流。按压体3保持接触体2并将接触体2按压到所述半导体元件。
接触体2在配置受检查的半导体元件的一侧(以下简称“元件一侧”)具有设置了后述的突起群的接触面4。按压体3近乎圆筒形状,其内部保持接触体2。按压体3以使接触面4与该圆筒形状的轴线方向(以下简称“轴线方向”)几乎成垂直的方式对接触体2进行保持,并沿轴线方向将接触体2按压到半导体元件上。
如图2所示,按压体3具备圆盘状的基部5、大量带弹簧销6、圆盘状的导向支承体7、环状的安装体8、绝缘板9以及圆筒销10。所述大量带弹簧销6在基部5的元件一侧的面上沿纵横以具有一定间隔的方式排列。所述导向支承体7将带弹簧销6保持在与轴线方向垂直的方向上,并沿轴线方向对带弹簧销6进行导向。所述安装体8用于将接触体2安装到导向支承体7的元件一侧。绝缘板9使接触体2与安装体8绝缘。所述圆筒销10在轴线方向上对接触体2进行导向。
导向支承体7通过固定螺丝11以相对基部5平行的方式固定在该基部5上。基部5上设置定位孔12和与固定螺丝11螺合的螺丝孔13。定位孔12用于插入圆筒销10的与元件一侧成相反一侧的端部并对圆筒销定位。
导向支承体7上设置导向孔群14、作为通孔的导向孔15和圆筒状的突出部16。导向孔群14由与带弹簧销6数量相同的通孔构成,在与轴线方向垂直的方向上支承各带弹簧销6并同时在轴线方向上对带弹簧销6进行导向。导向孔15在与轴线方向垂直的方向上支承圆筒销10并同时在轴线方向上对圆筒销10进行导向。突出部16竖立设置在导向支承体7的元件一侧的面上。
在导向支承体7的外周上设置用于将安装体8固定到导向支承体7的外螺纹。导向孔群14的排列为在导向支承体7的元件一侧的面上构成与接触体2的接触面4对应的矩形模式(pattern)。即,接触体2的与接触面4相反一侧的面通过受导向孔群14导向的各带弹簧销6被支承在正好与接触面4对应的区域上。
导向孔15和突出部16位于该矩形模式的相向两边的外侧上。在接触体2上的与导向孔15及突出部16对应的位置上设置通孔17和通孔18。接触体2的构成接触面4的部分经由台阶部向元件一侧伸出,并形成由矩形台状部构成的多角形状的区域。
绝缘板9上设置开孔19和开口部20。开孔19受导向支承体7的突出部16插入。开口部20受构成接触面4的台状部插入。绝缘板9具有能够容纳于安装体8的内壁内的外径。安装体8的内壁上设置与导向支承体7的外螺纹对应的内螺纹。安装体8的元件一侧的端面上具有比绝缘板9的外径略小的内径的开口。
图3表示接触体2的接触面4的一部分区域。如图3所示,接触面4上设置由多个突起21构成的突起群。突起21以规定的间隔D、例如是大约0.5(mm)的间隔在接触面4上配置成行列状。
其中,位于接触面4或突起群外周的突起21的配置间隔比位于内侧的突起21的配置间隔小。供应给接触体2的检查电流经由各突起21流入受检查的半导体元件的主动区。
图4是表示1个突起21的形状的斜视图。如图4所示,突起21具有四棱锥形状。接触面4上的突起群被按压而与受检查的半导体元件上的主动区接触时,突起21的顶端贯穿接触部分的氧化膜并良好地与该部分的主动区保持导通。另外,突起21的形状只要是像这样能够确保良好的导通的形状即可,并不限定为四棱锥形状。
电流施加装置1可以通过以下方式组装。即,首先将带弹簧销6填装到导向支承体7的导向孔群14内,再用两根固定螺丝11将导向支承体7安装到基部5上。接着,将圆筒销10插入到导向支承体7的导向孔15内,进一步将圆筒销10的端部插入到基部5的定位孔12内。
然后,以圆筒销10和导向支承体7的突出部16分别插入到接触体2的通孔17和通孔18中的方式,将接触体2配置在导向支承体7的元件一侧。接着,通过下述方式将绝缘板9配置到接触体2的元件一侧:把构成接触体2的接触面4的台状部插入到绝缘板9的开口部20内且从接触体2的通孔18突出的导向支承体7的突出部16插入到开孔19内。
并且,通过将安装体8的内螺纹紧固到导向支承体7的外螺纹上,从而将安装体8固定到导向支承体7上。由此,完成电流施加装置1的组装,接触体2与按压体3形成图1所示的状态。
在该状态下,接触体2的与接触面4相反一侧的面上的与接触面4对应的区域在受大量带弹簧销6施力而被推向元件一侧的同时被支承在基部5上。另外,接触体2因圆筒销10及突出部16而在与轴线方向垂直的方向上被定位,并且接触体2在轴线方向上以多少能够进行移动的方式被导向。
因此,接触体2多少能够产生倾斜,从而当接触体2被按压到受检查的半导体元件的主动区上时,在主动区与接触面之间的倾斜存在差异的情况下,能够消除该差异。
图5是表示由电流施加装置1施加检查电流的半导体元件的平面图。如图5所示,半导体元件22具有配置了其多个单元(cell)的主动区23。在主动区23的内侧设定有接触区24。接触区24是进行半导体元件22检查时由电流施加装置1施加检查电流的部分。
在施加检查电流时,电流施加装置1的接触面4上的各突起21分别与接触区24内的多个接触点25(25a及25b)接触,并从各突起21向与之对应的接触点25的附近流入电流。这里,根据图5中的接触点25的配置状态可知,接触面4上的突起群中的突起21的配置间隔设定成突起群内侧的突起比外侧的突起小。所以,多个突起21中外侧的突起21的配置密度要比内侧的突起21的配置密度大。
具体来讲,突起群例如由以基准间隔1.2(mm)纵横排列成格子状的基准的突起21和位于突起群最外侧的外周的各基准突起21之间配置的追加的突起21构成。在图5中,作为与基准的突起21对应的接触点25的基准接触点25a表示成“○”,作为与追加的突起21对应的接触点25的追加接触点25b表示成“●”。
例如,在作为主动区23上的突出部分的小凸点(pad)26的附近,相邻的基准接触点25a之间的区域28中有8个追加接触点25b。并且,在离开小凸点26的接触区24的三个角落部分,相邻的基准接触点25a之间的区域29中有2个追加接触点25b。另外,在接触区24外周部分上的其他基准接触点25a之间有1个追加接触点25b。
在这种情况下,接触面4的突起群中的突起21的配置间隔是突起群外侧部分的突起21要比突起群内侧部分的突起21小,并且即使是在外周部分的突起21当中,角落部分的突起21的配置间隔要小。
在对半导体元件22施加检查电流时,通过内置有电流施加装置1的半导体检查装置,电流施加装置1被定位成相对半导体元件22处于规定位置。在该位置上,按压体3通过带弹簧销6的排列将接触体2按压到半导体元件22上,使得接触面4上的突起群与主动区23的接触区24接触。
这时,由于接触体2通过圆筒销10及突出部16以能够稍微产生倾斜的方式被导向,接触面4相对接触区24的稍许倾斜能够通过各带弹簧销6的收缩量不同而被吸收。由此,接触面4的各突起21几乎以均等的推压力与接触区24接触。在该状态下,对接触体2供给检查电流时,接触体2经由接触面4的各突起21向半导体元件22的主动区23上的接触区24施加检查电流。
图6表示通过模拟而获得的结果。该模拟结果表示在利用现有技术中的接触体施加这种检查电流时流入主动区23的电流的密度分布。由中央部浓度高的部分和其周围浓度低的部分构成的各斑点模样与接触体的各突起21与主动区23接触的各接触点25对应。在现有技术的接触体中,其接触面上的突起21的配置间隔在整个接触面上是固定的。接触点25也于此对应以固定的间隔配置。
在这种情况下,如图6所示,流入主动区23的电流的电流密度在接触点25排列上的中央部的接触点25c附近为8.5×108(A/m2)。而位于该接触点25排列的角落与角落间的一边上的接触点25d附近的电流密度为2.1×109(A/m2)。另外,位于该接触点25排列的角落的接触点25e附近的电流密度为3.4×109(A/m2)。而接近于小凸点26的接触点25f附近的电流密度为6.1×109(A/m2)。
即,位于主动区23外周部分的各接触点25附近的电流密度要比位于主动区23的接触区的内侧部分的各接触点25附近的电流密度大。并且,即使是位于外周部分的接触点25附近的接触点当中,位于角落部分的接触点25附近的电流密度要比位于角落之间的接触点25附近的电流密度高。而且,位于小凸点26附近的接触点25附近的电流密度要进一步比上述角落部分的接触点25附近的电流密度高。
在这种情况下,在一定程度上提高供给到接触体的电流时,与电流密度高的接触点25对应的突起21上流过的电流达到临界电流值。临界电流值是指1个突起21上能够无障碍地施加的最大电流值。因此,能够施加的检查电流跟从主动区23的所有突起21流入均等大小的电流的情形相比要小。
所以,即使在假设所有的突起21上均等地流过电流的情况下,根据所需检查电流的大小和临界电流值来决定所需的突起21的数量以及其配置间隔,在仅流过比检查电流小的电流时,也有可能出现因流过接触点25d~25f的电流值达到临界电流值而无法施加检查电流的现象。
另一方面,图7表示除了在接触体的突起群中追加突起21以外其余的条件与图6的模拟条件相同的情况下,通过模拟而获得的结果。突起21的追加通过以下方式进行:如图5所示的追加接触点25b在上述接触点25d附近设置1个,在接触点25e的附近设置2个,并在接近小凸点26的接触点附近设置8个。
根据图7的模拟结果,中央部的接触点25c附近的电流密度为8.5×108(A/m2),与图6的模拟结果相比没有变化。然而,接触点25d附近的电流密度为9.5×108(A/m2),在接触点25e附近的电流密度为8.6×108(A/m2),并且在接触点25f附近的电流密度为3.6×108(A/m2)。
也即,通过上述方式追加突起21时,主动区23的接触区外周部分上的角落与角落之间的接触点25d、角落部分的接触点25e或者小凸点26附近的接触点25f中任一接触点25附近的电流密度与接触区24内侧部分的接触点25c附近的电流密度几乎相等。
根据图6及图7的模拟结果可知,如图5所示,通过将接触面4的突起群中的突起21的配置间隔设定成突起群外侧的突起21的配置间隔比内侧的突起21的配置间隔小,能够实现流入各突起21的电流的电流密度的均匀化。
另外,通过将接触面4的突起群中的突起21的配置间隔设定成突起群外周部分的突起21比内侧部分的突起21要小、且即使在外周部分的突起21当中角落部分的突起21的间隔更小,能够更为高精度地使从各突起21流入的电流的电流密度均匀化。
并且,如图6所示,识别通过现有技术中的接触体施加电流时主动区23的电流密度高的部分,并如图5所示那样,将与所述识别的部分对应的部分的突起21的配置间隔设定成比与该电流密度低的部分对应的部分的突起21的配置间隔小,从而能够在突起群整体上进一步有效地实现从各突起21流入主动区23的电流的大小的均匀化。上述现有技术中的接触体具有突起21的配置间隔整体上均匀的突起群。
通过上述方式来实现各突起21上的电流均匀化,能够防止因仅一部分突起21达到了临界电流值而使得供给到接触体2的供给电流大小受到限制的情况。由此,只要是比突起21的临界电流值小的电流值,便可以将该电流值乘以突起21数量后的电流无障碍地供给到接触体2。即,能够简单地设定突起21的数量来获得所需大小的检查电流,从而能够无障碍地施加具有想要大小的检查电流。
在上述实施方式中,为了将接触面4上的多个突起21的配置密度设定成外侧的配置密度比内侧的配置密度大,将多个突起21中外侧的突起21的配置间隔设定得比内侧得突起21的配置间隔小。但是也可以改变多个突起21的配置面积而不是配置间隔。
具体来讲,如图8(A)所示,通过将接触面4上的多个突起21中外周部分的突起21连接两个以上进行配置,外周部分的突起的配置面积比内侧的突起的配置面积大。并且,除此以外,通过将外周部分的突起21当中角落部分的突起21横竖各连接两个来进行配置,角落部分的突起的配置面积比其他的外周部分的突起的配置面积大。
或者,如图8(B)所示,通过扩大接触面4上的多个突起21中外周部分的各突起21的面积来进行配置,外周部分的突起的配置面积比内侧的突起的配置面积大。并且,除此以外,通过进一步扩大外周部分的突起21当中角落部分的突起21的面积来进行配置,角落部分的突起的配置面积比其他的外周部分的突起的配置面积大。
通过上述方式来改变多个突起21的配置面积,也能够将接触面4上的多个突起21的配置密度设定成外侧的突起21的配置密度比内侧的突起21的配置密度大。由此,多个突起21当中外侧的突起21的配置密度比内侧的突起21的配置密度大。
最后,说明本发明的半导体元件的制造方法。
如图9所示,实施方式的制造方法具备:步骤ST1,形成半导体元件;试验步骤ST2,为了判定通过步骤ST1形成的半导体元件的优良与否,利用上述电流施加装置1施加检查电流进行试验;步骤ST3,判别在所述试验步骤ST2中被施加了检查电流的半导体元件是否被破坏;步骤ST4,根据所述步骤ST3的判别结果判定优良品;以及,步骤ST5,判定为不良品。
这里,试验步骤ST2相当于本发明的制造方法中的电流施加步骤,判别步骤ST3至ST5相当于本发明的制造方法中判定半导体元件是否满足规定性能的判定步骤。
在上述实施方式中,在形成步骤ST1中,以通过公知的制造技术制造的半导体元件为检查对象,在步骤ST2中进行电流施加试验。该试验例如是在日本特开2006-284490号公报中披露的IGBT(绝缘栅双极型晶体管)的RBSOA(反向偏置安全运行区)耐量评价中所使用的试验方法。RBSOA表示IGBT的关闭伴随的集电极-发射极(collector-emitter)间电压和集极电流(collector current)的非破坏运行范围。该范围越大,相对反向偏置的非破坏性能越高。
所以,在试验步骤ST2中,利用电流施加装置1对作为检查对象的半导体元件施加大电流。例如,在RBSOA的设计值(额定电流)是500安培时,施加1000安培的电流。并通过验证被施加了检查电流的半导体元件是否满足规定性能,来判别该半导体元件是否被破坏(步骤ST3)。其结果,半导体元件未被破坏时则判定为优良品(步骤ST4),半导体元件被破坏时则判定为不良品(步骤ST5)。
根据本实施方式的方法,能够制造利用电流施加装置适当地进行了检查的半导体元件。该电流施加装置能够如上所述无障碍地施加检查半导体元件所需大小的检查电流。
以上对图示的实施方式进行了说明。但是,本发明并不仅限于这些实施方式。例如在上述实施方式中,采用具有如图4所示那样的四棱锥形突起21构件作为接触体,也可以采用将探针(wire probe)等作为突起排列多个的接触体来取而代之。
Claims (8)
1.一种电流施加装置,其对半导体元件施加检查电流,该电流施加装置的特征在于:
具备接触体和按压体,
所述接触体具有与所述半导体元件的主动区内的接触区接触并用于施加检查电流的多个突起,
所述按压体将所述接触体按压至所述半导体元件,使得所述突起与所述接触区接触,
在所述接触体中,所述多个突起被配置成:所述多个突起当中,外侧的突起的配置密度比内侧的突起的配置密度大。
2.根据权利要求1所述的电流施加装置,其特征在于,
所述多个突起当中,外侧的突起的配置间隔比内侧的突起的配置间隔小。
3.根据权利要求1或2所述的电流施加装置,其特征在于,
所述多个突起配置在矩形区域内,
所述多个突起当中,所述区域的外周部分的突起的配置间隔比所述区域的内部的突起的配置间隔小,且该区域的外周部分的突起中,所述区域的角落部分的突起的配置间隔比该区域的外周部分的其他突起的配置间隔小。
4.根据权利要求1或2所述的电流施加装置,其特征在于,
所述多个突起的配置间隔被设定成:与从各突起的配置间隔整体上是均匀的接触体对所述接触区施加检查电流时所述主动区的电流密度高的部分对应的各突起的配置间隔比与该电流密度低的部分对应的各突起的配置间隔小。
5.根据权利要求1所述的电流施加装置,其特征在于,
所述多个突起当中,外侧的突起的配置面积比内侧的突起的配置面积大。
6.根据权利要求1或5所述的电流施加装置,其特征在于,
所述多个突起配置在矩形区域内,
所述多个突起当中,所述区域的外周部分的突起的配置面积比所述区域的内部的突起的配置面积大,且所述区域的外周部分的突起当中,所述区域的角落部分的突起的配置面积比该外周部分的其他突起的配置面积大。
7.根据权利要求1或5所述的电流施加装置,其特征在于,
所述多个突起的配置面积被设定成:与从各突起的配置面积整体上是均匀的接触体对所述接触区施加检查电流时所述主动区的电流密度高的部分对应的各突起的配置面积比与该电流密度低的部分对应的各突起的配置面积大。
8.一种半导体元件的制造方法,其特征在于具备:
形成步骤,在该形成步骤中,形成半导体元件;
电流施加步骤,在该电流施加步骤中,利用具备接触体和按压体的电流施加装置对通过所述形成步骤形成的半导体元件施加检查电流,所述接触体具有与所述半导体元件的主动区内的接触区接触并用于施加检查电流的多个突起,所述多个突起被配置成:外侧的突起的配置密度比内侧的突起的配置密度大,所述按压体将所述接触体按压至所述半导体元件,使得所述突起与所述接触区接触;和
判定步骤,在该判定步骤中,基于所述检查电流,判定在所述电流施加步骤中被施加了该检查电流的半导体元件是否满足规定性能。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013236886A JP5782498B2 (ja) | 2013-01-08 | 2013-11-15 | 電流印加装置及び半導体素子の製造方法 |
JP2013-236886 | 2013-11-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104655885A true CN104655885A (zh) | 2015-05-27 |
CN104655885B CN104655885B (zh) | 2018-01-05 |
Family
ID=53247254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410647386.5A Active CN104655885B (zh) | 2013-11-15 | 2014-11-14 | 电流施加装置以及半导体元件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104655885B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5629630A (en) * | 1995-02-27 | 1997-05-13 | Motorola, Inc. | Semiconductor wafer contact system and method for contacting a semiconductor wafer |
CN1459854A (zh) * | 2002-05-21 | 2003-12-03 | 联华电子股份有限公司 | 增加封装体可靠性的焊垫结构 |
JP2007171139A (ja) * | 2005-12-26 | 2007-07-05 | Apex Inc | プローブ保持構造およびバネ型プローブ |
US20070200582A1 (en) * | 2006-02-15 | 2007-08-30 | Fujitsu Limited | Probe and method of manufacturing a probe |
CN101243323A (zh) * | 2005-08-31 | 2008-08-13 | 日本发条株式会社 | 探针卡 |
JP2009128190A (ja) * | 2007-11-22 | 2009-06-11 | Fuji Electric Device Technology Co Ltd | 素子試験装置及び素子試験方法 |
CN101520470A (zh) * | 2008-02-27 | 2009-09-02 | 株式会社瑞萨科技 | 探测卡及其制造方法和半导体检测装置及其制造方法 |
JP2009200272A (ja) * | 2008-02-22 | 2009-09-03 | Japan Electronic Materials Corp | プローブカード |
CN100562996C (zh) * | 2006-08-01 | 2009-11-25 | 台湾积体电路制造股份有限公司 | 半导体封装结构 |
CN102214627A (zh) * | 2010-04-07 | 2011-10-12 | 美士美积体产品公司 | 具有经配置以减轻因应力所致的故障的凸块组合件的晶片级芯片尺寸封装装置 |
-
2014
- 2014-11-14 CN CN201410647386.5A patent/CN104655885B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5629630A (en) * | 1995-02-27 | 1997-05-13 | Motorola, Inc. | Semiconductor wafer contact system and method for contacting a semiconductor wafer |
CN1459854A (zh) * | 2002-05-21 | 2003-12-03 | 联华电子股份有限公司 | 增加封装体可靠性的焊垫结构 |
CN101243323A (zh) * | 2005-08-31 | 2008-08-13 | 日本发条株式会社 | 探针卡 |
JP2007171139A (ja) * | 2005-12-26 | 2007-07-05 | Apex Inc | プローブ保持構造およびバネ型プローブ |
US20070200582A1 (en) * | 2006-02-15 | 2007-08-30 | Fujitsu Limited | Probe and method of manufacturing a probe |
CN100562996C (zh) * | 2006-08-01 | 2009-11-25 | 台湾积体电路制造股份有限公司 | 半导体封装结构 |
JP2009128190A (ja) * | 2007-11-22 | 2009-06-11 | Fuji Electric Device Technology Co Ltd | 素子試験装置及び素子試験方法 |
JP2009200272A (ja) * | 2008-02-22 | 2009-09-03 | Japan Electronic Materials Corp | プローブカード |
CN101520470A (zh) * | 2008-02-27 | 2009-09-02 | 株式会社瑞萨科技 | 探测卡及其制造方法和半导体检测装置及其制造方法 |
CN102214627A (zh) * | 2010-04-07 | 2011-10-12 | 美士美积体产品公司 | 具有经配置以减轻因应力所致的故障的凸块组合件的晶片级芯片尺寸封装装置 |
Also Published As
Publication number | Publication date |
---|---|
CN104655885B (zh) | 2018-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5291157B2 (ja) | パワーデバイス用のプローブカード | |
KR101798688B1 (ko) | 전지셀의 기능 검사 지그 | |
US10816589B2 (en) | Structure and method for testing semiconductor device | |
US20210156902A1 (en) | Semiconductor chip and circuit and method for electrically testing semiconductor chip | |
CN108398627B (zh) | 芯片引脚电路、芯片和芯片测试方法 | |
CN104655885A (zh) | 电流施加装置以及半导体元件的制造方法 | |
KR101469222B1 (ko) | 반도체 패키지 테스트 소켓용 필름형 컨택부재, 필름형 컨택복합체 및 이를 포함하는 소켓 | |
CN114740327B (zh) | Igbt模块状态监测方法及装置 | |
KR101425606B1 (ko) | 반도체 패키지 테스트 소켓용 필름형 컨택복합체의 제조방법 | |
US9541577B2 (en) | Current application device and manufacturing method of semiconductor element | |
US10802047B2 (en) | Inspection device and inspection method | |
JP2003035725A (ja) | 電気的接続装置 | |
CN210894598U (zh) | 一种三极管阵列器件测试单元及装置 | |
CN103492886A (zh) | 测试半导体电源开关的系统和方法 | |
JP5781128B2 (ja) | 電流供給装置及び半導体素子製造方法 | |
KR101929929B1 (ko) | 프로브 블록 및 이를 포함하는 프로브 유닛 | |
KR101183167B1 (ko) | 켈빈 테스트용 소켓 | |
US20190204380A1 (en) | Lead guides having a recessed face | |
CN112327123A (zh) | 一种测试装置 | |
CN107505485A (zh) | 接触探针、半导体元件试验装置及半导体元件试验方法 | |
KR100532757B1 (ko) | 프로버 시스템과 웨이퍼의 불량 판별방법 | |
CN104833920B (zh) | 电池模组的故障分析方法及系统 | |
CN219799723U (zh) | 一种安规测试设备线路导通检测装置 | |
CN209432955U (zh) | 一种桥式模块测试装置及测试系统 | |
CN211293142U (zh) | 一种2dw系列稳压管器件老炼板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |